KR940007443B1 - 디바이스 회로 제조 공정 - Google Patents

디바이스 회로 제조 공정 Download PDF

Info

Publication number
KR940007443B1
KR940007443B1 KR1019900004877A KR900004877A KR940007443B1 KR 940007443 B1 KR940007443 B1 KR 940007443B1 KR 1019900004877 A KR1019900004877 A KR 1019900004877A KR 900004877 A KR900004877 A KR 900004877A KR 940007443 B1 KR940007443 B1 KR 940007443B1
Authority
KR
South Korea
Prior art keywords
etching
irradiation
region
removal
pattern
Prior art date
Application number
KR1019900004877A
Other languages
English (en)
Other versions
KR900017111A (ko
Inventor
알. 해리오트 로이드
비. 페니쉬 모턴
템킨 헨리
유린왕
Original Assignee
아메리칸 텔리폰 앤드 텔레그라프 캄파니
죠지 에스. 인디그
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아메리칸 텔리폰 앤드 텔레그라프 캄파니, 죠지 에스. 인디그 filed Critical 아메리칸 텔리폰 앤드 텔레그라프 캄파니
Publication of KR900017111A publication Critical patent/KR900017111A/ko
Application granted granted Critical
Publication of KR940007443B1 publication Critical patent/KR940007443B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/026—Deposition thru hole in mask
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/111—Narrow masking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

내용 없음.

Description

디바이스 회로 제조 공정
제1도는 에칭 및 과성장에 따른 마스크의 윤곽을 제공하는 장치 개략적인 도시도.
제2,3및 4도는 제1도에 도시된 장치에서 처리가 진행중인 소자의 관련 부분의 연속적인 투시도.
제5,6,7,8 및 9도는 에칭 및 과성장을 포함하는 일련의 제조 단계에 의해 제조되는 소자의 관련 부분의 연속적인 투시도.
제10도는 본 발명에 따른 마스킹 물질 및 선택적인 손상에 기인하여 물질 제거에 관련된 조사 도우스 량 값 및 깊이값에 대한 좌표를 나타낸 도시도.
제11도는 이온 가속 에너지의 4개의 다른 값에 따라 이온 가스 에칭 처리 동안 상기 두 값에 관련한 깊이 및 도우스의 좌표를 나타낸 도시도.
* 도면의 주요부분에 대한 부호의 설명
10 : 침전 장치 16, 17, 18, 19 : 게이트 밸브
21 : 이온 빔 30 : 웨이퍼
33, 42 : 마스킹 충 43 : 스트립
[발명의 배경]
현대 기술에 있어서 축소형 석판 인쇄술(리소그래픽)에 의해 제조된 소형 디바이스의 역할은 충분히 이해되고 있다. 집적회로가 없다면, 즉 반도체 집적회로가 없다면, 현대 기술은 전혀 달라졌을 것이다. 다른 종류의 요소, 특히 광학 요소를 조립하는 기술 확장의 영향력은 이미 나타나고 있다.
종래의 포토그래픽 프로세스의 유추에 의해 오늘날 발전된 상태를 가져오게 한 제조 기술은 화학의 "레지스트(resist : 김광물질)" 재료에 의존한다. 사진의 감광제와 같은 이 화학의 레지스트 재료는 방사선에 선택적으로 노광된 것에 의해 결정되는 패턴화 층을 만든다. 레지스트 화학의 발달은 신속하다. 많은 종류의 윤곽 묘사 방사선(delineating radiation)에 대해 필요한 감도를 갖는 포지티브형과 네가티브형의 양 레지스트가 나와 있다. 가시광선, 적외선, 자외선, 일렉트론 빔 및 이온 빔 방사선을 수용하기 위한 필요한 안정성, 감도, 파장, 선택성 등을 갖는 레지스트는 이용가능하다. 수 마이크로미터 및 1마이크로미터까지는 그 몇분의 1의 임계치수를 갖는 제품성이 있는 긴수명의 회로를 신뢰성 좋게 제조하는 오늘날의 능력은, 상기 레지스트와 이에 관련하는 처리화학의 현재의 발단한 상태에 크게 의존한다.
대부분 제조된 디바이스 레지스트층의 패턴 윤곽(pattern delineation)은 개략 패턴화된 마스크, 일반적으로는 플러드(flood) 조사를 패턴화하는 자기 유지 마스크에 의존한다. 빔에 의한 기록은 임의의 역할을 가질 수 있다. 그 주요한 의의는 예컨대 전자빔 노광 시스템(Electron beam exposure system)의 사용에 의한 마스크의 구성으로 되어 있지만, 그것은 디바이스의 직접적인 제조에도 사용된다. 빔 기록은 마스크의 사용을 피하고, 예를들면 가속전자의 촛점 빔(a focused beam)을 이용해서 현상제(developer)에 대한 레지스트의 용해성을 바꾼다. 다른 방법으로, 이온 빔 밀링(ion beam milling) 은 레지스트와 더불어 마스크를 피하고, 비교적 높은 빔 에너지의 사용을 통해 재료의 직접적, 물리적 제거에 의존하고 있다.
윤곽되어야할 디바이스 기능재료의 성질에 관한 진보는 다른 개발에 의해서 주어진다. 여러가지 형태("Molecular Beam Epitaxy", M.A.Herman. H.Sitter, Springer-Verlag, 1989 및 Metal Organic Chemical Vapor Deposition. J.P.Hirtz, M.Razeghi, M.Bonnet and J.P.Duchemin in "GaInAsP Alloy Semiconductors", T.P.Pearsall. J.Wiley & Song, 1982)의 분자 빔 에피틱시(MBE)를 포함하는 각종의 프로세스에 의해, 가시 스펙트럼내 및 이 가시 스펙트럼을 초과하는 방사선의 파장 만큼 작은 동일한 두께를 갖는 매우 양호하게 제어된 층이 형성된다. 이러한 정교한 프로세스는 1마이크로미터의 몇분의 1정도의 작은 라인 쿨(line rule)에 대응하는 치수 감소의 원인이 된다.
현재까지 충분히 확립된 리소그래픽법은 새로운 디바이스의 형성에는 적합하지 않다. 보다 짧은 파장(즉, 깊은 자외선 또는 X선(deep ultraviolet or x-ray)의 방사선으로, 대용으로서 실현된 치수 제어는, 오늘날의 리소그래피 처리의 사용에 의해 적어도 제품성이 감소한다는 관점에서 항상 좋다고 할 수 없다. 문제점은 오염과 손상에 있다. 그 결과 발생하는 문제점은 그 재료 자체의 관점 및 연속으로 과성장한 재료에 전달하는 관점의 양쪽으로부터 패턴이 형성된 재료에 대한 결정적인 손상(crystalbgraphic damage)에 있다.
MBE 프로세서는 레지스트 잔유물 및 레지스트 처리로부터 생긴 잔유물에서 발생한 오염을 가장 받기 쉽다. 상층의 MBE 재료의 증착전에 제거된 화학 잔유물은, 증착 프로세스의 잇점 때문에 완전히 제거할 필요가 있다.
그 밖의 종류의 오염도 중요하다. 보다 짧은 파장의 방사선(즉, X선) 사용의 노력은 오염 및, 때로는 대기에 대한 노출로부터 생긴 산화 그 자체에 의해 곤란해진다. 투사 광학에 기초한 대부분의 유망한 연구는 "소프트(soft)"X-선 스펙트럼(예컨대 100∼200A 파장)에 있다. 이 파장에는 먼저 입자에 의해 문제가 된다. 즉, 통상의 먼지를 포함하는 탄소 또는 실리콘은 이 파장 범위의 X선에 대해 불투명하다.
요약하면, 전에는 중요하지 않았던 레지스트의 잔유물에서 생긴 오염, 및 최고의 필터링 시스템을 제외하고는 전부 통과할 수도 있는 먼지 입자에 기인하는 문제점은, 레지스트를 사용하지 않는 패턴 윤곽, 및 외부 대기에 제조중의 디바이스를 접촉시키지 않고 실시하는 것이 가능한 본래 처리의 필요를 보여준다.
이온 밀링에 의한 디바이스 기능 재료의 직접적인 패턴화는 완전한 해결이라고 증명되지 않고 있다. 그 이유는 필요에 의해 높은 에너지로부터 잔유 재료에 대한 결정학적 손상이 생길 가능성이 있기 때문이다. 이것에 의해 허용가능한 상층 재료의 성장이 복잡해진다. 이 때문에 그 의도된 디바이스 기능에 있어서는 에피택시 기술에 의존한다.
[발명의 요약]
본 발명은 저 도우스 량 조사(즉, 디바이스 기능손상을 최소로 하기 위해 매우 낮은 에너지의 조사)에 의해 제조중인 디바이스의 패턴 윤곽(patten delineation)에 관한 것이다(본 발명의 목적은 패턴 윤곽과 그후에 어떤 손상된 재료의 제거로 되는 에칭 제거 프로세스로된 방법에 의해 조성된다).
본 발명에 의하면, 예컨대 가스 에칭동안 유효한 마스킹은 극히 얇은 마스킹 층의 사용에 의해 달성되는 것이 가능하다. 일반적으로 대기와 표면 재료의 반응 생성물로서 생성된 이 마스킹 층은, 단원자의 두께(즉, 불과 몇개의 수) 즉, 어째튼 적어도 가장 중요한 디바이스의 영역에 있어서 일반적으로 약 100Å의 두께이다.
일반적으로, 최초로 연속하는 이 마스킹 층은, 선택적인 조사에 의해 패턴화되어, 직접적인 증발(direct volatilization), 또는 조사 수정물에 대한 선택적 수단에 의한 후속의 제거 어느 하나에 의해 국부적인 제거가 행해진다.
어떤 프로세스는 패턴형성의 조사로서 생긴 손상(통상은 결정학적 손상)에 기인하는 반응 속도의 변화에 의존한다. 제조 결과로서의 손상은 마스크 패턴의 윤곽을 수반한다. 선택적인 수단으로는 특정 손상 유기법 또는 손상을 유기하도록 신중히 설계된 마스크 윤곽 조건에 의존한다. 한개의 시험은 마스크 없는 것이며, 그리고 조사에 의해 유기된 손상에 의존해서 그 자체, 예컨대 손상 유기에 의해 증가된 에칭 감수성에 의해 공간 선택 처리를 한다.
상술된 바와 같이 최종 마스크 한정 및 손상을 초래하더라도, 패턴 윤곽은 가속 빔의 기록 빔에 의존할 수도 있다. 재료의 선택적 제거는 조사 영역이 쉽게 제거되는 점에서, 일반적으로 "퍼지티브(positive)"형태이다. 이 조사 단계 다음에 에칭을 행하는 통상의 경우에 있어서 에칭처리(일반적으로 드라이에칭)는 디바이스의 중요한 손상을 증명하는 재료의 두께 전체를 제거되도록 행하는 것이 좋다. 본 발명은 디바이스의 제조방법 및 적어도 하나의 중요한 단계가 본 발명의 기술에 의존하는 제품에 관한 것이다.
본 발명에 의한 패턴화에 의해, 디바이스의 재료가 직접 과성장 될 가능성이 있는 에칭 노출표면을 형성하는 것이 가능하다. 그래서 이 가능성은 경제적이고 제품성 있는 세밀한 디바이스를 가능하게 하고, 특히 디바이스 카테고리에서 중요한 역할을 하는 것으로 기대된다.
본 발명의 방법은 주변에 재료의 아주 작은 양만을 방출할 뿐임으로 압력의 변화 및 오염을 최소로 한다. 본 발명은 "인 시튜(in situ)"처리, 특히 디자인 룰이 서브 미크론의 레벨까지 축소되는 것으로 또 일층 고려된 매우 얇은 균질한 층을 증착하기 위해 유효하게 사용된다. 예컨대 MBE(Molecular Beam Epoitaxy). CVD(Chemical Vapor Deposition)에 필요한 다른 피제어 환경 또는 진공 환경에 의존하는 처리에 있어서 중요하다. 예컨대 매우 소량의 필요한 마스킹 재료를 증발시키므로서 비교적 소량의 재료를 유리하는(liberation) 것은, 피제어 진공/압력 단계에 사용된 장치에서 이루어진다. 허용된 인-시튜 처리에서의 윤곽에 의해 오염이 방지된다.
본 발명의 중요한 변형에는 마스킹 층에 있으며, 이 마스킹 층의 두께(최대 100Å)는 여러 목적의 경우, 개시된 프로세스에서 "레지스트 없음"으로 간주된다. 통상의 레지스트의 두께 및 조성은 결과로서의 디바이스 재료와는 화학적으로 이질해서 레지스트 잔유물, 또는 레지스트의 처리에 필요한 예컨대, 그 제거에 요구된 작용제에 기인하는 오염을 생기게 할 가능성이 있다. 본 발명의 마스킹 재료는 일반적으로 2개의 문제(무시할 수 있는 정도의 근소한 양의 잔유가 일어나는 것과, 보통의 경우에는 그처리 예컨대 제거의 경우에 유효한 작용제가 디바이스 제조에 요구되는 것과 동일작용제라는 것)는 존재하지 않는다. 주요예로는 기판재료의 마스킹하지 않는 영역의 선택적인 제거에 사용된 드라이 에칭제에 있어서, 이 드라이 에칭제 자체는 마스킹 재료, 예컨대 비조사된 마스킹 재료의 제거를 위해 사용된다.
이온 밀리에 의존하는 레지스트 없음의 처리와는 대조적으로 본 발명에 의한 윤곽의 도우스 량은 작다. 그래서, 시간의 절약 그 자체가 유리하다. 또 본 발명에 의한 에칭에서의 손상재료의 제거에 의해 디바이스 기능 재료의 과성장이 가능하다.
[상세한 설명]
제1도에 도시된 장치는 예비 재료가 인입될 수도 있는 로드 로크(12)를 구비하는 전송부(11)를 통해 인시튜 처리 장치(in situ processing apporatus)에 부착되는 가스원 분자 빔 에피택시(gas source molecular beam epitaxy : GSMBE)같은 증착 장치(deposition apparauts)(10)로 구성된다. 상기 예로 도시된 처리장치는, 전송부(15)에 의해 차례로 내부에서 상호 접속되는 빔 기록실(13) 및 에칭실(14)를 구비한다. 오염을 최소화 하기 위하여, 이러한 실들은 게이트 밸브(16,17,18)에 의하여 개별적으로 펌프되고 고립된다. 밸브(19)는 증착 장치(10)를 위해 이러한 기능을 수행한다. 도시된 바와 같이, 빔 기록실(13)은 이동 촛점 이온 빔(moving focused ion beam)(21)을 발생시켜 디바이스(22)의 표면부에서 선택적인 노광을 행하는 빔 원(beam source)(20)를 구비한다. 에칭실(14)는 노광된 디바이스(25)에 에칭제(24)를 제공하는 에칭제원(23)를 구비한다. 실(10)는 도시되지는 않았지만 GSMBE 같은 증착 장치를 구비한다.
이하 기술되는 바와 같이, 제1도에 도시된 장치는 예를들면, 마스크 패턴이나 빔 기록 특히, 직접 조사유도에 의한 수정, 예컨대, 스퍼터-제거 및 화학 반작용 뿐만 아니라 후속의 처리(선택적인 노출 또는 결정학적 손상)에 영향을 미치는 변화에 기초한 다양한 처리를 제공하는 변화를 위해 도식적으로 제공한다.
상기 예와 관련된 상세한 설명은 제2,3,4도에서 기술된다. 제 2 도에서 웨이퍼(30)는 이온 빔(21)에 의한 기록과 같은 패턴 묘사의 제 1 단계로 진행된다. 양호한 형태로 제공되는 마스킹 층(33)은 이온 빔(21)에 의해 패턴화된다. 영역(31)은 이온 빔(21)에 의해 조사된 영역이다. 기술된 바와 같이 임의의 처리 조건하에서, 영역(31) 특히 일반적으로 마스킹 층(33) 아래에 위치되는 깊은 영역은, 처리 결과에 의한 결정학적 손상 재료 예를들면, 드라이 에칭에 의해 선택적으로 제거되기 쉬운 재료일 수도 있다. 상기 예에서, 영역(31)의 깊이는 마스킹 층(33)의 깊이보다도 더 깊다. 다른 조건하에서, 단순한 에칭제 합성의 선택에 따라, 이러한 결정학적 손상은 처리 결과에서 무시될 수도있다. 또 다른 조건하에서 결과로서 일어나는 손상은 기판재료를 제거하기 위해 동일 에칭 단계 동안 마스크 패턴을 돕도록 마스킹 층(33)과 동일한 깊이로 제한될 수도 있다. 가로로 얇게 제한된 조사 영역의 제거를 표시하기 위한 신뢰성 있는 검출/측정은 어렵다. 일반적인 상태하에서, 조사 그 자체는 또다른 처리없이 조사된 영역을 노출시키는 직접적인 증발을 초래한다.
간결성을 위해, 다음 설명은 주로, 조사에 의한 패턴동안 발생하는 직접적인 증발의 경우를 기술한다. 특정 언어로 제한되지 않는 것을 이해해야 하며, 조사 그 자체가 제거를 초래하지 않지만, 그의 제거가 후속의 처리에 의존하는 방법을 포함하는 경향이 있다. 최종적인 마스크 제거는 기술된 바와 같이 증가된 에칭 감수성(increased etch susceptibility)에 따를 수도 있으며, 또는 열 탈착(thermal desorption) 즉, 마스크가 상기 목적을 위해 사용되는 제조 단계에서 온도를 단순히 증가시키는 선택적인 수단에 의해 달성될 수도 있다. 포함된 매우 얇은 마스킹 층 때문에, 두 매커니즘은 본 발명의 목적과 대부분 동일하다. 일반적으로, 주변으로 방출된 소량의 마스킹 재료를 이러한 방출이 발생하는 때에 관계없이 수용하기 위한 부가적인 예방책은 필요없다.
에칭실(14)로 전송된 다음 도시된 중가 시점에서 가스 에칭제(24)로 일정하게 노광되었을때, 리세스부(32)는 영역(31)내의 선택적 제거에 의해 발생한다. 상기 리세스부(32)는 상기 단계동안 영역(31)의 재료내에 도시된 깊이까지 진입한다. 제 2 도에 도시된 영역(31)의 깊이에 일치하는 깊이가 예시적으로 도시된다. 임의의 조건하에서, 손상에 의한 에칭에 대한 감수성의 증대때문에 이런 깊이의 일치가 존재할 수도 있으며, 그리고 이것은 제조중의 소정의 목적에 도움이 된다.
제4도는 본 발명의 양호한 상태를 도시하며, 여기서 디바이스-그레이드 재료( device-grade material)는 에칭에 의해 노출된 기판상에 직접 과성장될 수도 있다. 상기 예에서, 이러한 과성장은 층이 있는 재료(34)을 발생한다. 이러한 특정 예를 위하여, 비조사된 마스킹 재료(33)는 에칭제에 의하여(24) 또는 열 탈착에 의해 제거되며, 층(34)의 재료는 전체 표면을 걸쳐 기판과 직접 접촉하도록 되어 있다.
일반적인 처리에서, 예를들면, 촛점 이온 빔(21)에 의한 층(33)의 패턴 윤곽에 의하여 조사된 부분의 선택적인 제거가 행해진다. 에칭실(14)내에서 이온 빔에 의해 도움이 된 가스 에칭제(24)로, 그후 노광됨으로써 마스킹 층(33)의 두께를 초과하는 깊이까지 영역(31)내에서 재료의 선택적인 제거가 행해진다.
제5,6,7,8 및 9도는 하나 이상의 마스크 패턴 단계를 필요로 하는 디바이스의 제조 단계를 도시한다. 기술된 바와 같이, 상업적인 처리는 MBE에서 진공 증착 재료의 마스크 패턴을 거의 포함하는 인 시튜 처리 형태를 취할 것을 예상할 수 있다. 이 도면의 순서는 실질적으로 완전한 디바이스를 제조하는데 필요되는 단계를 반복한다.
제5도는 기판(40)과 주변(41)의 반응에 의하여 마스킹 층(42)을 형성한다. 기술된 처리 예에서, 패턴 묘사는 공기에 대한 노광 때문에 자연적으로 발생하는 "네이티브 산화물(native oxide)"으로 불리우며, 제5도는 이러한 처리를 포함하는 경향이 있다. 마스킹 층(42)의 제어된 형태는 반응 물질, 예를들면, 공기, 산소, 유황 또는 처리에 요구되는 적절한 마스크를 발생하는 다른 물질로 노광된 형태를 갖는다. 필요한 두께 의 균일성은 층(42)의 합성 균일성의 가스 반응을 사용하여 이루어질 수 있다. 둘 또는 그 이상의 연속 처리가 있는 것에는 "네이티브 산화물"만이 제 1 단계에서 사용된다.
제6도에서, 마스킹 층(42)이 제공된 기판(40)은, 소정의 패턴을 기록하도록 조사된다. 제2도에서와 같이, 소정의 패턴은 일련의 스트립(43)으로 표시된다. 스트립(43)의 조사는 빔(44)에 의해 이루어진다. 제2도에 기술된 바와 같이, 스트립내에서 물질의 선택적인 수정 또는 직접적인 스퍼터링은 필요하지 않다.
제7도에서, 제6도에 따라 처리된 디바이스는 에칭으로 노출되어 스트립 영역(43)내에서 재료가 제거되며 대응 리세스(45)를 발생하도록 한다. 도시된 단계에서, 리세스 깊이는 마스킹 층(42)의 깊이와 대략 동일하다. 에칭이 계속되어 임의의 밑에 있는 기판 재료(40)(도시되지 않음)의 제거가 행해진다.
제8도에서, 열 탈착 또는 화살표(46)로 표시된 적당한 주변(appropriate ambient)이 잔류 마스킹 층(42)을 제거하도록 도입된다.
제9도에서, 과성장된 디바이스-기능 재료(47)의 층은 MBE에 의해 도입된다. 다른 처리도 상기 단계에서 필요하며, 에칭에 의해 묘사되고 과성장된 기판은 주변(41)에 노출되며 제5도에 개략적으로 도시된(그러나, 예를들면 제 9 도에 도시된 것과 같은 처리된 표면)마스킹 재료를 발생하며 이것에 연속하여 제6 내지 9도의 일부 또는 전부의 연속적인 처리가 다시 실행된다.
제10,11 및 12도는 프로세스 매개변수를 설계할 경우 값의 좌표를 도시한다.
깊이의 도우스 량의 좌표에 관한 제10도는 두개의 다른 조건에 관한 이들의 두 매개변수 사이의 관계를 도시한다. 사각의 데이타 점(Hollow data points)(50 내지 54)는 조사된 매끄러운표면(a polished smooth surface)에 대응하며, 상기 표면에서 마스킹 재료는 수십 Å의 층 두께를 발생하는 반응 조건하에서 발생된다. 실질적인 에칭은 데이타 점(52) 다음에서만 때때로 시작하는 것을 알 수 있다. 검은 데이타점(solid data pont)(55 내지 59)는 마스킹 층의 두께가 하나 또는 소수의 단층으로 제어되며 동일하게 처리된 기판을 표시한다. 실질적인 에칭은 제 1 샘플에서 보다도 더 빨리 시작하는 것을 알 수 있다. 달성된 에칭 깊이에 관한 사실상의 포화는 데이타 점(60)에서 시작한다.
[일반적 사항]
양호한 실시예에 관한 발명의 주장점은, 아주 얇은 마스킹 층에서 행할 수 있는 것이다. 이렇게 얇은 층, 즉, 100Å의 최대 두께를 갖는 층에 의한 효과적인 마스킹은, 마스킹 층내에서 화학적 결합의 강도에 따른다. 이러한 마스크의 유효한 사용은, 특히 아래에 있는 기판이 에칭되는 경우에, 이 기판내의 화학적 결합 보다는 큰 층내의 화학적 결합(원자 내지 원자 결합)에 극히 의존한다.
본 발명에 따른 유효 마스킹은 기판 표면과의 화학적 반응에 의해 마스킹 층을 직접 형성하는 것이다. 반응 그 자체는 필요한 요건을 보장한다. 반응이 발생한다는 사실은 이미 기판 표면 재료의 결합 강도를 초월하는 반응생성물의 결합 강도를 의미한다. 그것은 표면내의 결합이 반응을 가능하게 하기 위해 파괴되어야 한다. 물론, 반응 생성물의 보다 큰 결합 강도는 반응이 발생하는 조건과 환경에 달려 있다. 온도의 기준점으로 부터, 반응이 통상 실온 또는 실온이상에서 그리고, 기판의 용융점 이하의 완전한 범위에서 아마 MBE 증착 동안 다른 선행의 처리중에 사용된 범위내의 온도에서 행해지기 때문에, 반응에서 잠재적인 보다 큰 결합 강도는 마스크 처리까지 연속한다. 보다 큰 결합 강도는 필요한 마스킹 층의 보존을 본래 약속하지 못한다. 또 다른 요구는 반응생성물이 가스 또는 낮은 점성의 유체에서는 없고, 유효한 마스킹 층에서는 고체층에 있다는 것이다.
마스킹 층의 유일한 다른 특성(임의의 마스크층에서도 요구되는 요건)은, 마스크되는 처리동안 필요한 안전성을 갖는 것이다. 연속적인 처리가 에칭에 있는 양호한 예에서, 마스킹 층은 이러한 처리를 달성하도록 필요한 주기동안 보유되는 에칭 환경내에서 충분한 안정성을 필요로 한다(에칭제로 부착된 마스크의 증발된 또는 다른 방법으로 제거된 반응 생성물을 발생하는 임의의 반응은, 요구되는 높이의 차별화를 가능하게 하기 위해 충분하게 천천히 허용해야 한다).
본 발명은 가장 중요한 영역에 대해 주로 기술한다. 본원에 기재된 처리가 다양한 종류의 최신식 디바이스에 적용가능하지만, 주된 관심은 소형의 디자인 ㄹ룰(small design rule), 특히, 1마이크로미터 및 그 아래에 있다. 일반적인 상황에서, 이것은 1마이크로미터 또는 그 이하인 최소 크기를 갖는 디바이스를 칭한다. 그러므로, 설명은 청결도 및 이러한 디바이스에 적합한 처리능력에 요구되는 완전도를 보증하는 것과 같은 표현으로 행해진다.
본 발명의 처리는, 처리될 표면이 마스킹 층을 구비하는 양호한 실시예에 관해 논의된다. 마스킹 층은 최대 100Å의 두께이며, 몇몇의 단층 같이 얇을 수도 있으며 또는 단일 단층으로 구성될 수도 있다. 본 발명은, "네이티브 산화물"층 즉, 종래의 처리동안 공기에 대하여 처리 표면의 노광에 의해 발생한 층의 사용으로부터 발전된 것이다. 양호한 실시예에 있어서, 예를들면, 반응재료에 신중하게 노광된 것에 의해 발생하며, 또한 두께를 감소시키기 위해 수성 불화수소산(aqueous hydrofluoric acid)에서의 디핑같은 보조적인 처리에 의해 때때로 보완될때, 양호한 제어에 따르는 마스킹 층을 발생시킨다.
마스킹 층의 특성은 본 발명의 중요한 열쇠이다. 적절한 반응물과의 반응에 의해 발생된 마스킹 층은, 다양한 종류의 처리 환경내에서 마스크한다. 즉 수십 Å의 두께를 갖는, 본 발명에 따른 마스킹 층은, 수백 Å 또는 미크론 이하의 두께를 갖는 종래의 마스킹 층을 효율적으로 대체하는 것이 본 발명이다.
공지된 장점이 부가되는 것 외에, 이러한 얇은 층을 사용하는 마스킹은, 대기중에 방출된 마스킹 재료가 작기 때문에 인 시튜 처리에 적합하게 사용된다.
기술된 마스킹 층을 설치하는 것은, 본 발명에 따른 임의의 연속 처리에서 실질적인 제 1 단계로 생각된다. 상술한 바와 같이 일반적인 예에서 "네이티브 산화물" 형태를 갖는다 할지라도 상기 단계는 "단계 1"로 표시된다.
단계 2는 양호한 실시예에 따라 에칭 감수성을 증가시키는 조사에 의해 마스킹 층을 기록하는 패턴 묘사를 제공한다. 대부분의 경우에서, 묘사는 이온 빔에 의해 기록된다. 예에서, 20KeV 내지 150KeV 에너지 범위의 Ga+빔이 기록에 사용된다. 기록 속도는 1013내지 1015이온/㎠ 범위의 GA+도우스 량을 발생시키는 것과 같다. 실제 가속에너지 및 도우스 량은, 디바이스 설계 및 기판재료에 의해 변화하지만, 단계(3)에서의 에칭 차별을 가져오도록 항상 선택된 특정값은(조사 재료 및 비조사 재료와의 사이) 필요한 단의 높이와 같은 다른 디바이스 특성에 따라 선택된다.
단계 3에서, 조사에 의해 패턴 형성된 기판은 다른 처리로 노광되며, 양호한 실시예에서는 조사되거나 비조사된 재료를 포함하는 표면 영역을 통해 에칭제로 노광된다. 이러한 조사에 기인한 에칭 차별화는 조사된 영역에서 양호한 에칭을 필요로 한다. 일반적인 예에서, 에칭은 에워싸인 실내에서 행해지며, 또는 그 자체가 최소한 하나의 전 또는 후의 처리 단계, 예를들면 윤곽 묘사될 재료의 증착 또는, 윤곽 묘사(통상 마스크의 윤곽 묘사 요구 선택에칭에 따르는)에 연속하는 재료의 과성장될 실내에서 행해진다.
에칭제 합성은 물론 시간 및 온도, 에칭 등등은 단의 높이 같은 소정의 디바이스 특성에 따른다. 둘러싸인 실내의 보호 환경내에서 감소된 압력으로 수행되는 에칭은, 일반적으로 가스 에칭제, 통상 Cl2또는 F2의 사용을 의미한다. 본원에 포함된 예는 가열 및 낮은 에너지 이온의 유동 빔에 대해 노출되는 것을 필요로 하지만, 후자는 에칭-방향성(이방성)을 도입한다. 많은 재료에 대한 만족할 에칭은, 예를들면 일분 또는 몇분 동안 클로랄 가스에 노출하는 것에 따른다.
이러한 세단계는 상호 보완될 수도 있다. 예를들면, 반응될 표면은 연속 도면으로 표시되는 샘플 작성의 경우와 같이, 브롬-메탄올을 사용하여 닦아질 수도 있다.
제10도는 특성 형태의 두 곡선을 도시한다. 각각에서, 깊이(단의 높이)는 최초의 노출후에 급속히 증가하고 최종적으로 포화 상태가 된다. 양 샘플은 동일한 조건하에서 브롬-메탄올에 의해 닦아 조성된다. 검은 데이타 점(55 내지 59)에 대응하는 한개의 샘플을 HF에서 디핑에 의해 처리된다(HF 처리는 수십 Å 두께의 층이 되도록 표면 산화물을 제거하는 것이며, 55 Journal of Applied Physics, 1139(1984) 참조).
비처리된 샘플(개방 데이타 점(50 내지 54))은 도시된 바와 같이 천천히 에칭하나 최종적으로는 데이타 점(60)에서 포화된다. 다양한 실험중 하나에서, 포화는 약 2×1014이온/㎠ 도우스 량에서 발생된다. 좀더 긴 에칭 시간에도 단의 높이가 증가하지 않으나 구조 영상의 더 깊은 관통에서만 마스킹 층이 제거되며, 노출되거나 비노출된 영역의 에칭은 동일 속도로 진행하는 것을 표시한다. 더 높은 에너지 묘사에 의한 에칭 높이는 상기 기술된 조건에서는 수백 내지 수천 Å의 포화 레벨에 있다.
제11도는 묘사 빔의 에너지를 변화시키는 효과를 나타낸다. 곡선(70 내지 73)은 예를들면 한 세트의 실험 조건, 20KeV, 50KeV, 100KeV 및 150KeV에 관한 빔 에너지를 증가시키는 경우에 관한 것이다. 도우스량에 의존하는 일반적인 형상은, 예상하는 바와 같이 다른 에너지에도 동일하다. 포화 도우스 량(약 1015이온/㎠)는 감지할 수 있는 정도로 변화하지 않지만, 단의 높이는 에너지에 대해 단조롭게 증가한다.
제12도에서, 제11도로부터의 데이타는, 약 0.5 크기 정도가 다른 두개의 각각의 도우스 량에 대하여 계산된 이온 범위의 횡좌표값(스태글 포함)으로 표시된다. 이러한 특정한 실험의 조건에 있어서, 상부 곡선(80)(백의 사각의 데이타 점)은 약 1015이온/㎠까지의 도우스 량이며, 반면에 곡선(81)은 약 1014이온/㎠의 도우스 량이다. Å으로 계산된 범위는 특정 실험 조건의 경우 200 내지 800이다.
본 발명에 따른 매우 얇은 마스크층에 의한 마스킹은 정확한 기재의 경우 몇몇 문제점을 발생한다. 얻어진 결과는(스퍼터링에 의해) 직접적인 증발에 의해 조사된 영역에 있어서 마스크의 제거와 일치한다. 이것을 번호가 부착된 실험예의 동작 기능으로써 식별하는 것은 스퍼터링 할때 부수적인 2차 전자 방출에 의해서도 고려되는 신호 강도가 조사중 임의의 시점에 있어서 감소하는 관찰에 의해 알 수 있다. 이러한 신호 저하의 타이밍은 더 두꺼운 마스킹 층의 경우에는 감소가 시간적으로 늦게 발생하기 때문에 두께에 의존하는 것이라고 결론지어진다.
그럼에도 불구하고, Å의 재료층의 제거에 관한 신뢰성 있는 측정은 보장되지 못한다. 전부 또는 일부의 제거가 다음 처리중에 특히 밑에 있는 기판의 에칭을 필요로 하는 처리 동안 발생할 가능성은 무시될 수 없다. 다음 제거를 위한 메커니즘은 조사에 의해 한정된 마스크 영역내로 국부적으로 도입된 결정학적인 손상 또는 다른 결점이 있다.
일반적으로, 밑에 있는 재료의 다음 에칭으로부터 마스크 묘사의 분리같은 스퍼터링에 의한 제거는 바람직하다. 이러한 프로세스의 분리에 의해 에칭 단계의 보다 정확한 감시가 보장되며, 상기 에칭 단계는 가능한 두께 변화 및 보다 큰 결합 강도의 두께가 변화하는 마스킹 재료의 제거에 의해 현재는 복잡하지 않다. 직접적인 스퍼터링은 패턴 묘사동안 적절한 환경성분을 제공함으로써 보장될 수도 있다. 적절한 성분으로서는 묘사 조건하에서 증발되는 반응 생성물을 발생하기 위해 조사에 의해 가열된 마스크 재료와 결합하는 반응물의 형태를 가질 수도 있다.
에칭-선택성에 있어서는 조사-유도된 손상에 주로 의존하는 것이 바람직할 수도 있는 몇몇 예가 있다. 예를들면, 소정의 특징이 극히 얇은 수십 Å 또는 그 이하인 경우, 에칭 동안의 마스킹 층의 존재 및, 동일 처리 동안 제거의 필요에 의해, 특별히 중요하게 되는 어떤 부정확성이 발생한다.
기술된 단계 : 마스크 층을 발생할 반응, 마스크 형성을 위한 패턴 묘사 및 후속 처리는(밑에 있는 기판 표면으로 진입할 에칭), 본 발명의 실질 요소이다. 상술된 순서가 유지되는 경우, 그것들은 중간 단계를 포함하도록 연장될 수도 있다. 예를들면, 상술된 바와 같이, 에칭은 이 에칭 다음에 남아 있는 수개의 손상 장소를 최소화시키기 위한 부가적인 단계에 따를 수도 있다. 이러한 부가적인 단계는 아래에 상술되는 바와 같은, 단계 A의 형태를 갖거나 또는 어닐링(annealing) 형태를 취할 수도 있다. 디바이스의 완전한 제조는, 부가적인 처리 예를들면, 동일한 프로세스 단계의 반복 또는 변형을 필요로 하는 것을 고려할 수 있다. 본 발명은 이상의 관계로 중요하지만, 부가적인 제조 단계는 그 성질에 의해 그렇게 중요하지는 않다. 예를 들면, 캡슐화전의 최종 처리는 "종래"방법일 수도 있다. 예를들면 또다른 과성장을 동반하지 않은 방법은, 손상 장소에 특히 의존하지 않기 때문이다.
A. 처리될 또는 처리가 진행되는 표면은, 매끄러움과 오염(smoothness and contamination)에 있어서 고도의 완전성을 갖고 있다. 특정의 디바이스 요구에 의존하여 필요한 품질은 에칭 클리닝 또는 풀리싱(etching cleaning or polishing)에 의해 보장될 수도 있다.
B. 표면은 마스킹 전에 일반적으로 에픽택셜 재료의 과성장을 수용한다. 디바이스 재조는 묘사 및 에칭에 연속하는 제 2 과성장 단계를 요구할 수도 있다. 서브미크론 디자인 룰에 따라 제조된 디바이스는 MBE, CVD 또는 제어된 환경을 요구하는 다른 처리에 의해 인-시튜 과성장(in situ overgrowth)을 수용한다. 몇몇 환경하에서, 단계 A는 단계 B 다음에 반복될 수도 있다.
[재료]
상기 기술된 다양한 경우와 같이, 특정의 실험적으로 중요한 주제를 강조하여 기술한다. 이 단락에서는 본 발명을 이행하는데 요구되는 재료 특성의 기술은 특수한 현재 또는 미래의 디바이스 제조에 주로 적용된다. 논의된 바와 같이 동일한 경우, 다른 재료에도 적용될 수 있다.
최초로 영향이 미치게 예상되는 디바이스는 전자적 및 광학적인 것이다. 기본적인 재료, 주로 실리콘과 같은 화합물 재료, 주로 반도체 III-V족, II-VI족 및 좀 더 복잡한 화합물 반도체가 대상이다. 본 발명에서 중요한 디바이스는 주로 화합물 반도체이다. 상기 디바이스는 에미터(코히런트 및 비코히런트 : oherent and incoherent), 검출기 및 수동 구조(예를들면 희절 격자, 도파관, 커플러 등등)를 포함한다. InP는 레이저의 대상이 되는 직접적인 밴드갭 재료의 예이며 중요한 영역을 구성한다.
자기 특성(일반적으로, 영역 자기 특성)을 사용하는 요소는, 전자적 및 광학적 기능을 제공하는 집적 회로에 포함될 수도 있으며, 또는 고려될 수 있는 구조의 주 또는 단독 기능으로서 사용될 수도 있다.
[손상]
손상의 역할은 무시될 수 없다. 일반적으로, 손상은 과성장될 표면에서는 방지되야 한다. 다른 한편, 손상은 에칭 종속 차별화에 기인하는 유용한 기능을 할 수도 있다.
모니터링이 바람직한 경우, 다수의 손상-종속 특성이 사용될 수도 있다. 이들은 반도체에서 재결합 속도, 즉, 최소의 캐리어 라이프타임은 물론 휘도 효율 및 광 전류 붕괴 시간을 포함한다. 몇몇 상태하에서, 최종적으로 디바이스 특성(적합 특성)은 모니터 될 수도 있다.
10 또는 20KeV 보다 큰 이온 도우스 량의 주입(및 흡수)(10이온/㎤까지의 흡수밀도)은 실질적인 에칭변형을 위해 충분한 손상을 초래하는 것이 실험적으로 관찰되었다. 표준 계산에 의해 다른 깊이, 이온, 기판 재료 및 에너지에 관한 측정이 가능하다(J.F.Ziegler, J.P.Biersaclc 및 U.Littmark에 의해 1985년 Pergamon Press "The Stopping and Range of Ions Solids"참조).
[에칭]
본 발명을 실행하기 적합한 에칭 방법은 공통 기준, 예를들면, 조사되거나 비조사된 영역 사이에서 선택성을 나누며, "플러드"시스템(조사 및 비조사된 영역을 포함하는 표면 영역을 동일하게 노광시키는 시스템)이다. 본 발명의 한 사상은 상기 영역 사이에서 에칭속도에 의한 차별화를 최적화하고, 일반적으로는 최대로 하는 것에 관한 것이다. 특정 종류의 에칭에 있어서, 예를들면, 비조사영역 및 조사영역내에서 어느정도까지 노광에 의해 반응 생성물을 최초로 생성하며, 증발성이 있는 임의의 반응생성물이 열적으로 활성화되는 증발에 실질적인 제거가 의존하는 예로 기술된 시스템에 있어서, 낮은 온도가 차별화를 증가시키는 경향이 있다. 이 예에 사용된 시스템은 염소 가스의 사용에 의한 선택적인 염화물의 생성에 의존하며, 그리고 아르곤 이온에 의한 플러드 조사로부터의 증발이 발생하는 시스템이다.
본 발명의 모든 처리 단계에서와 같이, 본질적으로 디바이스 손상은 방지되야 한다(통상의 표현에서 : 중용한 영역에서 잔류 재료의 손상 레벨은, 과성장된 재료로 이루어진 디바이스에 상당한 손상이 초래하지 못하도록 충분히 낮게 유지되어야 한다). 그러므로 에칭 시스템의 어느부분도 이러한 손상(예를들면, 기술된 실시예의 시스템에서 아르곤 이온 재료는 비반응 표면 재료가 디바이스 동작에 관하여 영향을 받은 에너지보다도 낮게 유지되며) 그 자체를 발생하도록 하는 부분은 없다.
적절한 에칭제 시스템은, 특히 표면 재료의 성질에 의존한다. 예를들면, III-V족 원소의 에칭제에 의해 생성된 반응생성물의 상대적인 증바에 의해 이 경우 아른곤 이온의 가속 에너지는 에너지 제약을 강요할 가능성이 있다.
본원에서 다른처리 단계에 관한 고찰에서와 같이, 에칭 시스템에 대한 일반적인제약은, 주로 미세한 치수의 디바이스를 제조하기 위한 특정값에 있다. 이러한 고찰에 의해 이방성 에칭(수직 또는 수평 에칭 방향의 큰 에칭 비율)을 필요로 한다. 이 실시예의 시스템은 가속 이온을 사용하여 필요한 이방성을 제공한다. 다른 시스템에서의 방향성은 물리적인 방향을 갖은 에이러솔 시스템(aerosol system) 또는 전계 지향 플라즈마 시스템 또는 방사 빔 시스템 등등 같은 다양한 종류의 메커니즘의 결과가 있을 수도 있다. 실제, 에칭 속도에 의한 차별화는 관찰되며 그리고 일반적인 습식 화학 에칭같은 비방향성 시스템에서 사용되지만, 이것은 일반적으로 고려되는 작은 치수의 디바이스에 있어서는 불만족한 언더커팅(unsatisfactory undercutting)을 발생한다.
세개의 중요한 단계에 따른 에칭은 일반적으로 디바이스에서 중요한 손상 재료 전부를 제거하고, 특히, 중요한 "비손상된" 재료를 노출(디바이스 기능의 관점에서 과성장된 재료에 영향을 미치는 불충분한 손상 재료를 노출)하는 조건하에서 행해진다. 상기 논의된 바와 같이, 이러한 기준을 만족하는 것은 테스트 또는 테스트에 의해 얻어진 정보를 기초하여 결정할 수 있는 조건에 의해 실현된다.
다른 고찰할 사항은 종래의 제조 기술에 관한 고찰과 공통이다. 종종 에칭 조건은 층의 전체 두께를 제거하는 것이며, (일반적으로 다른 합성, 도펀트 또는 도펀트 레벨의)다른 디바이스 특성을 갖는 재료의 표면을 노출하는 것이다.
손상 재료의 제거는 모든 단계에서 필요로 되는 것은 아니다. 가능한한 예로는 캡슐화 직전에 있어서의 최종 제조 단계이다.
[과성장(Overgrowth)]
특히, 에칭에 의해 노출된 재료상의 비손상된 재료의 과성장은 본 발명의 중요한 한 사상이다. 매우 작은 치수의 디바이스에 관한 발명은, 필요한 만큼 완전한 재료를 발생할 수 있는 MBE 및 MOCVD 같은 방법을 사용한다. 전술한 바와 같이, 본 발명의 기여는 디바이스의 적당한 재료의 과성장을 허용하도록 손상없는 자유 표면을 제공하는 것이다. 특정의 과성장 재료 및 필요한 성장 조건은 당업자에게는 공지되 있다.
상기 기술된 바와 같이, 필요한 완전하게 과성장된 재료가 얻어지는 것은 테스트 또는 테스트로부터 얻어진 기준에 기초하여 결정될 수 있다.
[디바이스 카테고리]
본 발명의 기술의 관점으로부터 중요한 디바이스는(약 1마이크로미터 보다 작은)소형의 최소 사이즈를 갖는 것이다. 상기 제안된 예는 광학 디바이스, 전자 디바이스 및 다른 디바이스의 넓은 어레이를 포함한다. 많은 특정면이 고려된 디바이스 구조는 헤테로 접합이다. 예를들면, 헤테로 접합 바이폴라 트랜지스터(HBT) 및 이중 헤테로 구조 레이저와 같은 디바이스는(R.N.Nottenburg. Y.K.Chen, M.B.Panish, D.A.Humphrey and R.Hamm, IEEE Electron Device Letters, Vol 10, P.30(1989), 및 Heterostructure Lasers, H.C.Casey, Jr. and M.B.Panish, Academic Press(1978) 참조)와 같은 디바이스는 본 발명의 방법을 사용하여 극복되는 특정 구조상의 난점을 갖고 있다. 본 발명에 따라 바람직하게 제조된 디바이스의 일반적인 카테고리에는, 성장 능력이 유해한 표면으로부터의 영향(표면 공핍, 초과 표면 재결합 속도, 오염)으로부터 보호되는 수백 옹스트롬보다 작은 최소 사이즈를 갖는 디바이스가 포함된다.
[방법]
[예]
예 1-갈륨 빔 기록은 0.2㎛ 직경의 160pA 빔을 발생하는 50KeV에서 동작하는 촛점 이온 빔의 원주체를 구비한 컴퓨터 제어 기구에 의해 실행된다. 이 샘플에서의 이온 도우스 량은 편향 화소 잠재시간(the deflection pexel dwell time)을 변화시킴으로써 조정되며, 그 범위는 1×1013이온/㎠에서 1×1018이온/㎠까지 변화될 수 있다.
"네이티브 산화물"이 구비된 InP 샘플에 기록된 노광 패턴은, 5×30㎛의 구형 그룹으로 구성된다. Ga-이온 도우스 량은 1×1013에서 9×1014이온/㎠까지 각 그룹에서 다른 구성으로 변화된다. 이 범위의 도우스 량은(마스크 묘사의 종료가 표시된 현저하게 감소된 전자 조사에 의해 보강됨) 제 2 전자 조사에 의해 축정된 마스크 재료를 제거하는 것에 있다.
에칭은 Cl에 의해 조성된 Ar-이온 빔 장치에서 실행된다. 50 내지 100볼트의 빔 에너지가 사용된다. 샘플은 180℃ 온도로 유지된다. 이러한 조건하에서, 손상된 영역은 이 손상 표면보다 최소하 10배의 에칭속도를 표시한다. 이것에 의해 가장 높은 도우스 량에 있어서는 1200A 깊이만큼 표면 단계가 형성된다. 단의 깊이는 1×1014이온/㎠까지 Ga-도우스 량이 증가하는 것에 따라 증가한다. 이 단의 깊이는 Ga-도우스 량이 증가하는 것에 따라 천천히 변화한다. 최대 단의 높이인 "포화"는, 제10 및 11도와 관련하여 기술된다. Ga-도우스 량으로의 에칭된 깊이의 상세한 의존성은 표 1에 도시된다.
[표 1]
Figure kpo00001
50V Ar 빔
T=180℃
t-5분
패턴화된 웨이퍼는 GSMBE 성장 디바이스내로 이송되고 과성장된다. 과성장된 이중 헤테로 구조는 1000Å 두께의 InP 버퍼층 및 이것에 수반되는 InGaAs의 500Å 두께층 및 1000Å 두께의 제 2 층으로 구성된다. 에피택셜층은 470℃에서 성장되는 동안 상기 온도에 도달하는 데는 약 50분이 소요되지만 샘플 홀더의 온도 계산을 위하여 525℃까지 가열된다. 가열 주기에서, 샘플 표면은 인 빔(a phosphorus beam)에 의해 보호된다. 이 방법은 자연스럽게 존재하는 잔류 손상물의 일부가 어닐(anneal)되는 필요한 가열 단계를 구성한다. 과성장된 샘플은 광학 마이크로스코프 사용과 공간적 스펙트럼적으로 분해된 저 온도(20K) 캐소드로미넨스(CL)에 의해 검사된다. 주입/에칭/과성장된 영역의 형태는 사용되는 Ga 도우스 량의 전체 범위에서 일정하게 우월하다. CL 측정에 의하면, InP 및 InGaAs 밴드-단 재결합에 관해 주입된/에칭 영역에서 발광 효율성은 감소되지 않는 것을 나타낸다. 이것은 주입에 의해 도입된 기판 손상의 드라이 에칭에 의한 완전한 제거와 일치한다. 손상이 드라이 에칭에 의해 제거되지 않을 때 즉, 과성장이 국부적으로 주입된("손상된") 웨이퍼에서 직접 수행될 때, CL 측정은 발광 효율성이 감소되는 것을 표시한다. 이러한 감소는 1×1013이온/㎠의 Ga 도우스 량의 경우 제어 샘플("비손상된") 효율의 40%와, 1×1014이온/㎠ 도우스 량의 경우 약 10%이다.
[예 2]
과성장된 구조는 InP 버퍼층 후에 InP/ InGaAs로 되는 4주기 초격자를 포함하도록 변경된다. 상기 초격자의 각 주기는 100A 두께의 InGaAs 우물(well)과 150A 두께의 InP 장벽으로 구성된다. 그래서, 상기 초격자는 예 1에 기술된 이중 헤테로 구조에 의해 과성장된다. 상기 초격자의 목적은 과성장된 이중 헤테로 구조(the overgrown double heterostructure)내로 임의의 잔여 기판 손상의 전달을 방지하는 것이다.
과성장의 품질은 저온 CL 측정에 의해 재차 평가된다. 손상되고 에칭된 영역에 대해 성장된 이중 헤테로구조의 CL 효율성에서는 감소가 없다. 상기 손상되고 에칭된 영역에서 발생한 CL 신호는 15 내지 20% 정도 만큼 제어 영역의 CL 신호를 초과하는 것으로 알려졌다.
[예 3]
촛점 Ga-빔 및 주입은 예 1에 기술된 조건하에의 InP에서 실행된다. 각각의 주입된 구형 크기는 Ga 빔 장치의 공간 분해 한계인 0.2×30㎛까지 감소된다. 에칭은 예 1에 기술된 방법을 사용하여 실행된다. 에피택셜 재성장(Epitaxial regrowth)은 예 3에 기술된 4주기 초격자(a four-period superlattece)로 구성된다. CL 측정에서는 상기 손상되고 에칭된 영역을 걸쳐 성장된 매우 작은 구조의 휘도 효율 15 내지 20%의 증가를 표시한다.
이것은 단(표면)의 영향이 갈수록 중요하게 되는 매우 작은 구조에서도 최고 품질의 과성장이 유지되는 것을 표시한다
[예 4]
예 1에 기술된 조건하에서, Ga 빔 기록은 격자에 정합되는 InP 기판상에 에피택셜하게 성장된 1㎛ 두께의 In0.53Ga0.47As의 에피택셜막에서 실행된다. 그때, 상기 샘플은 예 1의 조건을 사용하여 에칭된다. 이것에 의해 고도우스 량 영역에 있어서는 2500Å 정도 깊이의 표면단이 형성된다. Ga 도우스 량으로의 에칭깊이의 상세한 의존성은 표 1에 도시되어 있다.
[예 5]
예 4에 기술된 방법은 GaAs 기판상에서 실행된다. 사용된 드라이 에칭 조건(온도, 시간 C 부분압, 빔 에너지 등등)은 InP에 대해서는 최적이나 GaAs에 대해서는 그렇지 않다. 그럼에도 불구하고, 매우 깊은 표면단이 GaAs 기판에 형성된다. 상세한 의존성은 표 1에 도시되 있다.
처리 조건 및 재료의 변화는 여러 다양한 종류의 디바이스의 제조를 위해 본 발명의 방법의 적용성을 설정한다. 상기 예에 기술된 형태의 방법은 "네이티브 산화물" 대신에 완만하게 형성된 마스크층을 사용하여 실행되어 왔다. 이러한 층은 산소 또는 다른 양이온 예를들면 유황과 직접 반응에 의해 형성 가능하다. 예를들어, 이온 충격에 의해 촉진 또는 비촉진되는 염소 에칭은 상업적인인 디바이스 제조의 경우 어쩌면 적당한 방법의 실례가 된다. 다른 한편으로, 실리콘 에칭은 반응성의 재료, 불소로 유용하게 실행된다.
이방성에 의해 도움되는 이온 충격은 조사되지 않은 마스크 재료를 마치 공격하는 것처럼 관찰될 수도 있다. 이것은 최대 단 높이("포화" 에칭)에 부가적 제한을 강요한다. 따라서, 임의의 조건하에서, (특정 마스크 조성/두께의 경우) 단의 높이를 소정의 최대로 하는 것은 이온 충격을 최소 또는 제거를 표시할 수도 있다.
다양한 고찰에 의해 프로세스의 변형이 발생할 가능성이 있다. 예를들어, 원치 않은 기판 성분의 개발은 이 성분을 가압하는 것에 의해 최소화 되었다. InP 처리 동안(예를 들어, 잔류 마스크의 열 흡수 동안)인 가압(Phosphorus overpressure)은 이와 같은 경우를 표시한다. 어떤 몇몇 연구의 결과 다음 패턴 묘사 처리의 전후에서 마스크 재료, 예를들면 비조사된 영역의 잔류 재료의 제거가 행해진다. 그 결과 표시된 것은 이러한 제거가 마스크 재료 자체보다도 밑에 있는 기판 재료의 분리에 의존하는 것이다.
실험은 주로 이동 이온 빔에 의해 패턴 묘사의 형태를 하고 있다. 본 발명의 설명은 상기 정밀한 방법에 의존하지 않고 제거 또는 제거-종속 변형의 도입 경우에 효과적인 패턴된 플러드(마스크 된) 조사와 다른 에너지(예를들면, 가속된 전자) 사용에 의존한다.

Claims (3)

1㎛의 최소 치수를 기초한 디자인을 사용하여 설계되며, 다수의 상호 접속된 디바이스를 구비하는 회로 제조공정에 있어서, 프로세스 1 ; 디바이스 기능 재료를 갖는 본체의 표면에 조사 패턴을 형성하기 위해 표면의 영역(이 영역은 프로세스 2의 차별화의 관점에서 조사에 의해 변형됨)을 선택적으로 조사함으로써 패턴을 형성하는 단계, 프로세스 2 ; 상기 영역내에서 표면을 선택적으로 수정하는 주변대기에 조사에 의해 패턴이 형성된 적어도 하나의 표면의 영역(조사 및 미조사된 재료를 포함하는 영역)을 일정하게 노광 시키는 단계로 이루어진 즉, 프로세스 1, 프로세스 2인 두 프로세스로 이루어진 최소한 하나의 세트를 구비하며, 상기 두 프로세스는 순서대로 실행되나 반드시 연속적인 것은 아니며, 프로세스 1전에 상기 표면은 100Å 보다 큰 두께의 마스킹 재료가 없고, 상기 표면과 제 1 반응제의 반응에서 기인한 반응생성물로 이루어진 마스킹 재료로 덮혀 있으며, 선택적인 조사는 이러한 층의 조사된 영역의 제거를 행하며, 상기 제 1 반응제는 실질적으로 산소인 것을 특징으로 하는 디바이스 회로 제조공정.
제 1 항에 있어서, 프로세스 2는 에칭 프로세스이며, 이러한 에칭 프로세스는 선택적인 조사동안 손상된 것과 같은 상기 본체의 결정학적으로 손상된 표면을 제거하는 것을 특징으로 하는 디바이스 회로 제조공정.
제 1 항에 있어서, 프로세스 2는 에칭 프로세스이며, 이러한 에칭 프로세스는 프로세스 1 다음에 남아 있는 마스킹 재료 잔유물을 제거하는 것을 특징으로 하는 디바이스 회로 제조공정.
KR1019900004877A 1989-04-10 1990-04-10 디바이스 회로 제조 공정 KR940007443B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US33562689A 1989-04-10 1989-04-10
US335,626 1989-04-10
US07/444,579 US5106764A (en) 1989-04-10 1989-11-30 Device fabrication
US444,579 1989-11-30

Publications (2)

Publication Number Publication Date
KR900017111A KR900017111A (ko) 1990-11-15
KR940007443B1 true KR940007443B1 (ko) 1994-08-18

Family

ID=26989806

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900004877A KR940007443B1 (ko) 1989-04-10 1990-04-10 디바이스 회로 제조 공정

Country Status (6)

Country Link
US (1) US5106764A (ko)
EP (1) EP0400791B9 (ko)
JP (1) JPH0722142B2 (ko)
KR (1) KR940007443B1 (ko)
CA (1) CA2014285C (ko)
DE (1) DE69033879T2 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0909989A1 (en) * 1990-09-26 1999-04-21 Canon Kabushiki Kaisha Photolithographic processing method and apparatus
US5288657A (en) * 1990-11-01 1994-02-22 At&T Bell Laboratories Device fabrication
JPH0555545A (ja) * 1991-08-27 1993-03-05 Matsushita Electric Ind Co Ltd 量子素子の製造方法
JP2757642B2 (ja) * 1991-12-20 1998-05-25 日本電気株式会社 ドライエッチング方法
US5275687A (en) * 1992-11-20 1994-01-04 At&T Bell Laboratories Process for removing surface contaminants from III-V semiconductors
US5346581A (en) * 1993-04-01 1994-09-13 At&T Bell Laboratories Method of making a compound semiconductor device
US5403753A (en) * 1993-07-15 1995-04-04 Texas Instruments Incorporated Method of forming implant indicators for implant verification
US5580419A (en) * 1994-03-23 1996-12-03 Trw Inc. Process of making semiconductor device using focused ion beam for resistless in situ etching, deposition, and nucleation
US5427648A (en) * 1994-08-15 1995-06-27 The United States Of America As Represented By The Secretary Of The Army Method of forming porous silicon
JP4014676B2 (ja) * 1996-08-13 2007-11-28 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
SE511314C2 (sv) * 1997-02-07 1999-09-06 Ericsson Telefon Ab L M Framställning av heterobipolär transistor och laserdiod på samma substrat
US20060051508A1 (en) * 2000-12-28 2006-03-09 Ilan Gavish Focused ion beam deposition
US6492261B2 (en) * 2000-12-30 2002-12-10 Intel Corporation Focused ion beam metal deposition
US6638580B2 (en) * 2000-12-29 2003-10-28 Intel Corporation Apparatus and a method for forming an alloy layer over a substrate using an ion beam
US6528427B2 (en) 2001-03-30 2003-03-04 Lam Research Corporation Methods for reducing contamination of semiconductor substrates
DE10163346A1 (de) * 2001-12-21 2003-07-10 Infineon Technologies Ag Resistloses Lithographieverfahren zur Herstellung feiner Strukturen
EP2144117A1 (en) 2008-07-11 2010-01-13 The Provost, Fellows and Scholars of the College of the Holy and Undivided Trinity of Queen Elizabeth near Dublin Process and system for fabrication of patterns on a surface
US8547526B2 (en) * 2009-04-07 2013-10-01 Micron Technology, Inc. Photolithography systems and associated methods of selective die exposure
WO2012014717A1 (ja) * 2010-07-26 2012-02-02 浜松ホトニクス株式会社 半導体デバイスの製造方法
EP2880764B1 (en) 2012-08-06 2019-10-23 Skorpios Technologies, Inc. Method and system for the monolithic integration of circuits for monitoring and control of rf signals
US9337933B2 (en) * 2012-10-19 2016-05-10 Skorpios Technologies, Inc. Integrated optical network unit

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5375854A (en) * 1976-12-17 1978-07-05 Nippon Telegr & Teleph Corp <Ntt> Production fo semiconductor device
JPS5567138A (en) * 1978-11-16 1980-05-21 Jeol Ltd Method of exposure to electron beam
US4377437A (en) * 1981-05-22 1983-03-22 Bell Telephone Laboratories, Incorporated Device lithography by selective ion implantation
US4405710A (en) * 1981-06-22 1983-09-20 Cornell Research Foundation, Inc. Ion beam exposure of (g-Gex -Se1-x) inorganic resists
JPS60128622A (ja) * 1983-12-16 1985-07-09 Hitachi Ltd エツチング法
JPS62281349A (ja) * 1986-05-29 1987-12-07 Seiko Instr & Electronics Ltd 金属パタ−ン膜の形成方法及びその装置
JPS62284939A (ja) * 1986-05-31 1987-12-10 Suzuki Motor Co Ltd 内燃機関の始動制御装置
JPS63116443A (ja) * 1986-11-05 1988-05-20 Seiko Instr & Electronics Ltd Ｆｉｂテスタ
US4853341A (en) * 1987-03-25 1989-08-01 Mitsubishi Denki Kabushiki Kaisha Process for forming electrodes for semiconductor devices using focused ion beams
JP2531690B2 (ja) * 1987-08-03 1996-09-04 株式会社日立製作所 配線薄膜パタ―ンの形成方法及びその装置
US4897361A (en) * 1987-12-14 1990-01-30 American Telephone & Telegraph Company, At&T Bell Laboratories Patterning method in the manufacture of miniaturized devices
GB8806800D0 (en) * 1988-03-22 1988-04-20 British Telecomm Etching methods

Also Published As

Publication number Publication date
CA2014285C (en) 1994-06-07
KR900017111A (ko) 1990-11-15
EP0400791B9 (en) 2002-11-27
JPH0722142B2 (ja) 1995-03-08
JPH02295115A (ja) 1990-12-06
CA2014285A1 (en) 1990-10-10
EP0400791A2 (en) 1990-12-05
DE69033879T2 (de) 2002-08-22
EP0400791B1 (en) 2001-12-19
US5106764A (en) 1992-04-21
EP0400791A3 (en) 1991-01-02
DE69033879D1 (de) 2002-01-31

Similar Documents

Publication Publication Date Title
KR940007443B1 (ko) 디바이스 회로 제조 공정
Gamo Nanofabrication by FIB
US4994140A (en) Method capable of forming a fine pattern without crystal defects
US5041361A (en) Oxygen ion-beam microlithography
JPH0799741B2 (ja) 半導体デバイスの作成法
US4897361A (en) Patterning method in the manufacture of miniaturized devices
EP0484066A1 (en) Surface preparation for a selective epitaxial growth step
US3536547A (en) Plasma deposition of oxide coatings on silicon and electron bombardment of portions thereof to be etched selectively
Wang et al. Vacuum lithography for in situ fabrication of buried semiconductor microstructures
Harriott et al. A focused ion beam vacuum lithography process compatible with gas source molecular beam epitaxy
US5904552A (en) Method of resistless patterning of a substrate for implantation
Harriott et al. Vacuum lithography for three‐dimensional fabrication using finely focused ion beams
JP2500443B2 (ja) 化合物半導体のドライエッチング方法
JP4803513B2 (ja) イオンビーム微細加工方法
US5421954A (en) Process of patterning compound semiconductor film in halogen containing etching gas
WO1989007285A1 (en) Integrated circuit micro-fabrication using dry lithographic processes
Harriott In situ processing of semiconductors
Harriott et al. Nanometer scale focused ion beam vacuum lithography using an ultrathin oxide resist
Harriott In-situ nanostructure fabrication using finely focused ion beams
Matsui et al. Si and GaAs dry etching utilizing showered electron‐beam assisted etching through Cl2 gas
JP2503890B2 (ja) 真空一貫リソグラフィ―方法
Gamo Focused ion beam technology for optoelectronics
JP2711475B2 (ja) 選択エピタキシャル成長法
Weiner et al. Optical properties of InGaAs/InP semiconductor nanostructures
JP2717165B2 (ja) 化合物半導体の構造形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010731

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee