JP2503890B2 - 真空一貫リソグラフィ―方法 - Google Patents
真空一貫リソグラフィ―方法Info
- Publication number
- JP2503890B2 JP2503890B2 JP16757693A JP16757693A JP2503890B2 JP 2503890 B2 JP2503890 B2 JP 2503890B2 JP 16757693 A JP16757693 A JP 16757693A JP 16757693 A JP16757693 A JP 16757693A JP 2503890 B2 JP2503890 B2 JP 2503890B2
- Authority
- JP
- Japan
- Prior art keywords
- vacuum
- film
- etching
- lithography
- sin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
- Junction Field-Effect Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Physical Vapour Deposition (AREA)
Description
【０００１】
【産業上の利用分野】本発明は真空一貫リソグラフィー
に関する。
に関する。
【０００２】
【従来の技術】真空一貫プロセスは、結晶成長後，基板
を大気に晒さず真空中でパターン形成，加工，埋め込み
成長を行うもので、大気中での酸化，炭素付着等の汚染
を含まない、高品質な界面を得ることができる。真空一
貫リソグラフィーはこの中で特に加工や再成長のための
マスクパターン形成に関するものである。
を大気に晒さず真空中でパターン形成，加工，埋め込み
成長を行うもので、大気中での酸化，炭素付着等の汚染
を含まない、高品質な界面を得ることができる。真空一
貫リソグラフィーはこの中で特に加工や再成長のための
マスクパターン形成に関するものである。
【０００３】従来、加工や再成長のためのマスク作製
は、ＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏ
ｓｉｔｉｏｎ）法により基板にＳｉＯ2 やＳｉＮ膜を形
成し、フォトリソグラフィーによるレジストパターンを
エッチングによりこのＳｉＯ2やＳｉＮ膜に転写して行
われている。この場合基板表面は大気中での酸化，フォ
トリソグラフィー工程での炭素付着等の汚染を受ける。
は、ＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏ
ｓｉｔｉｏｎ）法により基板にＳｉＯ2 やＳｉＮ膜を形
成し、フォトリソグラフィーによるレジストパターンを
エッチングによりこのＳｉＯ2やＳｉＮ膜に転写して行
われている。この場合基板表面は大気中での酸化，フォ
トリソグラフィー工程での炭素付着等の汚染を受ける。
【０００４】これらの汚染の無い、真空一貫リソグラフ
ィーとしては、ＧａＡｓの酸化膜を利用した方法があ
る。これは結晶成長後、結晶基板を大気に晒すことなく
真空搬送路を通して表面処理装置に導入し結晶基板表面
に酸化膜を形成する。さらに真空搬送路を通して電子ビ
ーム露光装置に導入し任意のパターンに一定量以上の電
子ビームを照射し酸化膜の改質を行う。この結晶基板を
真空搬送路を通してドライエッチング装置に導入し、塩
素ガスエッチングを行うと、電子ビームで改質された部
分だけがエッチングされて、パターン形成が行われる。
またパターン形成後、結晶基板表面で残った酸化膜は加
熱により除去される。
ィーとしては、ＧａＡｓの酸化膜を利用した方法があ
る。これは結晶成長後、結晶基板を大気に晒すことなく
真空搬送路を通して表面処理装置に導入し結晶基板表面
に酸化膜を形成する。さらに真空搬送路を通して電子ビ
ーム露光装置に導入し任意のパターンに一定量以上の電
子ビームを照射し酸化膜の改質を行う。この結晶基板を
真空搬送路を通してドライエッチング装置に導入し、塩
素ガスエッチングを行うと、電子ビームで改質された部
分だけがエッチングされて、パターン形成が行われる。
またパターン形成後、結晶基板表面で残った酸化膜は加
熱により除去される。
【０００５】
【発明が解決しようとする課題】上記のリソグラフィー
方法では、形成されるマスク材が酸化膜であるため、ガ
スエッチングに於いては耐性を有するが、その他のプロ
セス、例えば反応性イオンビームエッチングや選択成長
などのマスクとしてはイオン衝撃や成長熱プロセスへの
耐性が不足し使用できない欠点を持つ。
方法では、形成されるマスク材が酸化膜であるため、ガ
スエッチングに於いては耐性を有するが、その他のプロ
セス、例えば反応性イオンビームエッチングや選択成長
などのマスクとしてはイオン衝撃や成長熱プロセスへの
耐性が不足し使用できない欠点を持つ。
【０００６】本発明は上記欠点を解消し、酸化や炭素付
着等の汚染を受けることなく耐衝撃性及び耐熱性の高い
マスクを形成することを目的としたものである。
着等の汚染を受けることなく耐衝撃性及び耐熱性の高い
マスクを形成することを目的としたものである。
【０００７】
【課題を解決するための手段】本発明は、半導体結晶基
板表面にＳｉ膜を形成する工程と、窒素雰囲気中でこの
Ｓｉ膜に電子ビームを照射することで、照射部にＳｉＮ
を形成する工程と、フッ素系ガスを用いて電子ビーム未
照射部のＳｉ膜をエッチングすることで、ＳｉＮのマス
クパターンを形成する工程とを有し、以上の全工程及び
前工程から次工程への移行を一貫して真空中で行うリソ
グラフィー方法である。
板表面にＳｉ膜を形成する工程と、窒素雰囲気中でこの
Ｓｉ膜に電子ビームを照射することで、照射部にＳｉＮ
を形成する工程と、フッ素系ガスを用いて電子ビーム未
照射部のＳｉ膜をエッチングすることで、ＳｉＮのマス
クパターンを形成する工程とを有し、以上の全工程及び
前工程から次工程への移行を一貫して真空中で行うリソ
グラフィー方法である。
【０００８】
【作用】窒素雰囲気での電子ビーム照射により作製され
るＳｉＮマスクはエッチングや選択成長などのさまざま
な製造プロセスに従来使用されていたものなので、真空
一貫プロセスへの適合性が高く、イオン衝撃や熱に対す
る耐性が高い。また、全ての工程及び前工程から次工程
への各工程間の移行は真空装置内で行われ、使用するガ
スも窒素とフッ素系ガスなので、酸化や炭素付着による
汚染が無いという真空一貫プロセスの特長も有する。
るＳｉＮマスクはエッチングや選択成長などのさまざま
な製造プロセスに従来使用されていたものなので、真空
一貫プロセスへの適合性が高く、イオン衝撃や熱に対す
る耐性が高い。また、全ての工程及び前工程から次工程
への各工程間の移行は真空装置内で行われ、使用するガ
スも窒素とフッ素系ガスなので、酸化や炭素付着による
汚染が無いという真空一貫プロセスの特長も有する。
【０００９】
【実施例】以下実施例を挙げて真空一貫リソグラフィー
方法を説明する。
方法を説明する。
【００１０】図１は真空一貫リソグラフィー方法を用い
て、ＧａＡｓ／ＡｌＧａＡｓ埋め込みヘテロ構造を作製
する方法を示した図である。
て、ＧａＡｓ／ＡｌＧａＡｓ埋め込みヘテロ構造を作製
する方法を示した図である。
【００１１】図２はこの実施例で使用した真空一貫プロ
セス装置のブロック図である。この装置は、図２に示す
ように、分子線エピタキシー装置２１と反応性イオンピ
ームエッチング装置２２と電子ビーム露光装置２３とか
ら成り、これら各装置２１，２２，２３は真空搬送路２
０を介して互いに接続している。
セス装置のブロック図である。この装置は、図２に示す
ように、分子線エピタキシー装置２１と反応性イオンピ
ームエッチング装置２２と電子ビーム露光装置２３とか
ら成り、これら各装置２１，２２，２３は真空搬送路２
０を介して互いに接続している。
【００１２】初めにｎ型ＧａＡｓ基板１１を分子線エピ
タキシー（ＭＢＥ）装置２１内に設置し、このＧａＡｓ
基板上に、キャリア濃度１×１０18ｃｍ-3、厚さ０．８
μｍのｎ型Ａｌ0.4 Ｇａ0.6 Ａｓ層（以下ＡｌＧａＡｓ
層と略記する）１２、厚さ０．２μｍのノンドープＧａ
Ａｓ層１３、キャリア濃度１×１０18ｃｍ-3、厚さ０．
８μｍのｐ型ＡｌＧａＡｓ層１４、キャリア濃度３×１
０18ｃｍ-3、厚さ０．３μｍのｐ型ＧａＡｓ層１５を順
次結晶成長してＧａＡｓ／ＡｌＧａＡｓダブルヘテロ構
造基板１を形成する（図１（ａ））。次に同じ装置内で
Ｓｉビーム（ビームフラックス１０-7Ｔｏｒｒ）を６０
秒照射し、図１（ｂ）に示すように、ＧａＡｓ／ＡｌＧ
ａＡｓダブルヘテロ構造基板上に厚さ３ｎｍのＳｉ膜２
を形成する。この基板を真空搬送路２０を通して分子線
エピタキシー装置２１から電子ビーム露光装置２３に移
し、図１（ｃ）に示すように、窒素雰囲気（１０-6Ｔｏ
ｒｒ）でＳｉ膜２に電子ビーム（ドーズ：１０18ｅｌｅ
ｃｔｒｏｎ／ｃｍ2 ）３を照射してＳｉ膜表面を改質
し、照射部にＳｉＮ４を形成する。この形成されたＳｉ
Ｎの厚さは数原子層である。次にこの基板を真空搬送路
２０を通して反応性イオンビームエッチング（ＲＩＢ
Ｅ）装置２２に導入し、ＳＦ6 プラズマにより室温、２
００Ｖ、１０-3Ｔｏｒｒの条件でエッチングを行う。こ
のときＳｉとＳｉＮのエッチング選択比は１０以上なの
で、図１（ｄ）に示すように、Ｓｉ膜はエッチングさ
れ、電子ビーム照射よるＳｉＮ形成部分がエッチングさ
れずに残りパターン５が形成される。さらに、同装置内
で、真空一貫リソグラフィーにより形成されたパターン
５をマスクとして塩素ＲＩＥＢでＡｌＧａＡｓ層１２に
達する深さまでメサエッチングを行い、図１（ｅ）に示
すように、メサ部６を形成する。次いで、この基板を真
空搬送路２０を通して再び分子線エピタキシー装置内に
導入し、メサ部６の両脇にキャリア濃度１×１０18ｃｍ
-3のｎ型ＡｌＧａＡｓ埋め込み層１６、キャリア濃度３
×１０18ｃｍ-3、厚さ０．３μｍのｎ型ＧａＡｓ層１７
を順次選択埋め込み成長すると、図１（ｆ）に示すＧａ
Ａｓ／ＡｌＧａＡｓ埋め込みヘテロ構造が作成される。
タキシー（ＭＢＥ）装置２１内に設置し、このＧａＡｓ
基板上に、キャリア濃度１×１０18ｃｍ-3、厚さ０．８
μｍのｎ型Ａｌ0.4 Ｇａ0.6 Ａｓ層（以下ＡｌＧａＡｓ
層と略記する）１２、厚さ０．２μｍのノンドープＧａ
Ａｓ層１３、キャリア濃度１×１０18ｃｍ-3、厚さ０．
８μｍのｐ型ＡｌＧａＡｓ層１４、キャリア濃度３×１
０18ｃｍ-3、厚さ０．３μｍのｐ型ＧａＡｓ層１５を順
次結晶成長してＧａＡｓ／ＡｌＧａＡｓダブルヘテロ構
造基板１を形成する（図１（ａ））。次に同じ装置内で
Ｓｉビーム（ビームフラックス１０-7Ｔｏｒｒ）を６０
秒照射し、図１（ｂ）に示すように、ＧａＡｓ／ＡｌＧ
ａＡｓダブルヘテロ構造基板上に厚さ３ｎｍのＳｉ膜２
を形成する。この基板を真空搬送路２０を通して分子線
エピタキシー装置２１から電子ビーム露光装置２３に移
し、図１（ｃ）に示すように、窒素雰囲気（１０-6Ｔｏ
ｒｒ）でＳｉ膜２に電子ビーム（ドーズ：１０18ｅｌｅ
ｃｔｒｏｎ／ｃｍ2 ）３を照射してＳｉ膜表面を改質
し、照射部にＳｉＮ４を形成する。この形成されたＳｉ
Ｎの厚さは数原子層である。次にこの基板を真空搬送路
２０を通して反応性イオンビームエッチング（ＲＩＢ
Ｅ）装置２２に導入し、ＳＦ6 プラズマにより室温、２
００Ｖ、１０-3Ｔｏｒｒの条件でエッチングを行う。こ
のときＳｉとＳｉＮのエッチング選択比は１０以上なの
で、図１（ｄ）に示すように、Ｓｉ膜はエッチングさ
れ、電子ビーム照射よるＳｉＮ形成部分がエッチングさ
れずに残りパターン５が形成される。さらに、同装置内
で、真空一貫リソグラフィーにより形成されたパターン
５をマスクとして塩素ＲＩＥＢでＡｌＧａＡｓ層１２に
達する深さまでメサエッチングを行い、図１（ｅ）に示
すように、メサ部６を形成する。次いで、この基板を真
空搬送路２０を通して再び分子線エピタキシー装置内に
導入し、メサ部６の両脇にキャリア濃度１×１０18ｃｍ
-3のｎ型ＡｌＧａＡｓ埋め込み層１６、キャリア濃度３
×１０18ｃｍ-3、厚さ０．３μｍのｎ型ＧａＡｓ層１７
を順次選択埋め込み成長すると、図１（ｆ）に示すＧａ
Ａｓ／ＡｌＧａＡｓ埋め込みヘテロ構造が作成される。
【００１３】
【発明の効果】以上説明したように、Ｓｉ膜への窒素雰
囲気中での電子ビーム照射により耐イオン衝撃性、耐熱
性の高いＳｉＮのマスクパターンを真空中で形成するこ
とが可能となり、ＳｉＮ形成前後の結晶成長、エッチン
グ等の加工、埋込み再成長とあわせた真空一貫プロセス
により、酸化や炭素等の汚染の無い結晶層が作製でき、
特性の良い半導体装置が実現できる。
囲気中での電子ビーム照射により耐イオン衝撃性、耐熱
性の高いＳｉＮのマスクパターンを真空中で形成するこ
とが可能となり、ＳｉＮ形成前後の結晶成長、エッチン
グ等の加工、埋込み再成長とあわせた真空一貫プロセス
により、酸化や炭素等の汚染の無い結晶層が作製でき、
特性の良い半導体装置が実現できる。
【図１】本発明の真空一貫リソグラフィーを用いてＡｌ
ＧａＡｓ／ＧａＡｓ／埋込みヘテロ構造を作成する方法
を示す。
ＧａＡｓ／ＧａＡｓ／埋込みヘテロ構造を作成する方法
を示す。
【図２】実施例で用いた真空一貫プロセス装置のブロッ
ク図。
ク図。
１ ＡｌＧａＡｓ／ＧａＡｓダブルヘテロ構造基板 ２ Ｓｉ膜 ３ 電子ビーム ４ ＳｉＮ ５ パターン ６ メサ部 ２０ 真空搬送路 ２１ 分子線エピタキシー装置（ＭＢＥ） ２２ 反応性イオンビームエッチング装置（ＲＩＢ
Ｅ） ２３ 電子ビーム露光装置
Ｅ） ２３ 電子ビーム露光装置
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/778 29/812
Claims (1)
- 【請求項１】 半導体結晶表面にＳｉ膜を形成する工程
と、窒素雰囲気中でこのＳｉ膜に電子ビームを照射する
ことで、照射部にＳｉＮを形成する工程と、フッ素系ガ
スを用いて電子ビーム未照射部のＳｉ膜をエッチングす
ることで、ＳｉＮのマスクパターンを形成する工程とを
少くとも具備し、以上の各工程及び前工程から次工程へ
の移行を一貫して全て真空中で行うことを特徴とする真
空一貫リソグラフィー方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16757693A JP2503890B2 (ja) | 1993-07-07 | 1993-07-07 | 真空一貫リソグラフィ―方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16757693A JP2503890B2 (ja) | 1993-07-07 | 1993-07-07 | 真空一貫リソグラフィ―方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0729883A JPH0729883A (ja) | 1995-01-31 |
| JP2503890B2 true JP2503890B2 (ja) | 1996-06-05 |
Family
ID=15852312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16757693A Expired - Lifetime JP2503890B2 (ja) | 1993-07-07 | 1993-07-07 | 真空一貫リソグラフィ―方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2503890B2 (ja) |
-
1993
- 1993-07-07 JP JP16757693A patent/JP2503890B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0729883A (ja) | 1995-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4994140A (en) | Method capable of forming a fine pattern without crystal defects | |
| Gamo | Nanofabrication by FIB | |
| KR940007443B1 (ko) | 디바이스 회로 제조 공정 | |
| JPH0799741B2 (ja) | 半導体デバイスの作成法 | |
| JP2004349597A (ja) | 電子ビーム微細加工方法 | |
| JP2503890B2 (ja) | 真空一貫リソグラフィ―方法 | |
| Harriott et al. | A focused ion beam vacuum lithography process compatible with gas source molecular beam epitaxy | |
| JP2500443B2 (ja) | 化合物半導体のドライエッチング方法 | |
| JP2694625B2 (ja) | 化合物半導体基体のエッチング方法および製造方法 | |
| JP2757642B2 (ja) | ドライエッチング方法 | |
| ISHIKAWA et al. | Electron Beam Lithography Using GaAs Oxidized Resist for GaAs/AlGaAs Ultrafine Structure Fabrication | |
| JPH05109670A (ja) | ドライエツチング方法 | |
| JP2858095B2 (ja) | 化合物半導体の微細埋込構造の形成方法 | |
| JP2891114B2 (ja) | 半導体のパターン形成方法 | |
| JP2647056B2 (ja) | 半導体のパターン形成方法 | |
| JP3272531B2 (ja) | 化合物半導体装置の製造方法 | |
| JPH02288333A (ja) | 化合物半導体のパターン形成方法 | |
| JP2883918B2 (ja) | 化合物半導体のパターン形成方法 | |
| JP2976530B2 (ja) | Ｉｉｉ／ｖ族化合物半導体のドライエッチング方法 | |
| JPH04303923A (ja) | 半導体の埋め込み選択成長法 | |
| JP2826972B2 (ja) | 化合物半導体の極微細パターン形成方法 | |
| JP2717165B2 (ja) | 化合物半導体の構造形成方法 | |
| JP2933328B2 (ja) | 量子細線ディバイス作製方法および量子細線ディバイス | |
| JPH05234968A (ja) | Ｉｉｉ−ｖ族化合物半導体のガスエッチング方法 | |
| JP2500441B2 (ja) | パタ―ン形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960206 |