JPS61292319A - 微細パタ−ン形成法 - Google Patents
微細パタ−ン形成法Info
- Publication number
- JPS61292319A JPS61292319A JP13298385A JP13298385A JPS61292319A JP S61292319 A JPS61292319 A JP S61292319A JP 13298385 A JP13298385 A JP 13298385A JP 13298385 A JP13298385 A JP 13298385A JP S61292319 A JPS61292319 A JP S61292319A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- pattern
- electron beam
- electrons
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electron Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体集積素子等の製造プロセスにおいて、
微細なパターンの加工に必要な微細パターン形成法に関
するものである。
微細なパターンの加工に必要な微細パターン形成法に関
するものである。
従来の技術
半導体集積素子の製造に用いられる微細パターンとくに
７μｍ以下のサブミクロン領域の微細パターン描画（露
光）技術に、電子ビーム露光法がある。このパターン描
画法では、加工基板上に塗布し念感エネルギー線材料（
レジストと呼ばれる）に電子ビームをパターン状に照射
し、適当な現像溶媒を用いて現像し、以後の基板加工に
必要なレジストパターンを形成する。
７μｍ以下のサブミクロン領域の微細パターン描画（露
光）技術に、電子ビーム露光法がある。このパターン描
画法では、加工基板上に塗布し念感エネルギー線材料（
レジストと呼ばれる）に電子ビームをパターン状に照射
し、適当な現像溶媒を用いて現像し、以後の基板加工に
必要なレジストパターンを形成する。
従来、レジスト層を露光する電子ビームでは加速電圧と
しては／ 、！ｔ ｋＶからｊ ＯｋＶが用いられてい
た。上記加速電圧領域の場合、入射電子の一部は実用的
に用いられるｏ、４μｍ −２μｍの膜厚のレジスト層
を透過し加工基板に達するため、電子は基板内で散乱し
、レジスト層の非照射領域に及ぶ。
しては／ 、！ｔ ｋＶからｊ ＯｋＶが用いられてい
た。上記加速電圧領域の場合、入射電子の一部は実用的
に用いられるｏ、４μｍ −２μｍの膜厚のレジスト層
を透過し加工基板に達するため、電子は基板内で散乱し
、レジスト層の非照射領域に及ぶ。
散乱電子の影輝け、２〜３μｍの範囲に及ぶためサブミ
クロン領域の微細パターン描画ではコントラストが低下
し、パターン線幅の制御性・高解像度化が困難となるだ
けでなくパターン寸法による露光量の補正が必須となっ
ていた。
クロン領域の微細パターン描画ではコントラストが低下
し、パターン線幅の制御性・高解像度化が困難となるだ
けでなくパターン寸法による露光量の補正が必須となっ
ていた。
更に、サブミクロン以下の超微細パターン形成には、ｊ
ＯｋＶ以上の高加速電圧（Ｄ、 Ｆ、 Ｋｙｓｅｒ
ａｎｄＯ，Ｈ，Ｔｉｎｇ ； Ｊ、 Ｖａｃ、
Ｓｃｉ、 Ｔｅｃｈｎｏｌ、、 ／Ａ （／り７
り）Ｉｐｐ／７！り〜／７６３）、とくに／ ００ ｋ
Ｖ程度がヨイという報告（Ｌ、 Ｄ、 Ｊａｃｋｅｌ、
几、 Ｅ、 Ｈｏｗａｒｄ＋ Ｐ、 Ｍ。
ＯｋＶ以上の高加速電圧（Ｄ、 Ｆ、 Ｋｙｓｅｒ
ａｎｄＯ，Ｈ，Ｔｉｎｇ ； Ｊ、 Ｖａｃ、
Ｓｃｉ、 Ｔｅｃｈｎｏｌ、、 ／Ａ （／り７
り）Ｉｐｐ／７！り〜／７６３）、とくに／ ００ ｋ
Ｖ程度がヨイという報告（Ｌ、 Ｄ、 Ｊａｃｋｅｌ、
几、 Ｅ、 Ｈｏｗａｒｄ＋ Ｐ、 Ｍ。
ＭａｎｋｉｅｗｉｃＬ Ｈ，Ｇ、 Ｇｒａｉｇｈ
ｅａｄ、 ａｎｄ 几、Ｗ、 Ｅｐｗｏｒｔｈ
１Ａｐｐｌ、 Ｐｈｙｓ、Ｌｅｔｔ、、 ｕｊ
（／りｒ４ｔ）ｐｐ＆り１ｒ−７００＞がある。しかし
この場合、ｔた電子ビームのエネルギーがレジスト層に
吸収される効率が低下し、照射量を多くする必要があシ
、加工基板内によシ深く高いエネルギーをもつ電子が侵
入するため、基板あるいは素子がダメージを受けやすく
なる。
ｅａｄ、 ａｎｄ 几、Ｗ、 Ｅｐｗｏｒｔｈ
１Ａｐｐｌ、 Ｐｈｙｓ、Ｌｅｔｔ、、 ｕｊ
（／りｒ４ｔ）ｐｐ＆り１ｒ−７００＞がある。しかし
この場合、ｔた電子ビームのエネルギーがレジスト層に
吸収される効率が低下し、照射量を多くする必要があシ
、加工基板内によシ深く高いエネルギーをもつ電子が侵
入するため、基板あるいは素子がダメージを受けやすく
なる。
このダメージの影響はパターン寸法が微細になる程大き
くなシ、ナノメータオーダの素子作製が困難になると予
想される。これに対し、、２ｋＶ（Ｙ。
くなシ、ナノメータオーダの素子作製が困難になると予
想される。これに対し、、２ｋＶ（Ｙ。
Ｗ、 Ｙａｕ＋ Ｒ，Ｆ、Ｗ、Ｐｅａｓｅ＋ Ａ
、 人、 ＩｒａｎｍａｎｅｓＬ ａｎｄ Ｋ
、Ｊ。
、 人、 ＩｒａｎｍａｎｅｓＬ ａｎｄ Ｋ
、Ｊ。
Ｐｏ１ａｓｋｏ ； Ｊ、 Ｖａｃ、 Ｓｃｉ、
Ｔｅｃｈｎｏｌ、、 ／９ （／りｒ／）ｐｐ１０
４！−♂−１０ｊ２） 、 ０．１ ｋＶ （１１，
Ｈｉｒａｏｋａ ； Ｊ。
Ｔｅｃｈｎｏｌ、、 ／９ （／りｒ／）ｐｐ１０
４！−♂−１０ｊ２） 、 ０．１ ｋＶ （１１，
Ｈｉｒａｏｋａ ； Ｊ。
Ｅｌｅｃｔｒｏｃｈｅｍ、 Ｓｏｃ、、 ／ ３ ／
（／りＪ’４ｎｐｐ−２７３！−λり４１−４／Ｌ）
の著しく低い加速電圧を用いた例もあるが、このような
低い電圧ではレジストの感度は大きく向上するが、■電
子ビームが外部の電気的・磁気的変化の影響をうけやす
い、■２ ｋＶでも００２μｍ以下のレジスト膜厚しか
露光できない、■電子ビームの輝度が低下し、十分に電
流をとシ出せない等の問題点があった。
（／りＪ’４ｎｐｐ−２７３！−λり４１−４／Ｌ）
の著しく低い加速電圧を用いた例もあるが、このような
低い電圧ではレジストの感度は大きく向上するが、■電
子ビームが外部の電気的・磁気的変化の影響をうけやす
い、■２ ｋＶでも００２μｍ以下のレジスト膜厚しか
露光できない、■電子ビームの輝度が低下し、十分に電
流をとシ出せない等の問題点があった。
発明が解決しようとする問題点
本発明は、電子ビームでレジスト材を露光して。
超微細パターンを形成する際の電子ビームの加速電圧を
最適化することによシ、上述の欠点を解決し次微細パタ
ーン形成法を提供することを目的としている。
最適化することによシ、上述の欠点を解決し次微細パタ
ーン形成法を提供することを目的としている。
問題点を解決するための手段
本発明は、電子ビーム露光で問題となる電子の後方散乱
をなくし、基板や素子等へのダメージもない最適加速電
圧として、５ｋＶ以上ｒ ｋＶ以下でパターン形成を行
なうことを最も主要な特徴とする。従来の電子ビーム露
光法では加速電圧が１０ｋＶ以上である点が異なる。
をなくし、基板や素子等へのダメージもない最適加速電
圧として、５ｋＶ以上ｒ ｋＶ以下でパターン形成を行
なうことを最も主要な特徴とする。従来の電子ビーム露
光法では加速電圧が１０ｋＶ以上である点が異なる。
作−玉
第１図は、本発明と従来の技術との差異を表わす図で／
はレジスト、２は加工基板である。加工基板であるシリ
コンウエノ１−上のポジ形の電子線レジストリフェニル
メタクリレートーメタクリル酸共重合体しジス）（／μ
ｍ膜）に、加速電圧をｊ＋ ｉ ７．ｆ、 タ、１０
．．２０ｋＶ（それぞれ第１図（ａｌ、 （ｂｌ、 （
ｃ）、 （ｄ）、（ｅ）、（ｆ）、（ｇ） ）と変えて
露光した場合のパターンである。上記加速電圧の場合レ
ジスト内への電子の侵入深さはそれぞれ約０．１／−７
，０，１，３，０，ｒ！、 ／、ＯＪ”、 ／、２
に−，１，Ｊ−。
はレジスト、２は加工基板である。加工基板であるシリ
コンウエノ１−上のポジ形の電子線レジストリフェニル
メタクリレートーメタクリル酸共重合体しジス）（／μ
ｍ膜）に、加速電圧をｊ＋ ｉ ７．ｆ、 タ、１０
．．２０ｋＶ（それぞれ第１図（ａｌ、 （ｂｌ、 （
ｃ）、 （ｄ）、（ｅ）、（ｆ）、（ｇ） ）と変えて
露光した場合のパターンである。上記加速電圧の場合レ
ジスト内への電子の侵入深さはそれぞれ約０．１／−７
，０，１，３，０，ｒ！、 ／、ＯＪ”、 ／、２
に−，１，Ｊ−。
１ＡＪ−μｍである。し念がってＩ８ｋＶよシ高い加速
電圧では電子の後方散乱の影響が顕著となってくる。
電圧では電子の後方散乱の影響が顕著となってくる。
このため第７図（ｅ）、 （ｆ）、 （ｇ）でパターン
底部が大きく広がってしまう。７ ｋＶ・ Ｊ’ｋＶで
も若干その影響がみられる。５ｋＶ、ＡｋＶでは電子の
侵入深さが浅いので後方散乱もなくパターン底部の広が
シもない。弘ｋＶ以下の場合は５ｋＶと同様のパターン
形状であるが深さは５ｋＶで０．３ｒμｍ、ＪｋＶでは
約０． ／ Ｊ″μｍ と非常に浅くなる。加速電圧を
高い方が外乱の影響をうけにくく、輝度も高くなるので
著しく低い電圧は不利である。通常用いられるレジスト
の膜厚はｏ、３〜４５μｍの範囲なので、基板まで電子
ｌＩ！を到達式せないようにするには、加速電圧を膜厚
に応じて、５ｋＶ−８ｋＶにするのが有効である。しか
しながら、この加速電圧では、・単層のレジストを基板
表面まで露光・現像することができない問題点がある。
底部が大きく広がってしまう。７ ｋＶ・ Ｊ’ｋＶで
も若干その影響がみられる。５ｋＶ、ＡｋＶでは電子の
侵入深さが浅いので後方散乱もなくパターン底部の広が
シもない。弘ｋＶ以下の場合は５ｋＶと同様のパターン
形状であるが深さは５ｋＶで０．３ｒμｍ、ＪｋＶでは
約０． ／ Ｊ″μｍ と非常に浅くなる。加速電圧を
高い方が外乱の影響をうけにくく、輝度も高くなるので
著しく低い電圧は不利である。通常用いられるレジスト
の膜厚はｏ、３〜４５μｍの範囲なので、基板まで電子
ｌＩ！を到達式せないようにするには、加速電圧を膜厚
に応じて、５ｋＶ−８ｋＶにするのが有効である。しか
しながら、この加速電圧では、・単層のレジストを基板
表面まで露光・現像することができない問題点がある。
これを解決する手法として、２層以上の多層レジストマ
スクするのが有効である。即ち、基板を加工するための
レジストマスクとなるレジスト層を下層に設け、この上
にパターン形成可能なレジスト層を上層に設ける２層レ
ジスト系、あるいはパターン形成可能な上層レジストと
下層レジストの間に、下層レジストをパターニングする
ための中間層を設ける３層レジスト系が提案されている
。２層レジスト系ではＳｉ・Ｇｅ、Ｓｎ等の無機物を含
有し、酸素ガスの反応性イオンエツチングに対する耐性
の高いレジスト材を上層に設けてこれをマスクに酸素ガ
スの反応性イオンエツチングにより下層レジストをパタ
ーン化するもので、３層レジストに比べて工程が少なく
、高解像度が得られる有利な系である。
スクするのが有効である。即ち、基板を加工するための
レジストマスクとなるレジスト層を下層に設け、この上
にパターン形成可能なレジスト層を上層に設ける２層レ
ジスト系、あるいはパターン形成可能な上層レジストと
下層レジストの間に、下層レジストをパターニングする
ための中間層を設ける３層レジスト系が提案されている
。２層レジスト系ではＳｉ・Ｇｅ、Ｓｎ等の無機物を含
有し、酸素ガスの反応性イオンエツチングに対する耐性
の高いレジスト材を上層に設けてこれをマスクに酸素ガ
スの反応性イオンエツチングにより下層レジストをパタ
ーン化するもので、３層レジストに比べて工程が少なく
、高解像度が得られる有利な系である。
電子線露光で多層レジストパターン化する際には、上層
レジストを薄くしても、厚い下層レジストがパターン化
できるため、上層レジストは通常Ｏ１≠μｍ以下、下層
レジストはＯ１弘μｍ以上の膜厚が用いられている。
レジストを薄くしても、厚い下層レジストがパターン化
できるため、上層レジストは通常Ｏ１≠μｍ以下、下層
レジストはＯ１弘μｍ以上の膜厚が用いられている。
この多層レジスト系を、５ｋＶ−ｔｋＶの加速電圧の電
子線露光に適用したところ、厚いレジストに完全なレジ
ストパターンを形成できた。得られたパターン巾はパタ
ーン密度によってほとんど変化がなく、基板からの後方
散乱がないことがわかった。この結果は、基板にまった
く電子線が侵入することなく、パターン形成ができるこ
とを示している。
子線露光に適用したところ、厚いレジストに完全なレジ
ストパターンを形成できた。得られたパターン巾はパタ
ーン密度によってほとんど変化がなく、基板からの後方
散乱がないことがわかった。この結果は、基板にまった
く電子線が侵入することなく、パターン形成ができるこ
とを示している。
実施例
以下、実施例によシ本発明をさらに一層具体的に説明す
る。
る。
第２図は本発明の第１の実施例を説明する図で／はレジ
スト、２は加工基板、３は有機膜である。
スト、２は加工基板、３は有機膜である。
加工基板であるシリコン基板上に有機膜としてノボラッ
ク樹脂を０．５３ｍスピンコードし２００℃で７時間ベ
ーキング、その後シリコーン系ネガ型レジスト（ＳＮ几
）ｋＯ，／ｌｔｍスピンコードする（第２図（ａ））。
ク樹脂を０．５３ｍスピンコードし２００℃で７時間ベ
ーキング、その後シリコーン系ネガ型レジスト（ＳＮ几
）ｋＯ，／ｌｔｍスピンコードする（第２図（ａ））。
ｊ ｋＶの加速電圧でレジストに０．３μｍピッチのグ
レーティング状に電子線を照射したのち現像を行いレジ
ストパターンを形成する（同図（ｂ））。レジスト・パ
ターンをマスクに酸素ガスを用いた反応性イオンエツチ
ング（０，几ＩＢ）で下の有機膜にパターン転写を行う
と、線幅０． ／μｍの微細なパターンが得られる（同
図（Ｃ））。このパターンをもとに以後の基板加工を行
う。Ｊ′ｋｖでの電子の侵入距離は約Ｏ１！μｍである
ので、レジス上層の下層の有機膜を０． Ｊ″μｍμｍ
程度ことで、電子の加工基板からの後方散乱の影響を受
けないのでパターン形成が容易である。上層レジスト及
び下層レジストの各膜厚に応じて加速電圧を５ｋＶから
８ｋＶの範囲で選択することで上記の例のように容易に
超微細パターンの形成ができる。
レーティング状に電子線を照射したのち現像を行いレジ
ストパターンを形成する（同図（ｂ））。レジスト・パ
ターンをマスクに酸素ガスを用いた反応性イオンエツチ
ング（０，几ＩＢ）で下の有機膜にパターン転写を行う
と、線幅０． ／μｍの微細なパターンが得られる（同
図（Ｃ））。このパターンをもとに以後の基板加工を行
う。Ｊ′ｋｖでの電子の侵入距離は約Ｏ１！μｍである
ので、レジス上層の下層の有機膜を０． Ｊ″μｍμｍ
程度ことで、電子の加工基板からの後方散乱の影響を受
けないのでパターン形成が容易である。上層レジスト及
び下層レジストの各膜厚に応じて加速電圧を５ｋＶから
８ｋＶの範囲で選択することで上記の例のように容易に
超微細パターンの形成ができる。
Ｃ実施例λ〕
シリコン基板にモリブデンをスパッタリングによシＡＪ
″μｍの膜厚に堆積した。この上にＡ２μｍの膜厚にＡ
Ｚ−７３ｒＯＪ （シプレー社）をスピンコードし、２
００’Ｃで７時間ベーキングした。この上にシリコン系
ネガ型レジスト（ＳＮ几） ｔ−０，３μｍの厚さにス
ピンコードした。このＳＮＲ層ＶＣＩｋＶの加速電圧の
熱電界放出型電子線からの電子線を０．７μｍパターン
、０．３μｍスペースの格子状に露光し、キシレンを用
いてＳＭＲ層を現像し念。このＳＮ８層をマスクとして
下層のｋｚ−／３３−ＯＪを酸素ガスの反応性イオンエ
ツチングでバターニングしたところ、高さ７．２μｍ、
巾０． ／μｍの超微細パターンが形成できた。一方、
比較のためモリブデンが堆積されていないシリコン基板
上でパターン描画を試みたところ、全く同一条件で０．
／ ｌ１ｒｎの超微細パターンが形成できた。このよ
うに、重厚子で電子線散乱能の大きいモリブデン層が堆
積していても、全く同一条件でパターン形成できること
から、ｒ ｋＶの電子線ではモリブデン層にまで電子が
侵入していないことを示している。
″μｍの膜厚に堆積した。この上にＡ２μｍの膜厚にＡ
Ｚ−７３ｒＯＪ （シプレー社）をスピンコードし、２
００’Ｃで７時間ベーキングした。この上にシリコン系
ネガ型レジスト（ＳＮ几） ｔ−０，３μｍの厚さにス
ピンコードした。このＳＮＲ層ＶＣＩｋＶの加速電圧の
熱電界放出型電子線からの電子線を０．７μｍパターン
、０．３μｍスペースの格子状に露光し、キシレンを用
いてＳＭＲ層を現像し念。このＳＮ８層をマスクとして
下層のｋｚ−／３３−ＯＪを酸素ガスの反応性イオンエ
ツチングでバターニングしたところ、高さ７．２μｍ、
巾０． ／μｍの超微細パターンが形成できた。一方、
比較のためモリブデンが堆積されていないシリコン基板
上でパターン描画を試みたところ、全く同一条件で０．
／ ｌ１ｒｎの超微細パターンが形成できた。このよ
うに、重厚子で電子線散乱能の大きいモリブデン層が堆
積していても、全く同一条件でパターン形成できること
から、ｒ ｋＶの電子線ではモリブデン層にまで電子が
侵入していないことを示している。
発明の詳細
な説明し念ように、加速電圧ｆｃｌ−ｋＶからｔｋＶと
し、レジスト層の下層の有機膜の膜厚を加速電圧に応じ
て適切に選ぶことによシ、入射電子は加工基板に到達す
ることなくパターン形成でき・るので、電子の後方散乱
による解像度の低下もなく、入射電子による基板・素子
へのダメージもなく容易に０． ／μｍ程度の超微細パ
ターン形成ができる利点があり、半導体集積回路等各種
デバイス作製に有効である。
し、レジスト層の下層の有機膜の膜厚を加速電圧に応じ
て適切に選ぶことによシ、入射電子は加工基板に到達す
ることなくパターン形成でき・るので、電子の後方散乱
による解像度の低下もなく、入射電子による基板・素子
へのダメージもなく容易に０． ／μｍ程度の超微細パ
ターン形成ができる利点があり、半導体集積回路等各種
デバイス作製に有効である。
第１図は、発明の特徴と従来技術、との差異を表わした
パターンの断面図、第２図は本発明装置を用いて形成し
た〔実施例／〕の超微細パターンのプロセス図である・ 図中、／はレジスト、コは加工基板、３は有機膜を示す
。 第７区 □−、／ レン′スト −３肩＠″瞠 （久） 〜ｌ〜３ （し） 育２岱Ｊ
パターンの断面図、第２図は本発明装置を用いて形成し
た〔実施例／〕の超微細パターンのプロセス図である・ 図中、／はレジスト、コは加工基板、３は有機膜を示す
。 第７区 □−、／ レン′スト −３肩＠″瞠 （久） 〜ｌ〜３ （し） 育２岱Ｊ
Claims (1)
- 【特許請求の範囲】 １、電子ビームを用いてレジスト材を露光する工程を含
む微細パターン形成法において、該電子ビームの加速電
圧が５ｋＶから８ｋＶの範囲で動作させることを特徴と
する微細パターン形成法。 ２、加速電圧５ｋＶから８ｋＶの電子ビームを用いて露
光するレジスト材が、少なくとも２層以上の多層構成か
ら成り、その上層レジストが０．４μｍ以下の膜厚であ
ることを特徴とする特許請求範囲第１項の微細パターン
形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13298385A JPS61292319A (ja) | 1985-06-20 | 1985-06-20 | 微細パタ−ン形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13298385A JPS61292319A (ja) | 1985-06-20 | 1985-06-20 | 微細パタ−ン形成法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61292319A true JPS61292319A (ja) | 1986-12-23 |
Family
ID=15094041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13298385A Pending JPS61292319A (ja) | 1985-06-20 | 1985-06-20 | 微細パタ−ン形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61292319A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5607801A (en) * | 1993-12-14 | 1997-03-04 | Nec Corporation | Direct patterning method of resist film using electron beam |
| WO2011024315A1 (ja) * | 2009-08-31 | 2011-03-03 | 株式会社東芝 | 電子線描画用基板 |
-
1985
- 1985-06-20 JP JP13298385A patent/JPS61292319A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5607801A (en) * | 1993-12-14 | 1997-03-04 | Nec Corporation | Direct patterning method of resist film using electron beam |
| WO2011024315A1 (ja) * | 2009-08-31 | 2011-03-03 | 株式会社東芝 | 電子線描画用基板 |
| JPWO2011024315A1 (ja) * | 2009-08-31 | 2013-01-24 | 株式会社東芝 | 電子線描画用基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Van der Gaag et al. | Microfabrication below 10 nm | |
| JPS60124940A (ja) | 乾式ポジテイブ・ト−ンの微小パタ−ン形成方法 | |
| US4529686A (en) | Method for the manufacture of extremely fine structures | |
| Tanenbaum et al. | High resolution electron beam lithography using ZEP‐520 and KRS resists at low voltage | |
| JP2532589B2 (ja) | 微細パタ―ン形成方法 | |
| US6972417B2 (en) | Apparatus and methods for patterning a reticle blank by electron-beam inscription with reduced exposure of the reticle blank by backscattered electrons | |
| US4101782A (en) | Process for making patterns in resist and for making ion absorption masks useful therewith | |
| JPS61292319A (ja) | 微細パタ−ン形成法 | |
| US7939247B2 (en) | Process of patterning small scale devices | |
| US5086013A (en) | Method for fine patterning | |
| JPS58124230A (ja) | 微細パタ−ン形成方法 | |
| JPS57128031A (en) | Exposure mask | |
| JP3408990B2 (ja) | 投影リソグラフィ用薄膜マスク | |
| JPH03129349A (ja) | フォトマスクの製法 | |
| Yoshizawa et al. | Comparative study of resolution limiting factors in electron beam lithography using the edge roughness evaluation method | |
| JP2676746B2 (ja) | 微細パターンの形成方法 | |
| JP2014053536A (ja) | パターン形成方法 | |
| JPS6358446A (ja) | パタ−ン形成方法 | |
| US4368215A (en) | High resolution masking process for minimizing scattering and lateral deflection in collimated ion beams | |
| JPS5934632A (ja) | Ｘ線マスクの製造方法 | |
| JPH0330313A (ja) | 微細パターン形成方法 | |
| JPH0357610B2 (ja) | ||
| JPS58153326A (ja) | Ｘ線リソグラフイ用マスク | |
| JPS6055338A (ja) | Ｘ線露光方法 | |
| JPH01304457A (ja) | パターン形成方法 |