JPH06209018A - 微細ゲート電極の形成方法 - Google Patents
微細ゲート電極の形成方法Info
- Publication number
- JPH06209018A JPH06209018A JP299693A JP299693A JPH06209018A JP H06209018 A JPH06209018 A JP H06209018A JP 299693 A JP299693 A JP 299693A JP 299693 A JP299693 A JP 299693A JP H06209018 A JPH06209018 A JP H06209018A
- Authority
- JP
- Japan
- Prior art keywords
- electrode material
- gate electrode
- gate
- insulating film
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】リソグラフィの最小開口寸法限界より微細のゲ
ート長のゲート電極の形成方法を提供する。 【構成】ゲート領域が開口された絶縁膜３を形成した
後、ゲート領域上に高融点金属からなる第１のゲート電
極材４、引き続いて金からなる第２の電極材５によるＴ
型ゲート電極を形成した後、次に該絶縁膜を除去したの
ち、フッ素を含むガスを用いた等方性のドライエッチン
グ法で第２の電極材下の第１のゲート電極材４を一部除
去し、微細のゲート長を形成する事を特徴としている。
ート長のゲート電極の形成方法を提供する。 【構成】ゲート領域が開口された絶縁膜３を形成した
後、ゲート領域上に高融点金属からなる第１のゲート電
極材４、引き続いて金からなる第２の電極材５によるＴ
型ゲート電極を形成した後、次に該絶縁膜を除去したの
ち、フッ素を含むガスを用いた等方性のドライエッチン
グ法で第２の電極材下の第１のゲート電極材４を一部除
去し、微細のゲート長を形成する事を特徴としている。
Description
【０００１】
【産業上の利用分野】本発明は微細ゲート電極の形成方
法に関し、特に高融点金属と金による２層電極材を用い
た微細ゲート電極の形成方法に関する。
法に関し、特に高融点金属と金による２層電極材を用い
た微細ゲート電極の形成方法に関する。
【０００２】
【従来の技術】化合物半導体は、移動度が高いなどの理
由により高速動作が可能なため、マイクロ波用増幅器や
高速デジタルＩＣ等の高周波の領域で主に用いられてい
る。以下、ここでは化合物半導体を用いた電界効果トラ
ンジスタ（以下ＦＥＴと記す）を用いて説明する。
由により高速動作が可能なため、マイクロ波用増幅器や
高速デジタルＩＣ等の高周波の領域で主に用いられてい
る。以下、ここでは化合物半導体を用いた電界効果トラ
ンジスタ（以下ＦＥＴと記す）を用いて説明する。
【０００３】図３は従来技術によるＦＥＴの製造方法を
説明するため工程順に示した素子の断面図である。この
図において、１はＧａＡｓからなる半絶縁性基板、２は
ｎ層、３は例えばＳｉＯ2 からなる絶縁膜、４は例えば
ＷＳｉからなる第１のゲート電極材、５はＡｕからなる
第２のゲート電極材、６はレジスト、７はソース電極、
８はドレイン電極である。
説明するため工程順に示した素子の断面図である。この
図において、１はＧａＡｓからなる半絶縁性基板、２は
ｎ層、３は例えばＳｉＯ2 からなる絶縁膜、４は例えば
ＷＳｉからなる第１のゲート電極材、５はＡｕからなる
第２のゲート電極材、６はレジスト、７はソース電極、
８はドレイン電極である。
【０００４】まず、図３（ａ）に示すように半絶縁性Ｇ
ａＡｓ基板１の表面に例えばＭＢＥ法でｎ層２を形成し
た後、例えばＳｉＯ2 からなる絶縁膜４を用い、ゲート
領域を開口したパターンを形成する。
ａＡｓ基板１の表面に例えばＭＢＥ法でｎ層２を形成し
た後、例えばＳｉＯ2 からなる絶縁膜４を用い、ゲート
領域を開口したパターンを形成する。
【０００５】次に、図３（ｂ）に示すように、第１の電
極材、引き続いて、第２の電極材を例えばスパッタ法を
用いてウェーハ上に形成する。
極材、引き続いて、第２の電極材を例えばスパッタ法を
用いてウェーハ上に形成する。
【０００６】次に、図３（ｃ）に示すように、ゲート領
域及びその近傍の絶縁膜上にＴ型ゲート領域が形成され
るようにレジスト６をマスクとして不要の前記電極材を
エッチング除去する。
域及びその近傍の絶縁膜上にＴ型ゲート領域が形成され
るようにレジスト６をマスクとして不要の前記電極材を
エッチング除去する。
【０００７】最後に、図３（ｄ）に示すように、ソース
電極６、ドレイン電極７をｎ層上に形成することによ
り、電界効果トランジスタの製造が完成する。
電極６、ドレイン電極７をｎ層上に形成することによ
り、電界効果トランジスタの製造が完成する。
【０００８】
【発明が解決しようとする課題】しかしながら、この様
な従来のＦＥＴの製造方法にあっては、ゲート長は図３
（ａ）のゲート領域開口時におけるＳｉＯ2 間の寸法に
よって決定され、この寸法は例えばステッパによると、
現状では約０．５μｍ程度が限界となる。また微細寸法
形成方法として、ＥＢ（電子ビーム露光）法があるがこ
の場合、スループットに問題があり、量産性を考えた場
合、容易には適用できないという問題があった。
な従来のＦＥＴの製造方法にあっては、ゲート長は図３
（ａ）のゲート領域開口時におけるＳｉＯ2 間の寸法に
よって決定され、この寸法は例えばステッパによると、
現状では約０．５μｍ程度が限界となる。また微細寸法
形成方法として、ＥＢ（電子ビーム露光）法があるがこ
の場合、スループットに問題があり、量産性を考えた場
合、容易には適用できないという問題があった。
【０００９】そこで、本発明の目的は従来の欠点を除去
し、ステッパの最小開口寸法限界より微細のゲート長を
有するゲート電極の形成方法を提供するものである。
し、ステッパの最小開口寸法限界より微細のゲート長を
有するゲート電極の形成方法を提供するものである。
【００１０】
【課題を解決するための手段】本発明の微細ゲート電極
の形成方法は、上記目的達成のため、半導体動作層上に
絶縁膜を全面に形成し、ゲート領域の該絶縁膜を開口し
た後、高融点金属からなる第１のゲート電極材、引き続
いて金からなる第２の電極材を全面に形成した後、ゲー
ト領域及びその近傍の絶縁膜上にＴ型ゲート電極が形成
されるようにレジストをマスクとして不要の前記電極材
をエッチング除去し、次に該レジスト及び絶縁膜を除去
したのち、フッ素を含むガスを用いた等方性のドライエ
ッチング法で第２の電極材下の第１のゲート電極材を一
部除去し、微細のゲート長を形成する事を特徴としてい
る。
の形成方法は、上記目的達成のため、半導体動作層上に
絶縁膜を全面に形成し、ゲート領域の該絶縁膜を開口し
た後、高融点金属からなる第１のゲート電極材、引き続
いて金からなる第２の電極材を全面に形成した後、ゲー
ト領域及びその近傍の絶縁膜上にＴ型ゲート電極が形成
されるようにレジストをマスクとして不要の前記電極材
をエッチング除去し、次に該レジスト及び絶縁膜を除去
したのち、フッ素を含むガスを用いた等方性のドライエ
ッチング法で第２の電極材下の第１のゲート電極材を一
部除去し、微細のゲート長を形成する事を特徴としてい
る。
【００１１】
【実施例】以下本発明について、図面を参照して説明す
る。図１は本発明の一実施例を説明するためにＦＥＴの
断面図を工程順に示したものである。
る。図１は本発明の一実施例を説明するためにＦＥＴの
断面図を工程順に示したものである。
【００１２】先ず図１（ａ）に示すように半絶縁性Ｇａ
Ａｓ基板１上にＭＢＥ法で厚さ２００ｎｍ、Ｓｉ濃度１
×１０17ｃｍ-3のｎ層２を成長した後、厚さ０．３μｍ
のＳｉＯ2 からなる絶縁膜３を形成し、ステッパー（図
示しない）により形成されたレジストをマスクにして異
方性ドライエッチングを行いゲート領域を開口したパタ
ーンを形成する。この時のゲート開口幅はステッパの解
像度の限界値として０．５μｍとした。
Ａｓ基板１上にＭＢＥ法で厚さ２００ｎｍ、Ｓｉ濃度１
×１０17ｃｍ-3のｎ層２を成長した後、厚さ０．３μｍ
のＳｉＯ2 からなる絶縁膜３を形成し、ステッパー（図
示しない）により形成されたレジストをマスクにして異
方性ドライエッチングを行いゲート領域を開口したパタ
ーンを形成する。この時のゲート開口幅はステッパの解
像度の限界値として０．５μｍとした。
【００１３】次に図１（ｂ）に示すように、第１のゲー
ト電極材として、例えばＷＳｉ４をｎ層上に１００ｎｍ
全面にスパッタ堆積する。引き続き、第２のゲート電極
材としてＡｕをＷＳｉ上に３００ｎｍスパッタ堆積す
る。
ト電極材として、例えばＷＳｉ４をｎ層上に１００ｎｍ
全面にスパッタ堆積する。引き続き、第２のゲート電極
材としてＡｕをＷＳｉ上に３００ｎｍスパッタ堆積す
る。
【００１４】次に図１（ｃ）に示すように、ゲート領域
及びその近傍の絶縁膜上にＴ型ゲート電極が形成される
ようにレジスト６をマスクとして不要の前記電極材をイ
オンミリング法を用いて除去する。
及びその近傍の絶縁膜上にＴ型ゲート電極が形成される
ようにレジスト６をマスクとして不要の前記電極材をイ
オンミリング法を用いて除去する。
【００１５】次に図１（ｄ）に示すように、レジスト
６、ＳｉＯ2 ３を除去した後、ＳＦ6を用いた等方性ド
ライエッチングにより、Ａｕ電極下のＷＳｉを除去し、
Ａｕ電極底面下のみにＷＳｉを残置せしめる。この時図
２に示すように、ＷＳｉ膜は柱状に成長しており、領域
ＡとＢとではＷとＳｉの組性比が異なり、ＳｉＯ2 側面
に形成された領域ＢのＷＳｉ膜は領域ＡのＷＳｉ膜に比
べエッチングレートが速い事が分かった。従って、領域
ＡのＷＳｉのみ残置する事はエッチングレートの相違か
ら容易に行う事が出来、従ってゲート長の制御性、再現
性に問題がない。最後に、再び、図１（ｄ）に戻るが、
ソース電極６、ドレイン電極７をｎ層上に形成すること
により、電界効果トランジスタの製造が完成する。
６、ＳｉＯ2 ３を除去した後、ＳＦ6を用いた等方性ド
ライエッチングにより、Ａｕ電極下のＷＳｉを除去し、
Ａｕ電極底面下のみにＷＳｉを残置せしめる。この時図
２に示すように、ＷＳｉ膜は柱状に成長しており、領域
ＡとＢとではＷとＳｉの組性比が異なり、ＳｉＯ2 側面
に形成された領域ＢのＷＳｉ膜は領域ＡのＷＳｉ膜に比
べエッチングレートが速い事が分かった。従って、領域
ＡのＷＳｉのみ残置する事はエッチングレートの相違か
ら容易に行う事が出来、従ってゲート長の制御性、再現
性に問題がない。最後に、再び、図１（ｄ）に戻るが、
ソース電極６、ドレイン電極７をｎ層上に形成すること
により、電界効果トランジスタの製造が完成する。
【００１６】本発明により、ここではゲート長０．３μ
ｍのＦＥＴを製造する事が可能となり、高性能化を達成
する事が出来た。
ｍのＦＥＴを製造する事が可能となり、高性能化を達成
する事が出来た。
【００１７】以上の実施例はＡｕ／ＷＳｉのゲート電極
構造であったが、高融点金属として蒸着法で形成できる
Ｗ（タングステン）を用いたＡｕ／Ｗ構造が第２の実施
例として、さらに又、高融点金属としてＷＳｉＮ（スパ
ッタ法）を用いたＡｕ／ＷＳｉＮ構造が第３の実施例と
してあげられる。
構造であったが、高融点金属として蒸着法で形成できる
Ｗ（タングステン）を用いたＡｕ／Ｗ構造が第２の実施
例として、さらに又、高融点金属としてＷＳｉＮ（スパ
ッタ法）を用いたＡｕ／ＷＳｉＮ構造が第３の実施例と
してあげられる。
【００１８】なお以上の実施例はＧａＡｓＭＥＳＦＥＴ
の場合であったが、ヘテロ接合ＦＥＴの場合、また他の
半導体を用いた場合にも適用される。又高融点金属のエ
ッチングガスとしてＳＦ6 ガスを用いたが、さらに、ゲ
ート電極の高信頼度化のためにＣＦ4 ガスを用いてもよ
い。又、Ａｕと高融点金属の間に、ＴｉやＰｔ等のバイ
ア層を挿入してもよい。
の場合であったが、ヘテロ接合ＦＥＴの場合、また他の
半導体を用いた場合にも適用される。又高融点金属のエ
ッチングガスとしてＳＦ6 ガスを用いたが、さらに、ゲ
ート電極の高信頼度化のためにＣＦ4 ガスを用いてもよ
い。又、Ａｕと高融点金属の間に、ＴｉやＰｔ等のバイ
ア層を挿入してもよい。
【００１９】
【発明の効果】以上説明したように、本発明では、リソ
グラフィの限界より小さい寸法を有するゲート電極を形
成でき、しかもＳｉＯ2 側面に形成された高融点金属が
速いエッチングレートで除去されるため制御性良く、ゲ
ート電極を形成する事が出来る。
グラフィの限界より小さい寸法を有するゲート電極を形
成でき、しかもＳｉＯ2 側面に形成された高融点金属が
速いエッチングレートで除去されるため制御性良く、ゲ
ート電極を形成する事が出来る。
【図１】本発明の一実施例を説明するために工程順に示
した断面図である。
した断面図である。
【図２】本発明の一実施例を説明するために柱状に成長
された高融点金属膜の形状を示す断面図である。
された高融点金属膜の形状を示す断面図である。
【図３】従来構造のＦＥＴの製造方法を説明するために
工程順に示した断面図である。
工程順に示した断面図である。
１ 半絶縁性ＧａＡｓ基板 ２ ｎ−ＧａＡｓ層 ３ ゲート電極 ３ 絶縁膜 ４ 第１のゲート電極材 ５ 第２のゲート電極材 ６ レジスト ７ ソース電極 ８ ドレイン電極
Claims (3)
- 【請求項１】 半導体動作層上に絶縁膜を全面に形成
し、ゲート領域の該絶縁膜を開口した後、高融点金属か
らなる第１のゲート電極材、引き続いて金からなる第２
の電極材、を全面に形成した後、ゲート領域及びその近
傍の絶縁膜上にＴ型ゲート電極が形成されるようにパタ
ーニングされたレジストをマスクとして不要の前記電極
材をエッチング除去し、次に該レジスト及び絶縁膜を除
去したのち、フッ素を含むガスを用いた等方性のドライ
エッチング法で第２の電極材下の第１のゲート電極材を
一部除去することを特徴とする微細ゲート電極の形成方
法。 - 【請求項２】 前記高融点金属からなる第１の電極材と
して、ＷＳｉ、蒸着法によるＷ、スパッタ法によるＷＳ
ｉＮを用いることを特徴とする請求項１記載の微細ゲー
ト電極の形成方法。 - 【請求項３】 高融点金属の第１電極材のエッチングガ
スとしてＳＦ6 又はＣＦ4 ガスを用いることを特徴とす
る請求項１又は請求項２記載の微細ゲート電極の形成方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05002996A JP3092370B2 (ja) | 1993-01-12 | 1993-01-12 | 微細ゲート電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05002996A JP3092370B2 (ja) | 1993-01-12 | 1993-01-12 | 微細ゲート電極の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06209018A true JPH06209018A (ja) | 1994-07-26 |
| JP3092370B2 JP3092370B2 (ja) | 2000-09-25 |
Family
ID=11544996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05002996A Expired - Fee Related JP3092370B2 (ja) | 1993-01-12 | 1993-01-12 | 微細ゲート電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3092370B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5907177A (en) * | 1995-03-14 | 1999-05-25 | Matsushita Electric Industrial Co.,Ltd. | Semiconductor device having a tapered gate electrode |
| US9209266B2 (en) | 2012-01-19 | 2015-12-08 | Electronics And Telecommunications Research Institute | High electron mobility transistor and manufacturing method thereof |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4428179B2 (ja) | 2004-09-27 | 2010-03-10 | セイコーエプソン株式会社 | 被記録材案内装置 |
| JP6044170B2 (ja) * | 2012-08-10 | 2016-12-14 | セイコーエプソン株式会社 | 記録装置 |
-
1993
- 1993-01-12 JP JP05002996A patent/JP3092370B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5907177A (en) * | 1995-03-14 | 1999-05-25 | Matsushita Electric Industrial Co.,Ltd. | Semiconductor device having a tapered gate electrode |
| US9209266B2 (en) | 2012-01-19 | 2015-12-08 | Electronics And Telecommunications Research Institute | High electron mobility transistor and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3092370B2 (ja) | 2000-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2726219B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS6142916A (ja) | 半導体デバイスの作成法 | |
| JP4838171B2 (ja) | 高電子移動度トランジスタのｔ−ゲート形成方法 | |
| JP3092370B2 (ja) | 微細ゲート電極の形成方法 | |
| JP2870579B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP2776053B2 (ja) | 半導体装置の製造方法 | |
| JPH08139103A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2658884B2 (ja) | 半導体装置の製造方法 | |
| JPH0684950A (ja) | 電界効果トランジスタの製造方法 | |
| JP2657950B2 (ja) | ゲート電極の形成方法 | |
| JPH05291300A (ja) | 半導体装置の製造方法 | |
| JP3217714B2 (ja) | 電界効果トランジスタのゲート形成方法 | |
| JPS6246577A (ja) | 半導体装置の製造方法 | |
| JPS616870A (ja) | 電界効果トランジスタの製造方法 | |
| JP2803112B2 (ja) | 半導体装置の製造方法 | |
| JP2550495B2 (ja) | 半導体装置の製造方法 | |
| JPH0997801A (ja) | 半導体装置の製造方法 | |
| JPS6161550B2 (ja) | ||
| KR19980014634A (ko) | 티(t)-형 게이트 제조 방법 | |
| JPH0645293A (ja) | ゲート電極の形成方法 | |
| JPH0684951A (ja) | 半導体装置の製造方法 | |
| JPH09102507A (ja) | 半導体装置の製造方法 | |
| JPH05326564A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPS62195146A (ja) | 半導体装置の製造方法 | |
| JPH07263464A (ja) | 半導体集積回路の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000627 |
|
| LAPS | Cancellation because of no payment of annual fees |