JP2789742B2 - 成膜装置及び成膜方法 - Google Patents

成膜装置及び成膜方法

Info

Publication number
JP2789742B2
JP2789742B2 JP31665289A JP31665289A JP2789742B2 JP 2789742 B2 JP2789742 B2 JP 2789742B2 JP 31665289 A JP31665289 A JP 31665289A JP 31665289 A JP31665289 A JP 31665289A JP 2789742 B2 JP2789742 B2 JP 2789742B2
Authority
JP
Japan
Prior art keywords
substrate
pattern
mask
film
film forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP31665289A
Other languages
English (en)
Other versions
JPH03177573A (ja
Inventor
祐子 樋浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP31665289A priority Critical patent/JP2789742B2/ja
Publication of JPH03177573A publication Critical patent/JPH03177573A/ja
Application granted granted Critical
Publication of JP2789742B2 publication Critical patent/JP2789742B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は成膜装置と成膜方法に関するものである。
〔従来の技術〕 パターン化された薄膜の上を一様に別な材料の薄膜が
覆う構造を作製する場合、これまではまず、一括成膜に
より全面薄膜を形成し、次いでフォトリソグラフィ、エ
ッチング工程によりパターン化した一括成膜で全面を薄
膜で覆うプロセスが必要であった。この方法は多工程で
ある上、レジスタ塗布、剥離作業で、デバイスに損傷を
与えることがしばしばある。この成膜方法の工程を短縮
したものとしては原料ガス雰囲気でレーザ光のパターン
転写により、基板上にパターン薄膜を直接形成し、その
後別の材料を一括成膜する方法が提案されている(例え
ば樋浦ら1988年秋期応用物理学会学術講演会公演予稿集
534頁)。しかしこの方法の前段のパターン転写工程に
おいて原料のガスの光化学分解による成膜を利用する場
合は気相反応生成物のパターン周辺への降り積もりが避
けられず、パターンが不鮮明になりがちである。この欠
点を改善する方法としてパターンマスクを基板上に載せ
た状態で光化学反応による成膜を行う方式が田中らによ
って1986年春期応用物理学会学術講演会公演予稿集491
頁に報告されている。この方法ではパターン転写に比べ
てパターン周辺への降り積もりは軽減できる。しかしマ
スクと基板とを密着させたままでは後段の基板全面での
一括成膜はできないので、基板を反応容器から取り出し
て、パターンマスクを基板からはずし、その後基板を反
応容器中へ戻して、一括成膜を行う必要がある。このた
め、例えばTFT(Thin Film Transistor)形成時の半導
体層とゲート絶縁膜の成膜のように、界面の清浄さを保
つさめに同一反応容器内で連続して成膜を行いたい用途
にはこの最後の方法でも適用できない、という問題を生
ずる。
〔発明が解決しようとする課題〕
このように従来の成膜装置では鮮明なパターンとこれ
を覆う薄膜とを真空一貫プロセスで形成することはでき
ない。
本発明の目的はこのような従来装置の問題点を解決し
た成膜装置及び成膜方法を得ることにある。
〔課題を解決するための手段〕
本発明は上記の従来技術の問題点を解決するために、
反応チャンバ内に、少くとも基板を装着し得る電磁石
と、前記電磁石への通電を制御するための電気回路で基
板からの高さを変え得る機構により、前記基板の上部に
保持された磁性材料を含むパターンマスクとを具備する
ことを特徴とする成膜装置を用いるという手段をとっ
た。
また本発明は基板を電磁石上に装着し、前記基板の上
部に保持した磁性材料を含むパターンマスクを前記電磁
石を通電することによって前記基板に密着して第1の薄
膜を形成し、通電を遮断して第2の薄膜を形成すること
を特徴とした成膜方法をとるという手段をとった。
〔作用〕
パターンマスクを基板の上部に置き、光を照射するプ
ロキシミティ方式では、パターンマスクと基板が離れる
に従い、回折の影響が大きくなる。そのため露光領域が
パターン形成所望部分の周辺にも広がる。従ってマスク
を基板と密着、もしくは十分近接させる場合と、大きく
離す場合との二つに分けることによって、パターン照射
とパターンのない一括照射との両方を連続して行なうこ
とができる。このために、マスクの材質を磁性体に選
び、電磁石にこのマスクを吸引させる力を利用する。ま
ず磁性体を含む材料でできたマスクを一定の間隔を隔て
て基板と向かい合わせるためバネで保持する。次に、基
板を載せた電磁石に適当な電流を通じると、電磁石にマ
スクが吸引され、マスクと基板が接触する。このような
状態で原料ガスを流し、光を照射すれば、マスクと同一
パターンの基板部にのみ成膜が生じる。また、電流を遮
断すればマスクの基板への密着は解かれ、バネは平衡状
態にもどるのでマスクは基板から離される。このとき基
板に照射される光はパターンを形成せず、ほぼ一様な照
射となるので先に形成したパターンを覆う一括成膜が可
能となる。またマスクを開放した状態では原料ガスの基
板への供給状態も均一になるので、原料ガスの加熱分解
を利用して、一括成膜を行うことも可能となる。パター
ン形成に光を用いず、パターンマスクを基板上に直接置
いて気化した薄膜材料をこれに衝突させる、蒸着、ある
いはスパッタ方式を用いても、パターンマスクの密着、
解放操作で同様の効果を利用することができる。この場
合も、一括成膜の方法は、原料ガスの光化学分解でも、
加熱分解でも構わない。
本発明はこれらの効果を利用して、マスクの基板への
密着・解放操作のみでパターン薄膜とこれを覆う薄膜と
を真空一貫で形成するものである。本発明においてはフ
ォトリソグラフィを一切必要としないので、工程が少な
くてすみ、レジスト剥離作業でデバイスに損傷を与える
こともない。またパターン光を転写する方式では避け難
いパターン周辺の降り積もりもほとんど生じない。
〔実施例〕
以下レーザCVDによる薄膜トランジスタ(TFT)マトリ
ックスの形成に本発明装置を適用した実施例を図面を参
照して詳細に説明する。
第1図はパターン薄膜と一括成膜の両方に、光化学反
応を利用する場合の装置の模式図である。ArFレーザ1
の出射光は石英窓2、ばね4で石英基板4から数mm離し
た位置に保持されたNi製パターンマスク3を通してCVD
チャンバ9内の基板サセプタ6に固定された石英基板5
に照射する。Ni製パターンマスクには100μmピッチで2
0μm□のスリットが切られている。石英基板5には既
にドレイン、ソース電極が形成されている。最初に半導
体層を形成するためにスイッチ8を入れてコイル7を通
電しNi製パターンマスク3を基板5に密着させ、ガス供
給系10よりジシランガス(Si2H6)をCVDチャンバ内に導
入する。ジシランガスをレーザ光で光化学分解すること
によって、非晶質水素化シリコン(a−Si)薄膜パター
ンを石英基板上に形成する。続いてスイッチ8を切り、
Ni製パターンマスク3を石英基板5から離して、ジシラ
ンガスに加えてN2Oガスをも、ガス供給系10から導入
し、これらのガスを引き続いて光化学分解することによ
って、a−Siパターン薄膜のマトリックス上をSiO2膜で
覆った構造を真空一貫プロセスで形成することが出来
る。
SiO2膜の形成はジシランガスとN2Oガスの熱分解を利
用して形成してもよい。この場合は基板サセプタ6を65
0℃程度に加熱する必要があるので、第2図(a)に示
すような装置で赤外ランプ11を点灯する。基板の加熱方
法は必ずしも赤外ランプでなくともよい。基板サセプタ
6にヒータ12を埋め込んだ構造として、抵抗加熱を行っ
てもよい(第2図(b))。
パターン薄膜の形成は蒸着を利用してもよい。この場
合は第3図に示すように、CVDチャンバ9の内部にシリ
コンターゲットを入れた坩堝13を固定し、電子銃14から
出射された電子によってシリコンターゲットを気化さ
せ、a−Siパターンを形成する。この場合も、一括成膜
の方式は光化学分解を利用してもいいし、熱分解反応を
利用してもよい。加熱機構は第2図の方式をそのまま利
用できる。パターンマスクは必ずしもNiでなくてもよ
く、他の磁性金属やガラス基板にパターン化した磁性体
を持つものでもよい。
a−Si膜とSiO2膜との界面は、清浄に保たれ、TFTの
特性は良好であった。また、パターンマスクを密着する
ことによるデバイスの損傷は電気的特性にほとんど影響
を与えない程度であった。
〔発明の効果〕
以上説明したように本発明はパターンマスクの基板へ
の密着、引き離し操作により真空一貫プロセスでパター
ン薄膜形成と一括成膜とを行うことができる。
【図面の簡単な説明】
第1図、第2図、第3図は本発明の実施例を示す図であ
る。 1……ArFレーザ、2……石英窓、3……Ni製パターン
マスク、4……ばね、5……石英基板、6……基板サセ
プタ、7……コイル、8……スイッチ、9……CVDチャ
ンバ、10……ガス供給系、11……赤外ランプ、12……ヒ
ータ、13……坩堝、14……電子銃。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 21/31 H01L 21/31 B (58)調査した分野(Int.Cl.6,DB名) C23C 16/00 - 16/56 C23L 14/00 - 14/58 H01L 21/31,21/205 C30B 25/04,25/08

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】反応チャンバ内に、基板を装着し得る電磁
    石と、前記電磁石への通電を制御するための電気回路で
    基板からの高さを変え得る機構により、前記基板の上部
    に保持された磁性石材料を含むパターンマスクとを少く
    とも具備することを特徴とする成膜装置。
  2. 【請求項2】基板を電磁石上に装着し、前記基板の上部
    に保持した磁性材料を含むパターンマスクを前記電磁石
    を通電することによって前記基板に密着して第1の薄膜
    を形成し、通電を遮断して第2の薄膜を形成することを
    特徴とした成膜方法。
JP31665289A 1989-12-05 1989-12-05 成膜装置及び成膜方法 Expired - Lifetime JP2789742B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31665289A JP2789742B2 (ja) 1989-12-05 1989-12-05 成膜装置及び成膜方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31665289A JP2789742B2 (ja) 1989-12-05 1989-12-05 成膜装置及び成膜方法

Publications (2)

Publication Number Publication Date
JPH03177573A JPH03177573A (ja) 1991-08-01
JP2789742B2 true JP2789742B2 (ja) 1998-08-20

Family

ID=18079405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31665289A Expired - Lifetime JP2789742B2 (ja) 1989-12-05 1989-12-05 成膜装置及び成膜方法

Country Status (1)

Country Link
JP (1) JP2789742B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07201753A (ja) * 1993-12-29 1995-08-04 Nippon Steel Corp 薄膜製造方法およびその装置
JP3823069B2 (ja) 2002-06-12 2006-09-20 株式会社アルバック 磁気中性線放電プラズマ処理装置
JP5462671B2 (ja) * 2010-03-15 2014-04-02 株式会社豊田中央研究所 気相成長方法
JP6650440B2 (ja) * 2015-04-20 2020-02-19 シャープ株式会社 成膜方法
JP6857522B2 (ja) * 2017-03-17 2021-04-14 株式会社日本製鋼所 成膜方法および電子装置の製造方法並びにマスク保持体

Also Published As

Publication number Publication date
JPH03177573A (ja) 1991-08-01

Similar Documents

Publication Publication Date Title
US4405710A (en) Ion beam exposure of (g-Gex -Se1-x) inorganic resists
JPS61218134A (ja) 薄膜形成装置および薄膜形成方法
WO1989011553A1 (en) Selective area nucleation and growth method for metal chemical vapor deposition using focused ion beams
KR20030060403A (ko) 비정질 실리콘의 결정화 방법
JP2000306859A (ja) 半導体薄膜の結晶化方法及びレーザ照射装置
JPH01187814A (ja) 薄膜半導体装置の製造方法
JP2789742B2 (ja) 成膜装置及び成膜方法
JPH053136B2 (ja)
US5354583A (en) Apparatus and method for selective area deposition of thin films on electrically biased substrates
KR960008499B1 (ko) 레이저 처리방법 및 레이저 처리장치
US5759745A (en) Method of using amorphous silicon as a photoresist
TW409300B (en) Method of producing semiconductor and a mask for forming film pattern
US3695955A (en) Method of manufacturing an electric device e.g. a semiconductor device
EP0684632B1 (en) Method of forming a film at low temperature for a semiconductor device
JPH0143451B2 (ja)
JP2813990B2 (ja) 窒化ホウ素を用いた電子装置の作製方法
JPH03188621A (ja) 成膜方法及び成膜装置
JP2676746B2 (ja) 微細パターンの形成方法
KR20070012609A (ko) 유기 전계 발광 소자 및 그 제조 방법
US5882845A (en) Method and device for the formation of holes in a layer of photosensitive material, in particular for the manufacture of electron sources
KR100770255B1 (ko) 박막트랜지스터의 제조 방법
JPH08293467A (ja) 半導体の作製方法
JPH08293468A (ja) 半導体の作製方法
JP3986544B2 (ja) 半導体の作製方法
JPH04239123A (ja) 半導体装置の製造方法