JP6650440B2 - 成膜方法 - Google Patents

成膜方法 Download PDF

Info

Publication number
JP6650440B2
JP6650440B2 JP2017513997A JP2017513997A JP6650440B2 JP 6650440 B2 JP6650440 B2 JP 6650440B2 JP 2017513997 A JP2017513997 A JP 2017513997A JP 2017513997 A JP2017513997 A JP 2017513997A JP 6650440 B2 JP6650440 B2 JP 6650440B2
Authority
JP
Japan
Prior art keywords
substrate
jig
magnet
film forming
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017513997A
Other languages
English (en)
Other versions
JPWO2016170841A1 (ja
Inventor
敏彦 酒井
敏彦 酒井
神川　剛
剛 神川
真臣 原田
真臣 原田
督章 國吉
督章 國吉
柳民 鄒
柳民 鄒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JPWO2016170841A1 publication Critical patent/JPWO2016170841A1/ja
Application granted granted Critical
Publication of JP6650440B2 publication Critical patent/JP6650440B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D3/00—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials
    • B05D3/04—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials by exposure to gases
    • B05D3/0493—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials by exposure to gases using vacuum
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/50—Substrate holders
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/564—Means for minimising impurities in the coating chamber such as dust, moisture, residual gases
    • C23C14/566—Means for minimising impurities in the coating chamber such as dust, moisture, residual gases using a load-lock chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67201—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the load-lock chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table
    • H01L31/204—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table including AIVBIV alloys, e.g. SiGe, SiC
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/32—Processes for applying liquids or other fluent materials using means for protecting parts of a surface not to be coated, e.g. using stencils, resists
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/60—Deposition of organic layers from vapour phase
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Physical Vapour Deposition (AREA)
  • Photovoltaic Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、基板上に薄膜を形成する成膜方法に関する。
従来より、太陽電池や表示パネル等の製造に際して基板上に薄膜を形成する様々な技術が提案されている。特開２０１５−１４０２４号公報には、真空室内で、メタルマスクを用いて基板にターゲットを成膜するスパッタリング装置が開示されている。このスパッタリング装置は、基板と、基板の表面側に設けられたメタルマスクとを、基板の裏面側に設けられた磁石によって密着させた状態で成膜する。
メタルマスクと基板と磁石とを重ねた状態でロードロックチャンバーに搬送し、成膜する場合、メタルマスクと基板に加えて磁石も一緒に搬送しなければならない。そのため、基板ごとに磁石が必要となる上、メタルマスクと基板と磁石とを搬送するための搬送装置の負荷が大きくなり、搬送装置の大型化や高コスト化を招く。また、成膜室でメタルマスクと基板と磁石とを重ね、メタルマスクと基板との間を密着させる場合、成膜室の数が多くなるほど必要となる磁石の数も多くなり、そのためのコストが増大する。
本発明は、基板に薄膜を形成する成膜プロセスに要するコストを低減し、成膜プロセスを実行する装置の小型化を図り得る技術を提供することを目的とする。
本発明に係る成膜方法は、基板に薄膜を形成する成膜方法であって、前記基板の一方の面に接触するように密着用部材を重ね、前記基板と前記密着用部材とが重なり合う方向に外力を加えた状態で、前記基板と前記密着用部材とを真空下に置く密着工程と、大気圧下又は真空下において前記外力を除去する外力除去工程と、前記基板の一方の面又は他方の面の上に薄膜を形成する成膜工程と、を有する。
本発明の構成によれば、基板に薄膜を形成する成膜プロセスに要するコストを低減し、成膜プロセスを実行する装置を小型化することができる。
図１は、第１実施形態の成膜方法を実施する成膜装置を示す模式図である。 図２は、第１実施形態における成膜方法の工程を示す概略模式図である。 図３は、第２実施形態における成膜方法の各工程を示す概略模式図である。 図４は、第３実施形態における成膜方法の各工程を示す概略模式図である。 図５は、第４実施形態における成膜装置を示す模式図である。 図６は、第４実施形態における成膜方法の各工程を示す概略模式図である。 図７は、応用例１〜４における光電変換素子の概略構成を示す断面図である。 図８Ａは、応用例１において、半導体基板の受光面に反射防止膜が形成された状態を示す図である。 図８Ｂは、図８Ａに示す半導体基板の裏面にパッシベーション膜が形成された状態を示す図である。 図８Ｃは、図８Ｂに示す半導体基板の裏面にｎ型非晶質半導体層を形成するためのメタルマスクを重ね、半導体基板の受光面に磁石を備えた治具を重ねた状態を示す図である。 図８Ｄは、図８Ｃに示す磁石を備えた治具を半導体基板から離間した状態を示す図である。 図８Ｅは、図８Ｄに示す半導体基板の裏面にｎ型非晶質半導体層が形成された状態を示す図である。 図８Ｆは、図８Ｅに示す半導体基板の裏面にｐ型非晶質半導体層を形成するためのメタルマスクを重ね、半導体基板の受光面に磁石を備えた治具を重ねた状態を示す図である。 図８Ｇは、図８Ｆに示す磁石を備えた治具を半導体基板から離間した状態を示す図である。 図８Ｈは、図８Ｆに示す半導体基板の裏面にｐ型非晶質半導体層が形成された状態を示す図である。 図９は、応用例１におけるロードロックチャンバーの概略構成を示す模式図である。 図１０Ａは、応用例２において、半導体基板の裏面に磁性部材を重ね、半導体基板の受光面に非磁性部材と磁石を備えた治具を順に重ねた状態を示す図である。 図１０Ｂは、図１０Ａに示す磁性部材と磁石を備えた治具を半導体基板から離間した状態を示す図である。 図１０Ｃは、図１０Ｂに示す半導体基板の受光面に反射防止膜が形成された状態を示す図である。 図１０Ｄは、図１０Ｃに示す半導体基板の裏面に磁性部材を重ね、非磁性治具に磁石を備えた治具を重ねた状態を示す図である。 図１０Ｅは、図１０Ｄに示す磁性部材と磁石を備えた治具を半導体基板から離間した状態を示す図である。 図１０Ｆは、図１０Ｅに示す半導体基板の裏面にパッシベーション膜が形成された状態を示す図である。 図１１は、応用例２におけるロードロックチャンバーの構成例を示す模式図である。 図１２Ａは、応用例３において、半導体基板の受光面に反射防止膜が形成され、半導体基板の受光面に非磁性治具を重ねた状態を示す図である。 図１２Ｂは、図１２Ａに示す半導体基板の裏面にパッシベーション膜が形成された状態を示す図である。 図１２Ｃは、図１２Ｂに示す半導体基板の裏面にｎ型非晶質半導体層を形成するためのメタルマスクを重ね、半導体基板の受光面に磁石を備えた治具を重ねた状態を示す図である。 図１２Ｄは、図１２Ｃに示す磁石を備えた治具を半導体基板から離間し、半導体基板の裏面にｎ型非晶質半導体層が形成された状態を示す図である。 図１２Ｅは、図１２Ｄに示す半導体基板の裏面にｐ型非晶質半導体層を形成するためのメタルマスクを重ね、半導体基板の受光面に磁石を備えた治具を重ねた状態を示す図である。 図１２Ｆは、図１２Ｅに示す磁石を備えた治具を半導体基板から離間し、半導体基板の裏面にｐ型非晶質半導体層が形成された状態を示す図である。 図１３は、応用例３におけるロードロックチャンバーの構成例を示す模式図である。 図１４は、応用例４におけるロードロックチャンバーの構成例を示す模式図である。 図１５Ａは、応用例４において、図１２Ｃに示す半導体基板の裏面にｎ型非晶質半導体層が形成された状態を示す図である。 図１５Ｂは、応用例４において、図１２Ｅに示す半導体基板の裏面にｐ型非晶質半導体層が形成された状態を示す図である。 図１６は、変形例（２）におけるロードロック室と成膜室の構成例を示す模式図である。 図１７Ａは、変形例（３）における磁石を備えた治具の構成例を示す模式図である。 図１７Ｂは、変形例（３）における磁石を備えた治具の構成例を示す模式図である。 図１７Ｃは、変形例（３）における磁石を備えた治具の構成例を示す模式図である。
本発明の一実施形態に係る成膜方法は、基板に薄膜を形成する成膜方法であって、前記基板の一方の面に接触するように密着用部材を重ね、前記基板と前記密着用部材とが重なり合う方向に外力を加えた状態で、前記基板と前記密着用部材とを真空下に置く密着工程と、大気圧下又は真空下において前記外力を除去する外力除去工程と、前記基板の一方の面又は他方の面の上に薄膜を形成する成膜工程と、を有する。
第１の構成によれば、基板と密着用部材は互いに重なり合う方向に外力が加えられ、真空下に置かれることによって、基板と密着用部材とが重なり合う面が密着する。大気圧下又は真空下において外力を除去し、基板の一方の面又は他方の面に薄膜を形成するため、外力を常時加え続ける必要がない。つまり、少なくとも密着工程において基板と密着用部材とが重なり合う方向に外力を加えればよい。そのため、基板の搬送から成膜まで常時外力を加えて基板と密着用部材とを密着させる構成と比べ、成膜プロセスに要するコストを低減し、成膜プロセスを実行する装置の小型化を図ることができる。
第２の構成は、第１の構成において、前記密着用部材は、開口部を有するメタルマスクであり、前記密着工程は、前記基板の他方の面の側に磁石を配置し、前記メタルマスクと前記磁石とで前記基板を挟持して前記外力を加え、前記外力除去工程は、前記磁石と前記メタルマスクとを離間することにより前記外力を除去し、前記成膜工程は、前記基板の一方の面において前記メタルマスクの開口部が設けられた領域に前記薄膜を形成することとしてもよい。
第２の構成によれば、密着工程において磁石を備えていればよいため、成膜プロセスにおける各工程に磁石を備えたり、メタルマスクと基板とともに磁石を搬送したりする必要がない。
第３の構成は、第２の構成において、前記密着工程において、さらに、前記基板の他方の面と接触するように非磁性部材を重ねて配置し、前記メタルマスクと前記磁石とで、前記基板と前記非磁性部材とを挟持して、前記メタルマスクと前記基板と前記非磁性部材が互いに重なり合う方向に前記外力を加えることとしてもよい。
第３の構成によれば、メタルマスクと基板と非磁性部材とが互いに重なり合う方向に外力が加えられ、真空下に置かれることによって、メタルマスクと基板と非磁性部材とが互いに重なる面が密着する。そのため、非磁性部材が設けられていない場合と比べ、非磁性部材の部分を持って磁石を引き離したり、搬送したりすることができる。また、非磁性部材が設けられた基板の面に薄膜が回り込んで形成されることを抑制できる。
第４の構成は、第２又は第３の構成において、前記成膜工程は、化学気相成長法を用いて前記基板上に薄膜を形成し、前記外力除去工程は、前記成膜工程の前に、前記磁石と前記磁性部材とを離間することとしてもよい。
第４の構成によれば、化学気相成長法による成膜工程の前に磁石を磁性部材から離間するため、成膜時に磁石による磁場の影響を受けにくく、基板上に均一に薄膜を形成することが可能となる。
第５の構成は、第１の構成において、前記密着用部材は、非磁性材料からなる非磁性部材であり、前記密着工程において、さらに、前記基板の他方の面と接触するように磁性部材を重ねて配置するとともに、前記非磁性部材に接触するように磁石を配置し、前記磁石と前記磁性部材とで前記基板と前記非磁性部材とを挟持して、前記磁性部材と前記基板と前記非磁性部材が互いに重なり合う方向に前記外力を加え、前記外力除去工程は、前記基板と前記非磁性部材から前記磁性部材と前記磁石とを離間することにより前記外力を除去し、前記成膜工程は、前記基板の他方の面の上に前記薄膜を形成することとしてもよい。
第５の構成によれば、基板の一方の面に非磁性部材が密着された状態で、基板の他方の面に薄膜を形成するため、基板の一方の面側に薄膜が回り込むことを防止することができる。
本発明の一実施形態に係る成膜装置は、基板に薄膜を形成する成膜装置であって、第１から第５のいずれかの構成の成膜方法の少なくとも密着工程を実行する（第６の構成）。
以下、図面を参照し、本発明の実施の形態を詳しく説明する。図中同一又は相当部分には同一符号を付してその説明は繰り返さない。
本発明の実施形態に係る成膜方法は、例えば、太陽電池、表示パネル、タッチパネル等の製造において基板に薄膜を形成する工程に用いることができる。以下、基板上に１つの薄膜を形成する際の成膜方法について説明する。
＜第１実施形態＞
（構成）
図１は、第１実施形態の成膜方法を実施する成膜装置を示す模式図である。図１に示すように、成膜装置１は、真空チャンバー１０とロードロックチャンバー２０とを備える。
真空チャンバー１０は、排気装置（図示略）を備え、排気装置によって、所定の真空度になるまで排気される。
ロードロックチャンバー２０は、ロードロック室２１と成膜室２２とを備える。ロードロック室２１と成膜室２２との間には図示しない搬送室が設けられており、ロードロック室２１と成膜室２２と搬送室（図示略）との間はゲートバルブによって仕切られている。搬送室（図示略）には、搬送用ロボット（図示略）が設けられ、搬送用ロボットは、ロードロック室２１と成膜室２２との間で基板を搬送する。
ロードロック室２１と成膜室２２と搬送室（図示略）のそれぞれは、排気装置（図示略）を備え、排気装置によって所定の真空度になるまで排気される。
成膜室２２は、スパッタリング法、ＥＢ（Electron Beam）蒸着法、及びＣＶＤ法（プラズマＣＶＤ法、Ｃａｔ−ＣＶＤ（Catalytic Chemical Vapor Deposition）等）等によって基板に薄膜を形成するために用いられる。
次に、成膜装置１を用いた成膜方法について説明する。図２は、本実施形態における成膜方法の工程を示す概略模式図である。なお、図示を省略するが、各工程間は、コンベア等の搬送ベルトや搬送ロボットによって連結されている。
（工程Ａ）
本工程では、大気圧中において、磁石を備えた治具３２、基板３０、メタルマスク（密着用部材の一例）３１をこの順に重ねて配置し、これら一式を工程Ｂへ搬送する。
メタルマスク３１は、例えば、ステンレス鋼、銅、ニッケル、ニッケルを含む合金（例えば、ＳＵＳ４３０、４２アロイ、又はインバー材等）、モリブデン等の磁性材料で構成され、複数の開口部（図示略）を有する。メタルマスク３１は、基板３０の表面に接するように配置される。
磁石を備えた治具３２は、磁石部材と、磁石部材を支持する支持部材（いずれも図示略）とを備える。磁石部材は、例えば、基板３０の裏面と略同等の面積を有する磁石で構成されていてもよいし、基板３０の裏面の面積よりも小さい複数の磁石を組み合わせたものであってもよい。磁石部材は、例えば、ネオジウム磁石、フェライト磁石、サマリウムコバルト磁石等で構成される。磁石を備えた治具３２は、磁石部材が基板３０の裏面と接するように配置される。
（工程Ｂ：密着工程の一例）
搬送されたメタルマスク３１、基板３０、及び磁石を備えた治具３２の一式は真空チャンバー１０内に投入され、真空チャンバー１０は所定の真空度になるまで排気される。
メタルマスク３１と磁石を備えた治具３２の間の磁力によって、メタルマスク３１、基板３０、及び磁石を備えた治具３２の各接触面に磁力方向の外力がかかっている。さらに、メタルマスク３１、基板３０、及び磁石を備えた治具３２の各接触面における空気が排気される。これにより、メタルマスク３１と基板３０の接触面が密着する。
なお、本明細書において、密着とは、少なくとも、基板３０の面内方向に振動を与えた場合に、メタルマスク３１と基板３０の接触面が面内方向に位置ずれしない状態である。
（工程Ｃ：外力除去工程の一例）
工程Ｂの後、真空チャンバー１０内を大気開放し、メタルマスク３１、基板３０、及び磁石を備えた治具３２の一式を真空チャンバー１０の外に取り出し、磁石を備えた治具３２を基板３０から引き離す。そして、メタルマスク３１と基板３０をロードロック室２１へ搬送する。これにより、磁力による外力が除去されるが、メタルマスク３１と基板３０が密着した状態でロードロック室２１へ搬送される。
（工程Ｄ）
ロードロック室２１へメタルマスク３１と基板３０とが搬送されると、ロードロック室２１を所定の真空度になるまで排気する。そして、ロードロック室２１と成膜室２２のゲートバルブを開け、搬送用ロボット（図示略）により、メタルマスク３１と基板３０とを成膜室２２に搬送する。
（工程Ｅ：成膜工程の一例）
成膜室２２にメタルマスク３１と基板３０とが搬送されると、成膜室２２において、スパッタリング法、ＥＢ（Electron Beam）蒸着法、及びＣＶＤ法（プラズマＣＶＤ法、Ｃａｔ−ＣＶＤ（Catalytic Chemical Vapor Deposition）等）により、メタルマスク３１によって覆われていない基板３０の表面の領域に薄膜を形成する。
上述の第１実施形態では、工程Ｂにおいて、真空中で、メタルマスク３１と磁石を備えた治具３２との間の磁力により基板３０とメタルマスク３１とを密着させる。その後、工程Ｃにおいて、大気圧中で磁石を備えた治具３２が基板３０から引き離され、磁力による外力が除去されても、基板３０とメタルマスク３１の密着状態は維持される。そのため、磁石を備えた治具３２を、メタルマスク３１及び基板３０と一緒に搬送する必要がなく、基板３０を搬送する搬送用ベルトや搬送ロボット（図示略）に負荷がかからない。また、上記の例では、ロードロック室２１と成膜室２２に磁石を備えた治具３２を設ける必要がない。そのため、ロードロック室２１や成膜室２２において磁石を備えた治具３２を設けてメタルマスク３１と基板３０とを密着させる場合と比べ、磁石を備えた治具３２の数を低減し、低コスト化を図ることができる。
＜第２実施形態＞
第１実施形態では、メタルマスク３１を用いて成膜する例について説明したが、本実施形態では、メタルマスクを用いずに成膜する点で第１実施形態と異なる。以下、主に、第１実施形態と異なる構成について説明する。
図３は、本実施形態の成膜方法の各工程を示す概略模式図である。図３において、第１実施形態と同様の構成には第１実施形態と同じ符号を付している。
（工程Ａ１）
本実施形態では、まず、大気圧中において、磁石を備えた治具３２、非磁性治具（密着用部材の一例）３４、基板３０、及び磁性部材３３をこの順に重ね、真空チャンバー１０へ搬送する。
磁性部材３３は、上述したメタルマスク３１と同様の金属を材料として用いることができる。非磁性治具３４は、例えば、ガラス、セラミック、非磁性金属等の非磁性材料で構成され、基板３０の裏面側に配置される。
（工程Ｂ１：密着工程の一例）
真空チャンバー１０に、磁性部材３３、基板３０、非磁性治具３４、及び磁石を備えた治具３２の一式が搬送されると、所定の真空度になるまで真空チャンバー１０内は排気される。磁性部材３３と磁石を備えた治具３２との間の磁力によって、磁性部材３３、基板３０、非磁性治具３４、及び磁石を備えた治具３２の各接触面に磁力方向の外力がかかっている。さらに、磁性部材３３、基板３０、非磁性治具３４、及び磁石を備えた治具３２の各接触面における空気が排気される。これにより、磁性部材３３、基板３０、及び非磁性治具３４の各接触面が密着する。
（工程Ｃ１：外力除去工程の一例）
工程Ｂ１の後、真空チャンバー１０内を大気開放し、磁性部材３３、基板３０、非磁性治具３４、及び磁石を備えた治具３２の一式を真空チャンバー１０の外に取り出す。そして、磁性部材３３と磁石を備えた治具３２とを、基板３０及び非磁性治具３４から引き離す。その後、基板３０と非磁性治具３４をロードロック室２１へ搬送する。これにより、磁力による外力は除去されるが、基板３０と非磁性治具３４とが密着した状態は維持される。
（工程Ｄ１）
基板３０と非磁性治具３４とがロードロック室２１に搬送されると、ロードロック室２１を所定の真空度になるまで排気する。そして、ロードロック室２１と成膜室２２との間に設けられたゲートバルブを開け、搬送用ロボット（図示略）により、基板３０と非磁性治具３４とを成膜室２２に搬送する。
（工程Ｅ１：成膜工程の一例）
基板３０と非磁性治具３４とが成膜室２２に搬送されると、成膜室２２において、スパッタリング法、ＥＢ蒸着法、及びＣＶＤ法（プラズマＣＶＤ法、Ｃａｔ−ＣＶＤ等）により、基板３０の表面全体に薄膜を形成する。
上述の第２実施形態では、成膜時において基板３０の裏面に非磁性治具３４が密着した状態で配置されているため、基板３０の裏面側へ薄膜が回り込んで形成されることを抑制することができる。
＜第３実施形態＞
上述した第１及び第２実施形態では、真空チャンバーとロードロックチャンバーとを用いて成膜する方法について説明したが、本実施形態では、真空チャンバーを用いずに成膜する方法について説明する。以下、主に、第１及び第２実施形態と異なる構成について説明する。
図４は、本実施形態の成膜方法の各工程を示す概略模式図である。図４において、第１実施形態と同様の構成には第１及び第２実施形態と同じ符号を付している。
（工程Ａ２）
本実施形態では、まず、大気圧中において、磁石を備えた治具３２、非磁性治具３４、基板３０及びメタルマスク３１をこの順に重ね、ロードロック室２１へ搬送する。
（工程Ｂ２：密着工程の一例）
ロードロック室２１にメタルマスク３１、基板３０、非磁性治具３４、及び磁石を備えた治具３２の一式が搬送されると、ロードロック室２１を所定の真空度になるまで排気する。メタルマスク３１と磁石を備えた治具３２との間の磁力によって、メタルマスク３１、基板３０、非磁性治具３４、及び磁石を備えた治具３２の各接触面に磁力方向の外力がかかっている。そして、さらに、メタルマスク３１、基板３０、非磁性治具３４、及び磁石を備えた治具３２の各接触面における空気が排気される。これにより、磁性部材３３、基板３０、及び非磁性治具３４の各接触面が密着する。
その後、ロードロック室２１と成膜室２２との間に設けられたゲートバルブを開け、搬送用ロボット（図示略）により、メタルマスク３１と基板３０と非磁性治具３４のみを成膜室２２に搬送する。これにより、真空状態において、磁石を備えた治具３２とメタルマスク３１との間の磁力による外力が除去されるが、メタルマスク３１、基板３０、及び非磁性治具３４が密着した状態は維持される。
（工程Ｃ２）
メタルマスク３１と基板３０と非磁性治具３４が成膜室２２に搬送されると、成膜室２２において、スパッタリング法、ＥＢ（Electron Beam）蒸着法、及びＣＶＤ法（プラズマＣＶＤ法、Ｃａｔ−ＣＶＤ（Catalytic Chemical Vapor Deposition）等）により、メタルマスク３１によって覆われていない基板３０の表面の領域に薄膜を形成する。
上述の第３実施形態では、工程Ｂ２において、ロードロック室２１内で磁石を備えた治具３２を非磁性治具３４から引き離しても、メタルマスク３１と基板３０と非磁性治具３４とが密着された状態を維持して成膜室２２に搬送される。そのため、工程Ｃ２において、メタルマスク３１と基板３０との位置ずれが生じることなく、基板３０の適切な位置に成膜することができる。また、成膜前に磁石を備えた治具３２を非磁性治具３４から引き離すため、特に、プラズマＣＶＤ法を用いて成膜する場合には、成膜時に磁石を備えた治具３２による磁場の影響を受けず、均一に成膜することができる。さらに、基板３０に非磁性治具３４が密着した状態で成膜することができるので、非磁性治具３４が設けられた側の基板３０の面に薄膜が回り込んで形成されることを抑制することができる。
＜第４実施形態＞
本実施形態では、密着工程が成膜室でなされる点及び外力除去工程を成膜工程の後に行う点で上述した第１〜第３実施形態と異なる。以下、本実施形態の成膜方法について具体的に説明する。
図５は、本実施形態における成膜装置を示す模式図である。図５に示すように、成膜装置２０Ａは、第１ロードロック室２１ａ及び第２ロードロック室２１ｂと、成膜室２２と、搬送室２３とを備える。
搬送室２３は、中空の円筒形状を有する。搬送室２３内には、搬送用ロボット２３１が設けられる。
第１ロードロック室２１ａ、第２ロードロック室２１ｂ、及び成膜室２２は、搬送室２３の周囲に放射状に配置される。そして、第１ロードロック室２１ａ、第２ロードロック室２１ｂ、及び成膜室２２のそれぞれは、搬送室２３に連結され、ゲートバルブによって搬送室２３と仕切られている。
第１ロードロック室２１ａ、第２ロードロック室２１ｂ、搬送室２３、及び成膜室２２の各々は、排気装置（図示せず）により、所定の真空度になるまで排気される。
第１ロードロック室２１ａ及び第２ロードロック室２１ｂは、成膜装置２０Ａに基板３０を出し入れするために用いられる。
成膜室２２は、磁石を備えた治具３２を備える。成膜室２２において、磁石を備えた治具３２は、基板３０が配置される位置に配置されている。
図６は、本実施形態の成膜方法の各工程を示す概略模式図である。図６において、第１実施形態と同様の構成には第１実施形態と同じ符号を付している。
（工程Ａ３）
本実施形態では、まず、大気圧中において、非磁性治具３４、基板３０、及びメタルマスク３１をこの順に重ね、成膜装置２０Ａに搬送する。なお、本実施形態では、大気中でメタルマスク３１、基板３０、及び非磁性治具３４を重ね合わせるため、これら一式を搬送する際にメタルマスク３１の位置がずれる可能性がある。そのため、例えば、非磁性治具３４には、基板３０と重ね合わせる領域の端部にピンを設け、メタルマスク３１には、非磁性治具３４のピンに対応するピン孔を設けてもよい。そして、メタルマスク３１と、基板３０と、非磁性治具３４とを重ね合わせた際に、非磁性治具３４のピンとメタルマスク３１のピン孔とを嵌合させ、その後、搬送してもよい。
（工程Ｂ３）
成膜装置２０Ａにメタルマスク３１、基板３０、及び非磁性治具３４の一式が搬送されると、これら一式を第１ロードロック室２１ａに配置し、第１ロードロック室２１ａを所定の真空度になるまで排気する。
その後、第１ロードロック室２１ａと成膜室２２との間に設けられたゲートバルブを開け、搬送用ロボット２３１により、メタルマスク３１、基板３０、及び非磁性治具３４を成膜室２２に搬送する。
（工程Ｃ３：密着工程，成膜工程の一例）
成膜室２２に搬送されたメタルマスク３１、基板３０、及び非磁性治具３４の一式は、成膜室２２に予め配置されている磁石を備えた治具３２の上に配置される。成膜室２２内は真空状態であるため、メタルマスク３１、基板３０、非磁性治具３４、及び磁石を備えた治具３２の各接触面における空気が排気される。また、メタルマスク３１と磁石を備えた治具３２との間の磁力によって、メタルマスク３１、基板３０、非磁性治具３４、及び磁石を備えた治具３２の各接触面に磁力方向の外力がかかる。その結果、メタルマスク３１、基板３０、非磁性治具３４の各接触面が密着する。
その後、スパッタリング法、ＥＢ蒸着法、及びＣＶＤ法（プラズマＣＶＤ法、Ｃａｔ−ＣＶＤ等）により、メタルマスク３１によって覆われていない基板３０の表面の領域に薄膜を形成する。
（工程Ｄ３：外力除去工程の一例）
成膜後、第２ロードロック室２１ｂと搬送室２３と成膜室２２との間に設けられたゲートバルブを開け、搬送用ロボット２３１により、メタルマスク３１、基板３０、及び非磁性治具３４を第２ロードロック室２１ｂに搬送する。つまり、本実施形態では、成膜後、真空状態において、磁石を備えた治具３２が基板３０から引き離され、メタルマスク３１と、磁石を備えた治具３２との間の磁力による外力が除去される。
なお、本実施形態では、成膜装置２０Ａに２つのロードロック室を備える例について説明したが、ロードロック室は１つでもよい。例えば、第１ロードロック室２１ａのみを備える場合、成膜室２２における成膜後、搬送用ロボット２３１により、メタルマスク３１、基板３０、及び非磁性治具３４を第１ロードロック室２１ａに搬送してもよい。
上述の第４実施形態では、成膜室２２に磁石を備えた治具３２を備え、成膜室２２において、メタルマスク３１、基板３０、非磁性治具３４、及び磁石を備えた治具３２の各接触面を密着させる。そのため、成膜室２２に磁石を備えた治具３２を設けるだけでよく、基板３０とともに磁石を備えた治具３２を搬送する必要がない。これにより、基板３０を搬送するための搬送ベルトや搬送ロボットにかかる負荷が軽減され、搬送ベルトや搬送用ロボットの小型・軽量化を図ることができる。
＜応用例＞
上述した第１〜第４実施形態では、基板３０の表面に１つの薄膜を形成する際の成膜方法について説明した。以下、図７に示す太陽電池（光電変換素子）の作製を例に、第１〜第４実施形態の各実施形態に係る成膜方法を適用して基板に複数の薄膜を形成する方法について説明する。
ここで、図７に示す太陽電池（光電変換素子）の概略構成について説明する。光電変換素子１００は、半導体基板１０１と、反射防止膜１０２と、パッシベーション膜１０３と、ｎ型非晶質半導体層１０４と、ｐ型非晶質半導体層１０５とを備える。なお、この図では図示を省略するが、ｎ型非晶質半導体層１０４とｐ型非晶質半導体層１０５の上にはそれぞれ電極が設けられている。
半導体基板１０１は、例えば、ｎ型単結晶シリコン基板からなる。半導体基板１０１は、例えば、１００〜１５０μｍの厚さを有する。なお、この例では、半導体基板１０１の両方の表面にテクスチャ構造が形成されていないが、半導体基板１０１の両方の表面にテクスチャ構造が形成されていてもよい。
反射防止膜１０２は、半導体基板１０１の一方の表面に接して配置される。半導体基板１の表面のうち、反射防止膜１０２が形成された表面を受光面と言う。
パッシベーション膜１０３は、半導体基板１０１の受光面と反対側の表面（以下、裏面）に接して配置される。
ｎ型非晶質半導体層１０４とｐ型非晶質半導体層１０５は、パッシベーション膜１０３に接して配置される。ｎ型非晶質半導体層１０４およびｐ型非晶質半導体層１０５は、半導体基板１０１の面内方向において交互に配置される。
反射防止膜１０２は、例えば、窒化シリコン膜からなり、例えば、６０ｎｍの膜厚を有する。
パッシベーション膜１０３は、例えば、ｉ型非晶質シリコンからなり、例えば１０ｎｍの膜厚を有する。
ｎ型非晶質半導体層１０４は、ｎ型の導電型を有し、水素を含有する非晶質半導体層である。ｎ型非晶質半導体層１０４は、例えば、ｎ型非晶質シリコン、ｎ型非晶質シリコンゲルマニウム、ｎ型非晶質ゲルマニウム、ｎ型非晶質シリコンカーバイド、ｎ型非晶質シリコンナイトライド、ｎ型非晶質シリコンオキサイド、ｎ型非晶質シリコンオキシナイトライド、およびｎ型非晶質シリコンカーボンオキサイド等からなる。ｎ型非晶質半導体層４は、ｎ型ドーパントとしてリン（Ｐ）を含み、例えば、３〜５０ｎｍの膜厚を有する。
ｐ型非晶質半導体層１０５は、ｐ型の導電型を有し、水素を含有する非晶質半導体層である。ｐ型非晶質半導体層１０５は、例えば、ｐ型非晶質シリコン、ｐ型非晶質シリコンゲルマニウム、ｐ型非晶質ゲルマニウム、ｐ型非晶質シリコンカーバイド、ｐ型非晶質シリコンナイトライド、ｐ型非晶質シリコンオキサイド、ｐ型非晶質シリコンオキシナイトライド、およびｐ型非晶質シリコンカーボンオキサイド等からなる。ｐ型非晶質半導体層５は、ｐ型ドーパントとしてボロン（Ｂ）を含み、例えば、５〜５０ｎｍの膜厚を有する。
（応用例１）
本応用例では、第１実施形態の成膜方法を用いて上記光電変換素子１００を製造する方法を説明する。図８Ａ〜図８Ｈは、図７に示す光電変換素子１００の製造工程を示す概略断面図である。
まず、本応用例では、図８Ａに示すように、半導体基板１０１の受光面に、例えば、酸化膜と窒化シリコン膜とからなる反射防止膜１０２を形成し、図８Ｂに示すように、半導体基板１０１の裏面にｉ型非晶質シリコンからなるパッシベーション膜１０３を形成しておく。以下、パッシベーション膜１０３及び反射防止膜１０２が形成された半導体基板１０１を半導体基板１０１Ａと称する。
そして、大気圧中で、磁石を備えた治具３２、半導体基板１０１Ａ、メタルマスク３１ａをこの順に重ねる（図２の工程Ａ）。具体的には、図８Ｃに示すように、半導体基板１０１Ａの裏面側、すなわち、パッシベーション膜１０３が形成された面に接触するようにメタルマスク３１ａを半導体基板１０１Ａに重ねる。さらに、半導体基板１０１Ａの受光面側、すなわち、反射防止膜１０２が形成された面に接触するように磁石を備えた治具３２を半導体基板１０１Ａに重ねて配置する。
メタルマスク３１ａ、半導体基板１０１Ａ及び磁石を備えた治具３２を重ねた状態で真空チャンバー１０（図１参照）に搬送し、真空チャンバー１０を所定の真空度になるまで排気する（図２の工程Ｂ）。これにより、メタルマスク３１ａ、半導体基板１０１Ａ、及び磁石を備えた治具３２の各接触面における空気が排気される。また、メタルマスク３１ａと磁石を備えた治具３２との間の磁力によって、メタルマスク３１ａ、半導体基板１０１Ａ、及び磁石を備えた治具３２の各接触面に磁力方向の外力がかかる。その結果、メタルマスク３１ａと半導体基板１０１Ａの接触面が密着する。
真空チャンバー１０（図１参照）を大気開放してメタルマスク３１ａ、半導体基板１０１Ａ、及び磁石を備えた治具３２を取り出す。そして、図８Ｄに示すように、磁石を備えた治具３２を半導体基板１０１Ａから引き離す（図２の工程Ｃ）。これにより、大気圧中で、メタルマスク３１ａと、磁石を備えた治具３２との間の磁力による外力が除去されるが、メタルマスク３１ａと半導体基板１０１Ａとが密着した状態は維持される。
そして、メタルマスク３１ａと半導体基板１０１Ａとを重ねた状態でロードロックチャンバー１に搬送する。図９は、本応用例におけるロードロックチャンバーの構成例を示す模式図である。図９に示すように、ロードロックチャンバー２０１は、ロードロック室２１と、成膜室２２Ａ，２２Ｂと、搬送室２３ａとを備える。
搬送室２３ａは、中空の円筒形状を有する。搬送室２３ａ内には、搬送用ロボット２３１ａが設けられる。ロードロック室２１及び成膜室２２Ａ，２２Ｂは、搬送室２３ａの周囲に放射状に配置される。ロードロック室２１及び成膜室２２Ａ，２２Ｂのそれぞれは、搬送室２３ａに連結され、ゲートバルブによって搬送室２３ａと仕切られている。ロードロック室２１、搬送室２３ａ、及び成膜室２２Ａ，２２Ｂの各々は、排気装置（図示せず）により、所定の真空度になるまで排気される。
本応用例において、成膜室２２Ａ、２２Ｂは、平行平板型の電極構造を有するプラズマＣＶＤ装置である。成膜室２２Ａは、ｎ型非晶質シリコンを成膜するために用いられる。成膜室２２Ｂは、ｐ型非晶質シリコンを成膜するために用いられる。
ロードロックチャンバー２０１に搬送されたメタルマスク３１ａと半導体基板１０１Ａをロードロック室２１に配置し、ロードロック室２１を所定の真空度になるまで排気する（図２の工程Ｄ）。
その後、ロードロック室２１と成膜室２２Ａのゲートバルブを開け、搬送用ロボット２３１ａにより、メタルマスク３１ａと半導体基板１０１Ａとをロードロック室２１から成膜室２２Ａに搬送し、ゲートバルブを閉じる。
そして、成膜室２２Ａにおいて、ｎ型非晶質半導体層１０４を半導体基板１０１Ａの裏面に形成する（図２の工程Ｅ）。具体的には、成膜室２２Ａにおいて、例えば、半導体基板１０１Ａの温度を１３０〜１８０℃に設定し、０〜１００ｓｃｃｍの水素（Ｈ2）ガス、４０ｓｃｃｍのＳｉＨ4ガス、および４０ｓｃｃｍのホスフィン（ＰＨ3）ガスを封入し、成膜室２２の圧力を４０〜１２０Ｐａに設定する。その後、例えば、ＲＦパワー密度が５〜１５ｍＷ／ｃｍ2である高周波電力（１３．５６ＭＨｚ）を平行平板電極に印加する。なお、ＰＨ3ガスは、水素によって希釈されており、ＰＨ3ガスの濃度は、例えば、１％である。
これによって、図８Ｅに示すように、メタルマスク３１ａによって覆われていないパッシベーション膜１０３の領域にｎ型非晶質シリコンが堆積され、ｎ型非晶質半導体層１０４がパッシベーション膜１０３上に形成される。
ｎ型非晶質半導体層１０４を半導体基板１０１Ａに形成後、成膜室２２Ａから、メタルマスク３１ａ及びｎ型非晶質半導体層１０４が形成された半導体基板１０１Ａを取り出す。そして、図８Ｆに示すように、大気中において、メタルマスク３１ａに替えてメタルマスク３１ｂをｎ型非晶質半導体層１０４の上に重ね、半導体基板１０１Ａの受光面側に磁石を備えた治具３２を重ねる（図２の工程Ａ）。このとき、半導体基板１０１Ａの表面の酸化を防止するためフッ酸処理を行うようにする。メタルマスク３１ｂは、材質、厚さおよび開口幅がメタルマスク３１ａと同じである。
メタルマスク３１ｂ、ｎ型非晶質半導体層１０４が形成された半導体基板１０１Ａ、及び磁石を備えた治具３２を重ねた状態で真空チャンバー１０（図１参照）に搬送し、真空チャンバー１０（図１参照）を所定の真空度になるまで排気する（図２の工程Ｂ）。これにより、真空中において、メタルマスク３１ｂと磁石を備えた治具３２との間の磁力による外力が加えられ、メタルマスク３１ｂと半導体基板１０１Ａとが密着する。
その後、真空チャンバー１０を大気開放してメタルマスク３１ｂ、ｎ型非晶質半導体層１０４が形成された半導体基板１０１Ａ、及び磁石を備えた治具３２を取り出す。そして、図８Ｇに示すように、磁石を備えた治具３２を、ｎ型非晶質半導体層１０４が形成された半導体基板１０１Ａから引き離す（図２の工程Ｃ）。これにより、大気圧中で、磁力による外力が除去されるが、メタルマスク３１ｂと半導体基板１０１Ａとが密着した状態は維持される。
そして、メタルマスク３１ｂとｎ型非晶質半導体層１０４が形成された半導体基板１０１Ａとを重ねた状態でロードロックチャンバー２０１（図９参照）に搬送する。そして、メタルマスク３１ｂと、ｎ型非晶質半導体層１０４が形成された半導体基板１０１Ａとをロードロック室２１に配置し、ロードロック室２１を所定の真空度になるまで排気する（図２の工程Ｄ）。
その後、ロードロック室２１と成膜室２２Ｂのゲートバルブを開け、搬送用ロボット（図示略）により、メタルマスク３１ｂと、ｎ型非晶質半導体層１０４が形成された半導体基板１０１Ａとをロードロック室２１から成膜室２２Ｂに搬送し、ゲートバルブを閉じる。
そして、成膜室２２Ｂにおいて、ｐ型非晶質半導体層１０５を半導体基板１０１Ａの裏面に形成する（図２の工程Ｅ）。具体的には、成膜室２２Ｂにおいて、例えば、半導体基板１０１Ａの温度を１３０〜１８０℃に設定し、０〜１００ｓｃｃｍのＨ2ガス、４０ｓｃｃｍのＳｉＨ4ガス、および４０ｓｃｃｍのジボラン（Ｂ2Ｈ6）ガスを流し、成膜室２２の圧力を４０〜２００Ｐａに設定する。その後、ＲＦパワー密度が５〜１５ｍＷ／ｃｍ2である高周波電力（１３．５６ＭＨｚ）を平行平板電極に印加する。なお、Ｂ2Ｈ6ガスは、水素によって希釈されており、Ｂ2Ｈ6ガスの濃度は、例えば、２％である。
これにより、図８Ｈに示すように、メタルマスク３１ｂによって覆われていないパッシベーション膜１０３の領域にｐ型非晶質シリコンが堆積され、ｐ型非晶質半導体層１０５がパッシベーション膜１０３上に形成される。ｐ型非晶質半導体層１０５を形成後、成膜室２２Ｂからメタルマスク３１ｂと、ｎ型非晶質半導体層１０４及びｐ型非晶質半導体層１０５が形成された半導体基板１０１Ａとを取り出す。
このようにして、半導体基板１０１Ａにｎ型非晶質半導体層１０４とｐ型非晶質半導体層１０５を順に形成することにより図７に示す光電変換素子１００が形成される。
（応用例２）
本応用例では、第２実施形態の成膜方法を用いて光電変換素子１００を製造する方法を説明する。図１０Ａ〜図１０Ｆは、本応用例における光電変換素子１００の製造工程を示す概略断面図である。
まず、半導体基板１０１の受光面を熱酸化して酸化膜を形成する。そして、図１０Ａに示すように、半導体基板１０１の受光面側に、ガラス板等で構成された非磁性治具３４を接触させ、非磁性治具３４に磁石を備えた治具３２を接触させるとともに、半導体基板１０１の裏面に、磁性部材３３を接触させ重ね合わせる。磁性部材３３は、例えば、８０μｍ〜３００μｍの厚みを有する。また、非磁性治具３４は、例えば、０．５ｍｍ〜１０ｍｍの厚みを有する。
そして、磁性部材３３、半導体基板１０１、非磁性治具３４、及び磁石を備えた治具３２を重ねた状態で真空チャンバー１０に搬送し、真空チャンバー１０内を所定の真空度になるまで排気する（図３の工程Ｂ１）。これにより、磁性部材３３、半導体基板１０１、非磁性治具３４、及び磁石を備えた治具３２の各接触面における空気が排気される。さらに、磁性部材３３と磁石を備えた治具３２との間の磁力によって、磁性部材３３、半導体基板１０１、非磁性治具３４、及び磁石を備えた治具３２の各接触面に磁力方向の外力がかかる。その結果、磁性部材３３、半導体基板１０１、非磁性治具３４、及び磁石を備えた治具３２の各接触面が密着する。
その後、真空チャンバー１０を大気開放して、磁性部材３３、半導体基板１０１、非磁性治具３４、及び磁石を備えた治具３２を取り出す。そして、図１０Ｂに示すように、磁性部材３３を半導体基板１０１から引き離すとともに、磁石を備えた治具３２を非磁性治具３４から引き離す（図３の工程Ｃ１）。これにより、大気圧中で、磁力による外力が除去されるが、半導体基板１０１と非磁性治具３４とが密着した状態は維持される。
そして、半導体基板１０１と非磁性治具３４とを重ねた状態でロードロックチャンバーに搬送する。図１１は、本応用例におけるロードロックチャンバーの構成例を示す模式図である。ロードロックチャンバー２０２は、上述したロードロックチャンバー２０１と同様のロードロック室２１と成膜室２２Ａ，２２Ｂと搬送室２３ａに加え、成膜室２２Ｃ，２２Ｄを備える。
成膜室２２Ｃ，２２Ｄはそれぞれ搬送室２３ａに連結され、成膜室２２Ｃ，２２Ｄと搬送室２３ａとの間はゲートバルブによって仕切られている。
成膜室２２Ｃは、例えば、スパッタリング法によってシリコン窒化膜を成膜するために用いられる。成膜室２２Ｄは、例えば、プラズマＣＶＤ法によってｉ型非晶質シリコンを成膜するために用いられる。
ロードロックチャンバー２０２に搬送された半導体基板１０１と非磁性治具３４とをロードロック室２１に配置し、ロードロック室２１を所定の真空度になるまで排気する（図３の工程Ｄ１）。
その後、ロードロック室２１と成膜室２２Ｃのゲートバルブを開け、搬送用ロボット２３１ａにより、半導体基板１０１と非磁性治具３４とをロードロック室２１から成膜室２２Ｃに搬送し、ゲートバルブを閉じる。
そして、成膜室２２Ｃにおいて、スパッタリング法により、半導体基板１０１の受光面に形成された酸化膜に接してシリコン窒化膜を形成する（図３の工程Ｅ１）。これにより、図１０Ｃに示すように、半導体基板１の受光面に反射防止膜１０２が形成される。このように、半導体基板１０１に非磁性治具３４が密着した状態で、半導体基板１０１の受光面にシリコン窒化膜からなる反射防止膜１０２を成膜するため、半導体基板１０１の裏面側に反射防止膜１０２が回り込んで形成されない。
反射防止膜１０２が受光面に形成された半導体基板１０１と非磁性治具３４を成膜室２２Ｃから取り出し、半導体基板１０１の表裏を反転する。そして、図１０Ｄに示すように、半導体基板１０１の裏面に磁性部材３３を接触させ、反射防止膜１０２に非磁性治具３４を接触させ、非磁性治具３４に磁石を備えた治具３２を接触させて重ねる（図３の工程Ａ１）。
その後、磁性部材３３、反射防止膜１０２が形成された半導体基板１０１、非磁性治具３４、及び磁石を備えた治具３２を重ねた状態で真空チャンバー１０に搬送し、真空チャンバー１０内を所定の真空度になるまで排気する（図３の工程Ｂ１）。これにより、上述した反射防止膜１０２の形成時と同様、真空中において、磁性部材３３と、磁石を備えた治具３２との間の磁力による外力によって、磁性部材３３、反射防止膜１０２が形成された半導体基板１０１、及び非磁性治具３４の各接触面が密着する。
そして、真空チャンバー１０を大気開放して、磁性部材３３、半導体基板１０１、非磁性治具３４、及び磁石を備えた治具３２を取り出す。そして、図１０Ｅに示すように、磁性部材３３を半導体基板１０１から引き離すとともに、磁石を備えた治具３２を非磁性治具３４から引き離す（図３の工程Ｃ１）。これにより、大気圧中で、磁力による外力が除去されるが、基板１０１Ａと非磁性治具３４とが密着した状態は維持される。
続いて、半導体基板１０１と非磁性治具３４とを重ねた状態でロードロックチャンバー２０２に搬送し、ロードロック室２１へ半導体基板１０１と非磁性治具３４を配置し、ロードロック室２１を真空状態にする（図３の工程Ｄ１）。その後、ロードロック室２１と成膜室２２Ｄのゲートバルブを開け、搬送用ロボット２３１ａにより、半導体基板１０１と非磁性治具３４とをロードロック室２１から成膜室２２Ｄに搬送し、ゲートバルブを閉じる。
そして、成膜室２２Ｄにおいて、半導体基板１０１の裏面にパッシベーション膜１０３を形成する（図３の工程Ｅ１）。具体的には、成膜室２２Ｄにおいて、例えば、半導体基板１０１の温度を１３０〜１８０℃に設定し、０〜１００ｓｃｃｍのＨ2ガス、および４０ｓｃｃｍのＳｉＨ4ガスを流し、成膜室２２Ｄの圧力を４０〜１２０Ｐａに設定する。その後、ＲＦパワー密度が５〜１５ｍＷ／ｃｍ2である高周波電力（１３．５６ＭＨｚ）を平行平板電極に印加する。これによって、図１０Ｆに示すように、ｉ型非晶質シリコンからなるパッシベーション膜１０３が半導体基板１の裏面上に形成される。
パッシベーション膜１０３と反射防止膜１０２が形成された半導体基板１０１と非磁性治具３４とを成膜室２２Ｄから取り出し、上述した応用例１の図８Ｃ〜図８Ｈと同様の各工程を行うことにより、図７に示す光電変換素子１００が形成される。
（応用例３）
本応用例では、第３実施形態の成膜方法を用いて光電変換素子１００を製造する方法を説明する。図１２Ａ〜１２Ｆは、本応用例における光電変換素子１００の製造工程を示す概略断面図である。
まず、応用例１の図８Ａに示す工程と同様、図１２Ａに示すように、半導体基板１０１の受光面に、例えば、酸化膜と窒化シリコン膜とからなる反射防止膜１０２を形成する。その後、半導体基板１０１の受光面、すなわち、反射防止膜１０２に非磁性治具３４を接触させて重ねる。そして、半導体基板１０１と非磁性治具３４とを重ねた状態でロードロックチャンバーに搬送する。
図１３は、本応用例におけるロードロックチャンバーの構成例を示す模式図である。ロードロックチャンバー２０３は、応用例１と同様のロードロック室２１、成膜室２２Ａ、２２Ｂ、２２Ｄ、及び搬送室２３ａに加え、アライメント室２４を備える。アライメント室２４は、搬送室２３ａと連結され、ゲートバルブによって搬送室２３ａと仕切られている。アライメント室２４は、ｎ型非晶質半導体層１０４又はｐ型非晶質半導体層１０５のそれぞれを半導体基板１０１に形成するためのメタルマスクを備え、半導体基板１０１上のメタルマスクを入れ替える。
ロードロックチャンバー２０３に搬送された半導体基板１０１と非磁性治具３４をロードロック室２１に配置し、ロードロック室２１を所定の真空度になるまで排気する。
その後、ロードロック室２１と成膜室２２Ｄのゲートバルブを開け、搬送用ロボット２３１ａにより、半導体基板１０１と非磁性治具３４とをロードロック室２１から成膜室２２Ｄに搬送し、ゲートバルブを閉じる。
そして、成膜室２２Ｄにおいて、例えば上述した応用例２と同様の成膜条件で、ｉ型非晶質シリコンからなるパッシベーション膜１０３を半導体基板１０１の裏面に形成する（図１２Ｂ参照）。
パッシベーション膜１０３の形成後、成膜室２２Ｄから、パッシベーション膜１０３が形成された半導体基板１０１と非磁性治具３４とを重ねた状態で取り出す。そして、図１２Ｃに示すように、非磁性治具３４に、磁石を備えた治具３２が接触するように重ね、ｎ型非晶質半導体層１０４を形成するためのメタルマスク３１ａを半導体基板１０１の裏面に重ねる（図４の工程Ａ２）。これにより、メタルマスク３１ａ、半導体基板１０１、非磁性治具３４、及び磁石を備えた治具３２の各接触面に、メタルマスク３１ａと、磁石を備えた治具３２との間の磁力による外力がかかる。
そして、メタルマスク３１ａ、半導体基板１０１、非磁性治具３４、及び磁石を備えた治具３２を重ねた状態でロードロック室２１へ搬送し、ロードロック室２１を所定の真空度になるまで排気する（図４の工程Ｂ２）。これにより、半導体基板１０１、非磁性治具３４、及び磁石を備えた治具３２の各接触面における空気が排気され、各接触面が密着する。
その後、ロードロック室２１と成膜室２２Ａのゲートバルブを開け、搬送用ロボット２３１ａにより、メタルマスク３１ａ、半導体基板１０１、及び非磁性治具３４を重ねた状態で成膜室２２Ａへ搬送し、ゲートバルブを閉じる（図４の工程Ｃ２）。これにより、ロードロック室２１には、磁石を備えた治具３２が残される。メタルマスク３１ａと、磁石を備えた治具３２との間の磁力による外力が除去されるが、メタルマスク３１ａと半導体基板１０１と非磁性治具３４とが密着された状態は維持される。
成膜室２２Ａにおいて、上述した応用例１と同様の成膜条件で、メタルマスク３１ａによって覆われていないパッシベーション膜１０３の領域にｎ型非晶質シリコンを堆積し、図１２Ｄに示すように、ｎ型非晶質半導体層１０４がパッシベーション膜１０３上に形成される（図４の工程Ｃ２）。
ｎ型非晶質半導体層１０４の形成後、成膜室２２Ａとロードロック室２１のゲートバルブを開け、搬送用ロボット２３１ａにより、メタルマスク３１ａ、ｎ型非晶質半導体層１０４が形成された半導体基板１０１、及び非磁性治具３４を重ねた状態で成膜室２２Ａからロードロック室２１へ搬送し、ゲートバルブを閉じる。
そして、ロードロック室２１に残された磁石を備えた治具３２に非磁性治具３４が接触するように、メタルマスク３１ａと半導体基板１０１と非磁性治具３４とを重ねて配置し、ロードロック室２１を所定の真空度になるまで排気する（図４の工程Ｂ２）。
その後、ロードロック室２１とアライメント室２４のゲートバルブを開け、搬送用ロボット２３１ａにより、メタルマスク３１ａ、半導体基板１０１、及び非磁性治具３４を重ねた状態でアライメント室２４へ搬送する。そして、図１２Ｅに示すように、メタルマスク３１ａに替えて、ｐ型非晶質半導体層１０５を形成するためのメタルマスク３１ｂを半導体基板１０１の裏面上、すなわち、半導体基板１０１のパッシベーション膜１０３とｎ型非晶質半導体層１０４の上に配置する。
その後、アライメント室２４と成膜室２２Ｂのゲートバルブを開け、搬送用ロボット２３１ａにより、メタルマスク３１ｂ、半導体基板１０１、及び非磁性治具３４を重ねた状態でアライメント室２４から成膜室２２Ａへ搬送し、ゲートバルブを閉じる。
成膜室２２Ｂにおいて、上述した応用例１と同様の成膜条件で、メタルマスク３１ｂによって覆われていないパッシベーション膜１０３の領域にｐ型非晶質シリコンを堆積し、図１２Ｆに示すように、ｐ型非晶質半導体層１０５がパッシベーション膜１０３上に形成される（図４の工程Ｃ２）。
ｐ型非晶質半導体層１０５の形成後は、成膜室２２Ｂとアライメント室２４のゲートバルブを開け、搬送用ロボット２３１ａにより、メタルマスク３１ｂ、半導体基板１０１、及び非磁性治具３４を重ねた状態で成膜室２２Ｂからアライメント室２４へ搬送し、ゲートバルブを閉じる。そして、成膜室２２Ｂにおいて、メタルマスク３１ｂを半導体基板１０１の裏面から取り外すことにより、図７に示す光電変換素子１００が形成される。
（応用例４）
本応用例では、第４実施形態の成膜方法を用いて光電変換素子１００を製造する方法を説明する。以下、主として応用例３と異なる製造工程を説明する。
まず、応用例３と同様、半導体基板１０１の受光面に反射防止膜１０２を形成し、その後、図１２Ａに示すように、反射防止膜１０２に非磁性治具３４が接触するように、半導体基板１０１と非磁性治具３４とを重ねてロードロックチャンバーに搬送する。
図１４は、本応用例におけるロードロックチャンバーの構成例を示す模式図である。ロードロックチャンバー２０４は、応用例３と同様のロードロック室２１と搬送室２３ａに加え、成膜室２５Ａ、２５Ｂ、２５Ｃとアライメント室２６とを備える。
成膜室２５Ａ、２５Ｂ、２５Ｃとアライメント室２６のそれぞれは、搬送室２３ａと連結され、ゲートバルブによって搬送室２３ａと仕切られている。ロードロック室２１、搬送室２３ａ、及び成膜室２５Ａ、２５Ｂ、２５Ｃとアライメント室２６の各々は、排気装置（図示せず）により、所定の真空度になるまで排気される。
成膜室２５Ａは、例えば、プラズマＣＶＤ法によってｎ型非晶質シリコンを成膜するために用いられる。成膜室２５Ｂは、例えば、プラズマＣＶＤ法によってｐ型非晶質シリコンを成膜するために用いられる。成膜室２５Ａと成膜室２５Ｂは、磁石を備えた治具３２を備える。成膜室２５Ａと成膜室２５Ｂにおいて、磁石を備えた治具３２は、半導体基板１０１が配置される位置に設けられている。成膜室２５Ｃは、例えば、プラズマＣＶＤ法によってｉ型非晶質シリコンを成膜するために用いられる。
アライメント室２６は、ｎ型非晶質半導体層１０４又はｐ型非晶質半導体層１０５を半導体基板１０１に形成するためのメタルマスクを備え、半導体基板１０１上にメタルマスクを配置する。
ロードロックチャンバー２０４に搬送された、反射防止膜１０２が形成された半導体基板１０１と非磁性治具３４は、ロードロック室２１へ配置され、ロードロック室２１を所定の真空度になるまで排気する。
その後、ロードロック室２１と成膜室２５Ｃのゲートバルブを開け、搬送用ロボット２３１ａにより、反射防止膜１０２が形成された半導体基板１０１と非磁性治具３４とをロードロック室２１から成膜室２５Ｃに搬送し、ゲートバルブを閉じる。
そして、成膜室２５Ｃにおいて、例えば上述した応用例３と同様の成膜条件でｉ型非晶質シリコンを成膜することにより、図１２Ｂに示すように、半導体基板１０１の裏面にパッシベーション膜１０３が形成される。
パッシベーション膜１０３の形成後、成膜室２５Ｃからパッシベーション膜１０３が形成された半導体基板１０１と非磁性治具３４とを重ねた状態で取り出し、ｎ型非晶質半導体層１０４を形成するためのメタルマスク３１ａを半導体基板１０１の裏面に重ねる（図５の工程Ａ３、図１２Ｃ参照）。
そして、メタルマスク３１ａ、半導体基板１０１、及び非磁性治具３４を重ねた状態でロードロック室２１へ搬送し、ロードロック室２１を所定の真空度になるまで排気する（図５の工程Ｂ３）。
その後、ロードロック室２１と成膜室２５Ａのゲートバルブを開け、搬送用ロボット２３１ａにより、メタルマスク３１ａ、半導体基板１０１、及び非磁性治具３４を重ねた状態で成膜室２５Ａへ搬送し、ゲートバルブを閉じる（図５の工程Ｃ３）。
成膜室２５Ａに搬送されたメタルマスク３１ａ、半導体基板１０１、及び非磁性治具３４は、図１２Ｃに示すように、成膜室２５Ａにおける磁石を備えた治具３２に非磁性治具３４が接触するように配置される。これにより、真空中において、メタルマスク３１ａ、半導体基板１０１、非磁性治具３４、及び磁石を備えた治具３２の各接触面に、メタルマスク３１ａと、磁石を備えた治具３２との間の磁力による外力がかかり、メタルマスク３１ａ、半導体基板１０１、非磁性治具３４、及び磁石を備えた治具３２の各接触面が密着する。
そして、成膜室２５Ａにおいて、上述した応用例３と同様の成膜条件でｎ型非晶質シリコンを成膜することにより、図１５Ａに示すように、メタルマスク３１ａによって覆われていないパッシベーション膜１０３上の領域にｎ型非晶質半導体層１０４が形成される。
ｎ型非晶質半導体層１０４の形成後、成膜室２５Ａとアライメント室２６のゲートバルブを開け、搬送用ロボット２３１ａにより、メタルマスク３１ａ、ｎ型非晶質半導体層１０４が形成された半導体基板１０１、及び非磁性治具３４を重ねた状態で成膜室２５Ａからアライメント室２６へ搬送し、ゲートバルブを閉じる。
そして、アライメント室２６において、メタルマスク３１ａに替えて、ｐ型非晶質半導体層１０５を形成するためのメタルマスク３１ｂを半導体基板１０１の裏面上、すなわち、半導体基板１０１のパッシベーション膜１０３とｎ型非晶質半導体層１０４の上に配置する。その後、アライメント室２６と成膜室２５Ｂのゲートバルブを開け、搬送用ロボット２３１ａにより、メタルマスク３１ｂ、半導体基板１０１、及び非磁性治具３４を重ねた状態でアライメント室２６から成膜室２５Ｂへ搬送し、ゲートバルブを閉じる。
そして、図１２Ｅに示すように、成膜室２５Ｂに搬送されたメタルマスク３１ｂ、半導体基板１０１、及び非磁性治具３４は、成膜室２５Ｂにおける磁石を備えた治具３２と非磁性治具３４とが接触するように配置される。これにより、真空中において、メタルマスク３１ｂ、半導体基板１０１、非磁性治具３４、及び磁石を備えた治具３２の各接触面に、メタルマスク３１ｂと磁石を備えた治具３２との間の磁力による外力がかかる。その結果、メタルマスク３１ｂ、半導体基板１０１、非磁性治具３４、及び磁石を備えた治具３２の各接触面が密着する。
そして、成膜室２５Ｂにおいて、上述した応用例３と同様の成膜条件でｐ型非晶質シリコンを成膜することにより、図１５Ｂに示すように、メタルマスク３１ｂによって覆われていないパッシベーション膜１０３上の領域にｐ型非晶質半導体層１０５が形成される。
ｐ型非晶質半導体層１０５の形成後、成膜室２５Ｂとアライメント室２６のゲートバルブを開け、搬送用ロボット２３１ａにより、メタルマスク３１ｂ、ｎ型非晶質半導体層１０４とｐ型非晶質半導体層１０５とが形成された半導体基板１０１、及び非磁性治具３４を重ねた状態で成膜室２５Ｂからアライメント室２６へ搬送し、ゲートバルブを閉じる。
ｐ型非晶質半導体層１０５の形成後は、上述の応用例３と同様、メタルマスク３１ｂ、ｎ型非晶質半導体層１０４が形成された半導体基板１０１、及び非磁性治具３４を重ねた状態で成膜室２５Ｂからアライメント室２６へ搬送して半導体基板１０１の裏面からメタルマスク３１ｂを取り外すことにより、図７に示す光電変換素子１００が形成される。
＜変形例＞
以上、本発明の実施の形態を説明したが、上述した実施形態は本発明を実施するための例示に過ぎない。よって、本発明は上述した実施形態に限定されることなく、その趣旨を逸脱しない範囲内で上述した実施形態を適宜変形して実施することが可能である。以下、本発明の変形例について説明する。
（１）上述した第１実施形態では、真空チャンバー１０からメタルマスク３１、基板３０，及び磁石を備えた治具３２を取り出し、大気中で、磁石を備えた治具３２を基板３０から引き離す例を説明したが、真空チャンバー１０内で磁石を備えた治具３２を引き離すようにしてもよい。つまり、真空チャンバー１０内にメタルマスク３１、基板３０，及び磁石を備えた治具３２を配置して真空引きした後、真空チャンバー１０内で、磁石を備えた治具３２と基板３０とを引き離すようにしてもよい。
（２）上述した第１実施形態では、成膜装置１は、真空チャンバー１０と、ロードロック室２１及び成膜室２２を１つずつ備える例を説明したが、図１６に示すにように、ロードロック室２１と成膜室２１がそれぞれ複数設けられていてもよい。このように構成することにより、複数の基板を並行して成膜処理することができる。また、この場合であっても、複数のロードロック室２１と複数の成膜室２２のそれぞれに磁石を備えた治具３２を用意する必要はなく、磁石を備えた治具３２に要するコストを低減することができる。
（３）上述した第１〜第４実施形態及び応用例において、磁石を備えた治具３２を図１７Ａ〜１７Ｃのいずれかのように構成してもよい。図１７Ａ〜１７Ｃは、磁石を備えた治具の概略構成を示す模式図である。
図１７Ａに示す例では、磁石を備えた治具３２Ａは、矩形形状を有する磁石部材３２１１と非磁性板３２１２とから構成される。また、図１７Ｂに示す例では、磁石を備えた治具３２Ｂは、３つの磁石部材３２１１と非磁性板３２１２とを備える。
図１７Ａ及び図１７Ｂにおいて、磁石を備えた治具３２Ａ，３２Ｂは、非磁性板３２１２の上に磁石部材３２１１が積層された構造を有する。磁石部材３２１１と非磁性板３２１２は、接着剤によって接着されていてもよいし、留め具等を用いて固定されていてもよい。
磁石部材３２１１は、例えば、ネオジウム磁石、フェライト磁石、サマリウムコバルト磁石等で構成され、所定の磁力及び耐久性を備える。磁石部材３２１１は、成膜工程の温度よりも磁石部材３２１Ａのキュリー点が高くなるように設計されていればよい。非磁性板３２１２は、ガラス、セラミック、非磁性金属等の材料で構成され、所定の剛性と耐久性を備える。
なお、磁石部材３２１１と非磁性板３２１２の構成は図１７Ａ及び図１７Ｂに示す構成に限らない。磁石部材３２１１は、１又は複数の磁石部材で構成されていてもよいし、非磁性板３２１２は、１又は複数の非磁性板で構成されていてもよい。
また、図１７Ｃに示す磁石を備えた治具３２Ｃは、図１７Ａに示す磁石部材３２１１と非磁性板３２１２に加え、矩形形状を有する保護板３２１３を備え、非磁性板３２１２、磁石部材３２１１、保護板３２１３をこの順に積層して構成されている。なお、保護板３２１３は、磁石部材３２１１と非磁性板３２１２の側面まで覆っていてもよい。
保護板３２１３は、例えば、非磁性金属やガラス等の材料で構成される。保護板３２１３を磁石部材３２１１の上に設けることにより、磁石部材３２１１の表面の摩耗による劣化、及び汚染を防止することができる。保護板３２１３は、磁石部材３２１１及び非磁性板３２１２とネジ等によって機械的に固定されていることが望ましい。このように構成することで、摩耗度や汚染状況に応じて保護板３２１３を取り替えることができる。また、保護板３２１３は、磁石部材３２１１よりも低コストの材料によって構成されていることが望ましい。このように構成することにより、保護板３２１３を取り替える際のコストを低減することができる。
なお、上記図１７Ａ〜図１７Ｃでは磁石を備えた治具が矩形形状を有する例を示したが、磁石を備えた治具の形状はこれに限らない。例えば、円形形状や多角形の形状を有するものでもよい。
（４）上述した第１〜第４実施形態及び応用例では、基板と密着用部材とが重なり合う方向に外力を加える構成として、磁石を備えた治具を用いて外力を加える例を説明したが、外力を加える構成はこれに限らない。例えば、基板と密着用部材とが重なり合う方向に機械的に押圧してもよい。

Claims (5)

  1. 基板に薄膜を形成する成膜方法であって、
    前記基板の一方の面に接触するように密着用部材を重ね、前記基板と前記密着用部材とが重なり合う方向に、磁石を用いた外力を加えた状態で、前記基板と前記密着用部材とを真空下に置く密着工程と、
    大気圧下又は真空下において、前記密着用部材から前記磁石を離すことによって前記外力を除去する外力除去工程と、
    前記外力除去工程の後、前記密着用部材が密着された状態で前記基板を搬送する搬送工程と、
    前記搬送工程で搬送された前記基板の一方の面又は他方の面の上に薄膜を形成する成膜工程と、
    を有する成膜方法。
  2. 請求項１に記載の成膜方法であって、
    前記密着用部材は、開口部を有するメタルマスクであり、
    前記密着工程は、前記基板の他方の面の側に前記磁石を配置し、前記メタルマスクと前記磁石とで前記基板を挟持して前記外力を加え、
    前記外力除去工程は、前記磁石と前記メタルマスクとを離間することにより前記外力を除去し、
    前記成膜工程は、前記基板の一方の面において前記メタルマスクの開口部が設けられた領域に前記薄膜を形成する、成膜方法。
  3. 請求項２に記載の成膜方法であって、
    前記密着工程において、さらに、前記基板の他方の面と接触するように非磁性部材を重ねて配置し、前記メタルマスクと前記磁石とで、前記基板と前記非磁性部材とを挟持して、前記メタルマスクと前記基板と前記非磁性部材が互いに重なり合う方向に前記外力を加え、
    前記搬送工程は、前記メタルマスクと前記非磁性部材とが前記基板に密着された状態で搬送する、成膜方法。
  4. 請求項２又は３に記載の成膜方法であって、
    前記成膜工程は、化学気相成長法を用いて前記基板の一方の面に薄膜を形成する、成膜方法。
  5. 請求項１に記載の成膜方法であって、
    前記密着用部材は、非磁性材料からなる非磁性部材であり、
    前記密着工程において、さらに、前記基板の他方の面と接触するように磁性部材を重ねて配置するとともに、前記非磁性部材に接触するように前記磁石を配置し、前記磁石と前記磁性部材とで前記基板と前記非磁性部材とを挟持して、前記磁性部材と前記基板と前記非磁性部材が互いに重なり合う方向に前記外力を加え、
    前記外力除去工程は、前記基板と前記非磁性部材から前記磁性部材と前記磁石とを離間することにより前記外力を除去し、
    前記搬送工程は、前記非磁性部材が前記基板に密着された状態で搬送し、
    前記成膜工程は、前記搬送工程で搬送された前記基板の他方の面の上に前記薄膜を形成する、成膜方法。


JP2017513997A 2015-04-20 2016-02-24 成膜方法 Active JP6650440B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015085852 2015-04-20
JP2015085852 2015-04-20
PCT/JP2016/055359 WO2016170841A1 (ja) 2015-04-20 2016-02-24 成膜方法

Publications (2)

Publication Number Publication Date
JPWO2016170841A1 JPWO2016170841A1 (ja) 2018-02-08
JP6650440B2 true JP6650440B2 (ja) 2020-02-19

Family

ID=57143938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017513997A Active JP6650440B2 (ja) 2015-04-20 2016-02-24 成膜方法

Country Status (4)

Country Link
US (1) US10293368B2 (ja)
JP (1) JP6650440B2 (ja)
CN (1) CN107532289B (ja)
WO (1) WO2016170841A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6785171B2 (ja) 2017-03-08 2020-11-18 株式会社日本製鋼所 成膜方法および電子装置の製造方法並びにプラズマ原子層成長装置
CN108359933A (zh) * 2018-03-23 2018-08-03 武汉华星光电半导体显示技术有限公司 成膜组件及其承载组件、成膜方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60170915A (ja) * 1984-02-15 1985-09-04 Yaskawa Electric Mfg Co Ltd 磁性薄膜形成方法
JP2789742B2 (ja) * 1989-12-05 1998-08-20 日本電気株式会社 成膜装置及び成膜方法
JPH10265940A (ja) * 1997-03-28 1998-10-06 Canon Inc 成膜用メタルマスク及びその製造方法
US6527028B2 (en) * 2000-10-02 2003-03-04 Xyron, Inc. Substrate processing apparatus having pressed together supply rolls
JP2002105622A (ja) * 2000-10-04 2002-04-10 Sony Corp 蒸着用治具及び蒸着方法
JP2004183044A (ja) * 2002-12-03 2004-07-02 Seiko Epson Corp マスク蒸着方法及び装置、マスク及びマスクの製造方法、表示パネル製造装置、表示パネル並びに電子機器
JP2005187875A (ja) * 2003-12-25 2005-07-14 Seiko Epson Corp 蒸着装置、蒸着方法、有機ｅｌ装置、および電子機器
JP4441282B2 (ja) * 2004-02-02 2010-03-31 富士フイルム株式会社 蒸着マスク及び有機ｅｌ表示デバイスの製造方法
DE102004034418B4 (de) * 2004-07-15 2009-06-25 Schott Ag Verfahren zur Herstellung struktuierter optischer Filterschichten auf Substraten
EP1830456A1 (en) * 2004-12-24 2007-09-05 Nikon Corporation Magnetic guiding apparatus, stage apparatus, exposure apparatus and device manufacturing method
DE502005007746D1 (de) * 2005-04-20 2009-09-03 Applied Materials Gmbh & Co Kg Verfahren und Vorrichtung zur Maskenpositionierung
GB2425401A (en) * 2005-04-21 2006-10-25 Stuart Philip Speakman Manufacture of microstructures using peelable mask
US20070209437A1 (en) * 2005-10-18 2007-09-13 Seagate Technology Llc Magnetic MEMS device
JP4971723B2 (ja) * 2006-08-29 2012-07-11 キヤノン株式会社 有機発光表示装置の製造方法
DE102006043039A1 (de) * 2006-09-14 2008-03-27 H.C. Starck Gmbh Halbleiterschichten bildende Mischungen von organischen Verbindungen
GB0620955D0 (en) * 2006-10-20 2006-11-29 Speakman Stuart P Methods and apparatus for the manufacture of microstructures
US20110001126A1 (en) * 2009-07-02 2011-01-06 Sharp Kabushiki Kaisha Nitride semiconductor chip, method of fabrication thereof, and semiconductor device
CN101697343B (zh) * 2009-10-27 2011-06-15 苏州纳科显示技术有限公司 一种薄膜封装方法
US20140165906A1 (en) * 2012-12-13 2014-06-19 Varian Semiconductor Equipment Associates, Inc. Magnetic masks for an ion implant apparatus
KR102084696B1 (ko) * 2013-01-23 2020-03-05 삼성디스플레이 주식회사 표시장치용 박막 증착 장치, 표시장치의 박막 증착용 마스크 유닛, 표시장치 및 그 제조방법
JP2015014024A (ja) * 2013-07-04 2015-01-22 株式会社ブイ・テクノロジー スパッタリング装置及びスパッタリング成膜方法
US9790598B2 (en) * 2013-08-22 2017-10-17 Sikorsky Aircraft Corporation Removable mask for coating a substrate
JP2015124394A (ja) * 2013-12-25 2015-07-06 株式会社ジャパンディスプレイ 表示装置に製造方法

Also Published As

Publication number Publication date
CN107532289B (zh) 2020-06-23
CN107532289A (zh) 2018-01-02
US10293368B2 (en) 2019-05-21
JPWO2016170841A1 (ja) 2018-02-08
US20180161808A1 (en) 2018-06-14
WO2016170841A1 (ja) 2016-10-27

Similar Documents

Publication Publication Date Title
TWI696231B (zh) 基板的雙面加工系統及方法
TWI518832B (zh) 真空處理系統架構
KR101109310B1 (ko) 솔라 패널 형성을 위한 시스템 아키텍쳐 및 방법
US10008605B2 (en) Connecting structure and method for manufacturing the same, and semiconductor device
US10177328B2 (en) Electronic device and method of manufacturing the same
WO2023213189A1 (zh) 半导体工艺设备及形成叠层薄膜结构的方法
WO2010080358A3 (en) Edge film removal process for thin film solar cell applications
JP2002217119A (ja) プラズマｃｖｄ法及び装置
JP6650440B2 (ja) 成膜方法
TW201518532A (zh) 用於基板之支承配置及應用其之設備及方法
KR20210149903A (ko) 후면 물리 기상 증착을 위한 방법 및 장치
WO2008065804A1 (fr) Appareil et procédé permettant la fabrication d'un élément semi-conducteur et élément semi-conducteur fabrique par le procédé
CN114005775A (zh) 基片的处理系统及方法
US11572618B2 (en) Method and chamber for backside physical vapor deposition
JP3268965B2 (ja) 基板上に半導体膜を形成するための装置および方法
JP2014515875A (ja) マルチチャンバー太陽電池モジュール処理システム及び方法
JP5846780B2 (ja) 真空処理装置及び真空処理方法、リチウムイオン二次電池の製造方法
JP5262501B2 (ja) 基板処理装置及び基板処理方法
JP3560109B2 (ja) 薄膜光電変換素子の製造方法および製造装置
JP2013131617A (ja) シリコンエピタキシャルウェーハの製造方法
JP2013098436A (ja) Ｓｏｉウェーハ
TW202127518A (zh) 多層堆疊薄膜的沉積裝置及方法
JP5023914B2 (ja) 薄膜製造装置及び薄膜製造方法
KR102042819B1 (ko) 멤브레인 게이트 fet 소자 및 그 제조방법
JPH0650734B2 (ja) 非晶質シリコン太陽電池の薄膜製造装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190827

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20191024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200120

R150 Certificate of patent or registration of utility model

Ref document number: 6650440

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150