KR101109310B1 - 솔라 패널 형성을 위한 시스템 아키텍쳐 및 방법 - Google Patents

솔라 패널 형성을 위한 시스템 아키텍쳐 및 방법 Download PDF

Info

Publication number
KR101109310B1
KR101109310B1 KR1020087026778A KR20087026778A KR101109310B1 KR 101109310 B1 KR101109310 B1 KR 101109310B1 KR 1020087026778 A KR1020087026778 A KR 1020087026778A KR 20087026778 A KR20087026778 A KR 20087026778A KR 101109310 B1 KR101109310 B1 KR 101109310B1
Authority
KR
South Korea
Prior art keywords
chamber
chambers
cluster tool
sided transfer
silicon layer
Prior art date
Application number
KR1020087026778A
Other languages
English (en)
Other versions
KR20080108595A (ko
Inventor
시니치 쿠리타
타카코 타케하라
수하일 앤워
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20080108595A publication Critical patent/KR20080108595A/ko
Application granted granted Critical
Publication of KR101109310B1 publication Critical patent/KR101109310B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/206—Particular processes or apparatus for continuous treatment of the devices, e.g. roll-to roll processes, multi-chamber deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67184—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the presence of more than one transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67236—Apparatus for manufacturing or treating in a plurality of work-stations the substrates being processed being not semiconductor wafers, e.g. leadframes or chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Photovoltaic Devices (AREA)

Abstract

클러스터 툴을 이용하여 n-도핑형 실리콘, p-도핑형 실리콘, 진성 비정질 실리콘, 및 진성 미세결정 실리콘으로부터 솔라 패널을 형성하는 방법 및 장치가 개시된다. 클러스터 툴은 하나 이상의 로드 록 챔버 및 하나 이상의 이송 챔버를 포함한다. 다수의 클러스터가 이용될 때, 하나 이상의 버퍼 챔버가 클러스터들 사이에 위치될 수 있다. 다수의 프로세싱 챔버들이 상기 이송 챔버에 부착된다. 5개 내지 13개의 프로세싱 챔버들이 존재할 수 있다.

Description

솔라 패널 형성을 위한 시스템 아키텍쳐 및 방법 {SYSTEM ARCHITECTURE AND METHOD FOR SOLAR PANEL FORMATION}
본 발명의 실시예들은 평판 디스플레이(즉, LCD, OLED, 및 기타 다른 타입의 평판 디스플레이) 프로세싱, 반도체 웨이퍼 프로세싱, 및 솔라 패널 프로세싱과 같은 기판 프로세싱 장치 및 방법에 관한 것이다.
대형 기판(즉, 평판 디스플레이, 솔라 셀, 등)에 대한 증착시에, 기판 처리량(throughput)이 문제가 될 수 있다. 그에 따라, 개선된 장치 및 방법이 요구되고 있다.
본 발명은 클러스터 툴(cluster tool)을 이용하여 n-도핑형 실리콘, p-도핑형 실리콘, 진성 비정질 실리콘, 및 진성 미세결정 실리콘으로부터 솔라 패널을 형성하기 위한 장치 및 방법을 포함한다. 클러스터 툴은 하나 이상의 로드 록 챔버 및 하나 이상의 이송 챔버를 포함한다. 다수 클러스터들이 이용될 때, 하나 이상의 버퍼(buffer) 챔버가 클러스터들 사이에 배치될 수 있다. 다수의 프로세싱 챔버들이 이송 챔버에 부착된다.
일 실시예에서, 클러스터 툴 구성이 개시된다. 클러스터 툴 구성은 다수의 6-면형 이송 챔버, 인접한 6-면형 이송 챔버들 사이에 결합된 하나 이상의 버퍼 챔버, 상기 6-면형 이송 챔버들 중 하나에 결합된 하나 이상의 p-도핑형 실리콘 증착 챔버, 그리고 상기 6-면형 이송 챔버들 중 하나에 결합된 하나 이상의 n-도핑형 실리콘 증착 챔버, 그리고 상기 다수의 6-면형 이송 챔버들에 결합된 다수의 진성 실리콘 증착 챔버를 포함한다. 진성 실리콘 증착 챔버의 개체수는 조합된 p-도핑형 실리콘 증착 챔버의 개체수 및 n-도핑형 실리콘 증착 챔버의 개체수 보다 많다.
다른 실시예에서, PIN 구조물 형성 방법이 개시된다. 그 방법은 (a) 제 1 기판을 p-도핑형 실리콘 증착 챔버 내에서 배치하고 상기 제 1 기판 상에 p-도핑형 실리콘 층을 증착(depositing)하는 단계, (b) 상기 제 1 기판을 제 1 진성 실리콘 증착 챔버로 이송하고 상기 제 1 기판 상의 p-도핑형 실리콘 층 상에 진성 실리콘 층을 증착하는 단계, (c) 제 2 기판을 p-도핑형 실리콘 증착 챔버 내에서 배치하고 상기 제 2 기판 상에 p-도핑형 실리콘 층을 증착하는 단계, (d) 상기 제 2 기판을 제 2 진성 실리콘 증착 챔버로 이송하고 상기 제 2 기판 상의 p-도핑형 실리콘 층 상에 진성 실리콘 층을 증착하는 단계로서, 상기 제 2 기판 상의 p-도핑형 실리콘 층에 진성 실리콘 층을 증착하는 단계가 상기 제 1 기판 상의 p-도핑형 실리콘 층에 진성 실리콘 층을 증착하는 단계와 동시에 이루어지는, 상기 제 2 기판 상에 p-도핑형 실리콘 층을 증착하는 단계, (e) 제 3 기판을 p-도핑형 실리콘 증착 챔버 내에서 배치하고 상기 제 3 기판 상에 p-도핑형 실리콘 층을 증착하는 단계, (f) 상기 제 3 기판을 제 3 진성 실리콘 증착 챔버로 이송하고 상기 제 3 기판 상의 p-도핑형 실리콘 층 상에 진성 실리콘 층을 증착하는 단계로서, 상기 제 3 기판 상의 p-도핑형 실리콘 층에 진성 실리콘 층을 증착하는 단계가 상기 제 2 기판 상의 p-도핑형 실리콘 층에 진성 실리콘 층을 증착하는 단계와 동시에 이루어지는, 상기 제 3 기판 상에 p-도핑형 실리콘 층을 증착하는 단계, (g) 제 4 기판을 p-도핑형 실리콘 증착 챔버 내에서 배치하고 상기 제 4 기판 상에 p-도핑형 실리콘 층을 증착하는 단계, (h) 상기 제 1 기판을 n-도핑형 실리콘 증착 챔버로 이송하고 상기 제 1 기판 상의 진성 실리콘 층에 n-도핑형 실리콘 층을 증착하는 단계, 그리고 (i) 상기 제 4 기판을 제 1 진성 실리콘 증착 챔버로 이송하고 상기 제 4 기판 상의 p-도핑형 실리콘 층에 진성 실리콘 층을 증착하는 단계를 포함한다.
이하에서는, 이상에서 설명한 본 발명의 특징들을 보다 구체적으로 이해할 수 있도록, 첨부 도면들에 일부가 도시된 실시예들을 참조하여 본 발명에 대해서 보다 구체적으로 설명한다. 그러나, 첨부 도면들은 단지 본 발명의 통상적인 실시예들을 도시한 것이고, 그에 따라 본 발명의 범위를 제한하는 것으로 이해되지 않아야 하며, 따라서 본 발명은 그와 균등한 실시예들도 포함할 것이다.
도 1은 본 발명의 하나의 클러스터 툴을 도시한 평면도이다.
도 2는 본 발명의 더블(double) 클러스터 툴을 도시한 평면도이다.
도 3 내지 도 5는 본 발명의 트리플(triple) 클러스터 툴을 도시한 평면도이다.
도 6a 내지 6c는 본 발명의 클러스터 툴을 도시한 평면도이다.
본 발명은 클러스터 툴을 이용하여 솔라 패널을 형성하는 방법 및 장치에 관한 것이다. 클러스터 툴은 하나 이상의 로드 록 챔버 및 하나 이상의 이송 챔버를 포함한다. 다수 클러스터들이 사용될 때, 하나 이상의 버퍼 챔버가 클러스터들 사이에 배치될 수 있다. 다수의 프로세싱 챔버들이 이송 챔버에 부착될 것이다. 5개 정도의 적은 수로부터 13개 정도의 많은 수의 프로세싱 챔버들이 클러스터 툴 내에 존재할 수 있다. 솔라 패널은 n-도핑형 실리콘, p-도핑형 실리콘, 진성 비정질 실리콘, 및 진성 미세결정 실리콘으로부터 형성될 것이다.
도 1은 비정질 실리콘 싱글(single) PIN 정크션 솔라 패널을 형성하는데 이용될 수 있는 단일 클러스터 툴(100)을 도시한다. 챔버는 하나의 로드 록 챔버(102) 및 하나의 이송 챔버(106)를 구비한다. 이송 챔버의 둘레에는 5개의 프로세싱 챔버(104)가 있다. 싱글 PIN 정크션을 제조하도록 구성된 클러스터 툴의 일 실시예에서, 각각의 프로세스 챔버(104)는 각각의 층(즉, p-도핑형 실리콘, 진성 실리콘, 및 n-도핑형 실리콘)을 증착할 수 있을 것이다. 싱글 PIN 정크션을 제조하도록 구성된 클러스터 툴의 다른 실시예에서, 하나의 프로세스 챔버(104)는 p-도핑형 실리콘을 증착할 수 잇고, 3개의 프로세스 챔버(104)는 진성 실리콘 층을 증착할 수 있으며, 하나의 프로세스 챔버(104)는 n-도핑형 실리콘 층을 증착할 수 있다. 비정질 실리콘 싱글 PIN 정크션 솔라 패널을 형성할 때, 단일 클러스터 툴은 시간당 약 18개의 기판을 프로세싱할 수 있을 것이다.
다른 실시예에서, 단일 클러스터 툴(100)은 유리상에 결정질 실리콘을 만들도록 구성될 수 있다. 하나의 프로세스 챔버(104)가 n-도핑형 실리콘 층을 증착하 도록 구성될 수 있고 하나의 프로세스 챔버(104)는 p-도핑형 실리콘 층을 증착하도록 구성될 수 있다. 프로세스 챔버(104)는 SiNx 층을 증착하기 위해서 이용될 수 있다.
다른 실시예에서, 단일 클러스터 툴(100)은 더블 PIN 정크션 셀을 형성하도록 구성될 수 있다. 더블 PIN 정크션 셀을 제조하도록 구성된 클러스터 툴(100)의 일 실시예에서, 각 프로세스 챔버(104)는 각각의 층(즉, p-도핑형 실리콘 층, 진성 비정질 실리콘 층, 및 n-도핑형 실리콘 층)을 증착할 수 있다. 더블 PIN 정크션 셀을 형성하도록 구성된 클러스터 툴의 다른 실시예에서, 하나의 프로세스 챔버(104)는 p-도핑형 실리콘 층을 증착할 수 있고, 하나의 프로세스 챔버(104)는 n-도핑형 실리콘 층을 증착할 수 있으며, 3개의 프로세스 챔버(104)는 진성 비정질 실리콘 층을 증착할 수 있다.
도 2는 비정질 실리콘 PINPIN 더블 정크션을 형성하는데 이용될 수 있는 더블 클러스터 툴(200)을 도시한다. 클러스터 툴은 두 개의 이송 챔버(212), 상기 이송 챔버(212)들 사이의 버퍼 챔버(206), 로드 록 챔버(202), 및 언로드 록 챔버(210)를 구비하나, 언로드 록 챔버(210)는 제거될 수 있고 또 추가적인 프로세스 챔버로 대체될 수 있다. 사용될 수 있는 추가적인 프로세스 챔버는 진성 비정질 실리콘 증착 챔버가 될 수 있을 것이다. 일반적으로, 로드 록 챔버를 대체할 수 있는 프로세싱 챔버는 대부분의 시간을 차지하는 시퀀스(sequence)의 프로세스를 실시하는 프로세싱 챔버가 될 수 있다. 프로세싱 챔버(204)는 이송 챔버(212)들 중 하나를 둘러싸고, 추가적인 프로세스 챔버(208)는 다른 이송 챔버(212)를 둘러싼다. 가장 느리게 증착되는 층을 증착하기 위해서 추가적인 챔버를 부가함으로써, 기판 적체(backlog)가 감소될 수 있다.
도 2의 클러스터 툴(200)을 이용하여 하이브리드 마이크로몰프 셀(hybrid micromorph cell) 또는 비정질 실리콘/미세결정 실리콘 텐덤(tandem) 셀을 형성할 수 있을 것이다. 하이브리드 또는 텐덤 셀을 형성하도록 구성된 클러스터 툴(200)의 일 실시예에서, 각 프로세스 챔버(204, 208)는 각각의 층(즉, p-도핑형 실리콘 층, 진성 비정질 실리콘 층, 진성 미세결정 실리콘 층, 및 n-도핑형 실리콘 층)을 증착할 수 있다. 하이브리드 또는 텐덤 셀을 형성하도록 구성된 클러스터 툴(200)의 다른 실시예에서, 하나의 프로세스 챔버(204)가 p-도핑형 실리콘 층을 증착할 수 있고, 하나의 프로세스 챔버(204)가 n-도핑형 실리콘 층을 증착할 수 있으며, 2개의 챔버(204)가 진성 비정질 실리콘 층을 증착할 수 있으며, 4 또는 5개의 프로세스 챔버(208)가 진성 미세결정 실리콘 층을 증착할 수 있다.
비정질 실리콘 PINPIN 더블 정크션의 일 실시예에서, 더블 클러스터 툴이 3개의 p-도핑형 실리콘 증착 챔버, 2개의 n-도핑형 실리콘 증착 챔버, 그리고 3 또는 4개의 진성 비정질 실리콘 증착 챔버를 구비할 수 있다. 다른 실시예에서, 하나의 p-도핑형 실리콘 증착 챔버, 하나의 n-도핑형 실리콘 증착 챔버, 그리고 6 또는 7개의 진성 비정질 실리콘 증착 챔버가 존재한다. 더블 클러스터 툴을 이용한 비정질 실리콘 PINPIN 더블 정크션에 대한 처리량은 시간당 약 18개 기판이다.
도 3은 비정질 실리콘/미세결정 실리콘 텐덤 PINPIN 더블 정크션을 증착하는 데 이용될 수 있는 선형 트리플 클러스터 툴(300)을 도시한다. 선형 클러스터 툴(300)이라는 용어에 의해서, 로드 록 챔버(302), 이송 챔버(314), 언로드 록 챔버(312), 및 임의 버퍼 챔버(306)가 동일한 선형 평면을 따라 위치된다는 것을 이해할 것이다. 클러스터 툴(300)은 언로드 록 챔버(312)를 구비하나, 언로드 록 챔버(312)를 제거하고 추가적인 프로세스 챔버로 대체할 수도 있을 것이다. 사용될 수 있는 추가적인 프로세스 챔버는 진성 미세결정 실리콘 증착 챔버가 될 수 있을 것이다. 일반적으로, 로드 록 챔버를 대체할 수 있는 프로세싱 챔버는 대부분의 시간을 차지하는 시퀀스(sequence)의 프로세스를 실시하는 프로세싱 챔버가 될 수 있다. 일반적으로, 진성 미세결정 실리콘 층은 가장 느리게 형성되는 층이다. 그에 따라, 만약 언로드 록 챔버(312)가 프로세싱 챔버에 의해서 대체되어야 한다면, 프로세싱 챔버는 일반적으로 진성 미세결정 실리콘 증착 층이 될 것이다. 가장 느리게 증착되는 층을 증착하기 위해서 추가적인 챔버를 부가함으로써, 기판 적체가 감소될 수 있을 것이다. 도 3 및 도 4에 도시된 직선 형태로 존재할 때, 클러스터 툴은, 일 실시예(도 4 참조)에서, 1950 mm x 2250 mm 기판의 경우에 약 22000 mm 길이와 약 11000mm의 폭을 가질 수 있을 것이다.
프로세싱 챔버(304, 308, 310)에 의해서 둘러싸인 3개의 이송 챔버(314)들이 존재한다. 2개의 버퍼 챔버(306) 역시 클러스터들 사이에 존재한다. 버퍼 챔버(306)는 제 1 및 제 2 클러스터 사이에 위치하고, 버퍼 챔버(306)는 제 2 및 제 3 클러스터 사이에 위치한다.
도 3의 클러스터 툴(300)을 이용하여 하이브리드 마이크로몰프 셀 또는 비정 질 실리콘/미세결정 실리콘 텐덤 셀을 형성할 수 있을 것이다. 하이브리드 또는 텐덤 셀을 형성하도록 구성된 클러스터 툴(300)의 일 실시예에서, 각 프로세스 챔버(304, 308, 310)는 각각의 층(즉, p-도핑형 실리콘 층, 진성 비정질 실리콘 층, 진성 미세결정 실리콘 층, 및 n-도핑형 실리콘 층)을 증착할 수 있다. 하이브리드 또는 텐덤 셀을 형성하도록 구성된 클러스터 툴(300)의 다른 실시예에서, 하나의 프로세스 챔버(304)가 p-도핑형 실리콘 층을 증착할 수 있고, 하나의 프로세스 챔버(304)가 n-도핑형 실리콘 층을 증착할 수 있으며, 2개의 챔버(304)가 진성 비정질 실리콘 층을 증착할 수 있으며, 8 또는 9개의 프로세스 챔버(308, 310)가 진성 미세결정 실리콘 층을 증착할 수 있다.
도 3의 클러스터 툴(300)을 이용하여 더블 PIN 정크션 셀을 형성할 수 있다. 더블 PIN 정크션 셀을 형성하도록 구성된 클러스터 툴(300)의 일 실시예에서, 각 프로세스 챔버(304, 308, 310)는 각각의 층(즉, p-도핑형 실리콘 층, 진성 비정질 실리콘 층, 및 n-도핑형 실리콘 층)을 증착할 수 있다. 더블 PIN 정크션 셀을 형성하도록 구성된 클러스터 툴(300)의 다른 실시예에서, 하나의 프로세스 챔버(304)가 p-도핑형 실리콘 층을 증착할 수 있고, 하나의 프로세스 챔버(304)가 n-도핑형 실리콘 층을 증착할 수 있으며, 10 또는 11개의 프로세스 챔버(304, 308, 310)가 진성 비정질 실리콘 층을 증착할 수 있다.
도 4는 로드 록 챔버(402), 프로세스 챔버(404, 408, 410), 버퍼 챔버(406), 이송 챔버(414), 및 언로드 록 챔버(412)를 구비하는 트리플 클러스터 툴(400)을 도시한다.
도 4의 클러스터 툴(400)을 이용하여 하이브리드 마이크로몰프 셀 또는 비정질 실리콘/미세결정 실리콘 텐덤 셀을 형성할 수 있을 것이다. 하이브리드 또는 텐덤 셀을 형성하도록 구성된 클러스터 툴(400)의 일 실시예에서, 각 프로세스 챔버(404, 408, 410)는 각각의 층(즉, p-도핑형 실리콘 층, 진성 비정질 실리콘 층, 진성 미세결정 실리콘 층, 및 n-도핑형 실리콘 층)을 증착할 수 있다. 하이브리드 또는 텐덤 셀을 형성하도록 구성된 클러스터 툴(400)의 다른 실시예에서, 하나의 프로세스 챔버(404)가 p-도핑형 실리콘 층을 증착할 수 있고, 하나의 프로세스 챔버(404)가 n-도핑형 실리콘 층을 증착할 수 있으며, 2개의 챔버(404)가 진성 비정질 실리콘 층을 증착할 수 있으며, 8 또는 9개의 프로세스 챔버(408, 410)가 진성 미세결정 실리콘 층을 증착할 수 있다.
도 4의 클러스터 툴(400)을 이용하여 더블 PIN 정크션 셀을 형성할 수 있다. 더블 PIN 정크션 셀을 형성하도록 구성된 클러스터 툴(400)의 일 실시예에서, 각 프로세스 챔버(404, 408, 410)는 각각의 층(즉, p-도핑형 실리콘 층, 진성 비정질 실리콘 층, 및 n-도핑형 실리콘 층)을 증착할 수 있다. 더블 PIN 정크션 셀을 형성하도록 구성된 클러스터 툴(400)의 다른 실시예에서, 하나의 프로세스 챔버(404)가 p-도핑형 실리콘 층을 증착할 수 있고, 하나의 프로세스 챔버(404)가 n-도핑형 실리콘 층을 증착할 수 있으며, 10 또는 11개의 프로세스 챔버(404, 408, 410)가 진성 비정질 실리콘 층을 증착할 수 있다.
비정질 실리콘/미세결정 실리콘 탠덤 더블 정크션 솔라 패널을 형성하는데 있어서, 트리플 클러스터 툴은 시간당 약 14개의 기판을 프로세싱할 수 있다. 각 각의 p-도핑형 실리콘 층 증착과 각각의 진성 실리콘 층 증착 사이에, 챔버들은 약 300초 동안 퍼지(purge)된다.
도 5는 로드 록 챔버(502) 및 언로드 록 챔버(512)를 구비하는 선형 트리플 클러스터 툴(500)을 도시한다. 로드 록 챔버(502) 및 언로드 록 챔버(512)는 단일 슬롯 챔버이다. 단일 슬롯 챔버는 프로세싱 클러스터 분위기로 개방되는 단 하나의 슬롯만을 가지는 챔버이다. 프로세싱 클러스터 분위기는 프로세스 챔버(504, 508, 510), 이송 챔버(514), 로드 록 챔버(502, 512), 및 버퍼 챔버(506)에 포함되는 모든 영역으로 구성된다.
버퍼 챔버(506)는 듀얼 슬롯 챔버들이다. 각 슬롯이 이송 챔버(514)로 개방된다. 이송 챔버(514) 내에 수용되는 이송 로봇은 듀얼 아암 진공 로봇 또는 단일 아암 진공 로봇이다. 이송 챔버(514)는 진공하에 놓이고; 그에 따라 로봇은 진공 로봇이 된다. 로봇은 챔버에서 챔버로 이동될 때 기판을 파지하고 지지하는데 이용되는 2개의 아암을 구비한다.
이송 챔버(514) 내에서, 로봇은 챔버의 중앙을 중심으로 하여 회전될 수 있다. 로봇 아암은 인접 챔버들 내로 연장되어 기판을 배치하고 제거할 수 있다. 각 챔버는 이송 챔버(514)를 향하는 슬롯을 구비한다. 증착이 CVD일 때, 이송 챔버(514)는 약 1 Torr의 기본 압력에서 작동될 것이다. 프로세싱 챔버가 PVD 챔버일 때, 이송 챔버(514)는 약 1 mTorr의 기본 압력에서 작동될 것이다. 클러스터 이송 챔버(514)를 둘러싸는 CVD 및 PVD 프로세싱 챔버들 사이의 오염을 방지하기 위히셔, 버퍼 챔버(506)는 격리용 슬릿 밸브를 가질 수 있다. 그러한 상황에서, 클러스터들 중 하나가 PVD 증착을 가질 것이고 다른 하나는 CVD 증착을 가질 것이다. 만약, CVD만이 또는 PVD만이 클러스터 툴 내에서 실시된다면, 버퍼 챔버(506) 내에 슬릿 밸브가 존재할 필요는 없을 것이다. 버퍼 챔버(506)는 기판에 대해서 능동적인(active) 가열 또는 냉각을 제공할 수 있을 것이다. 기판 이송중에 발생될 수 있는 기판 위치 오류를 보상하기 위해서, 버퍼 챔버(506)가 또한 기판을 정렬시킬 수 있다. 로봇은 이송 챔버(514)를 중심으로 회전될 수 있으며 버퍼 챔버(506) 및 프로세싱 챔버(504, 508, 510) 내로 연장할 수 있다. 로봇은 또한 z-방향으로 이동될 수 있다.
도 5의 클러스터 툴(500)을 이용하여 하이브리드 마이크로몰프 셀 또는 비정질 실리콘/미세결정 실리콘 텐덤 셀을 형성할 수 있을 것이다. 하이브리드 또는 텐덤 셀을 형성하도록 구성된 클러스터 툴(500)의 일 실시예에서, 각 프로세스 챔버(504, 508, 510)는 각각의 층(즉, p-도핑형 실리콘 층, 진성 비정질 실리콘 층, 진성 미세결정 실리콘 층, 및 n-도핑형 실리콘 층)을 증착할 수 있다. 하이브리드 또는 텐덤 셀을 형성하도록 구성된 클러스터 툴(500)의 다른 실시예에서, 하나의 프로세스 챔버(504)가 p-도핑형 실리콘 층을 증착할 수 있고, 하나의 프로세스 챔버(504)가 n-도핑형 실리콘 층을 증착할 수 있으며, 2개의 프로세스 챔버(504)가 진성 비정질 실리콘 층을 증착할 수 있으며, 8 또는 9개의 프로세스 챔버(508, 510)가 진성 미세결정 실리콘 층을 증착할 수 있다.
도 5의 클러스터 툴(500)을 이용하여 더블 PIN 정크션 셀을 형성할 수 있다. 더블 PIN 정크션 셀을 형성하도록 구성된 클러스터 툴(500)의 일 실시예에서, 각 프로세스 챔버(504, 508, 510)는 각각의 층(즉, p-도핑형 실리콘 층, 진성 비정질 실리콘 층, 및 n-도핑형 실리콘 층)을 증착할 수 있다. 더블 PIN 정크션 셀을 형성하도록 구성된 클러스터 툴(500)의 다른 실시예에서, 하나의 프로세스 챔버(504)가 p-도핑형 실리콘 층을 증착할 수 있고, 하나의 프로세스 챔버(504)가 n-도핑형 실리콘 층을 증착할 수 있으며, 10 또는 11개의 프로세스 챔버(504, 508, 510)가 진성 미세결정 실리콘 층을 증착할 수 있다.
도 6a는 본 발명의 다른 선형 트리플 클러스터 툴(600)을 도시한다. 클러스터 툴(600)은 로드 록 챔버(602), 언로드 록 챔버(612), 프로세스 챔버(604, 608, 610), 3개의 이송 챔버(614), 및 2개의 버퍼 챔버(606)를 구비한다.
도 6b는 중앙 공급형(center fed) 트리플 클러스터 툴(640)을 도시한다. 단 하나의 로드 록 챔버(602) 및 12개의 프로세싱 챔버(644, 648, 650)가 존재한다. 로드 록 챔버(642)가 중앙 클러스터에 존재한다. 좌측 클러스터는 5개의 프로세싱 챔버(644)를 포함하고, 우측의 클러스터 역시 5개의 프로세싱 챔버(650)를 포함한다. 3개의 이송 챔버(652) 및 2개의 버퍼 챔버(642)가 역시 존재한다.
도 6c는 단일 버퍼 챔버(686) 및 트리플 클러스터 툴(680)을 도시한다. 하나의 로드 록 챔버(682), 12개의 프로세싱 챔버(684, 688, 690), 및 3개의 이송 챔버(692)가 존재한다. 단 하나의 버퍼 챔버(686)만이 존재한다. 3개의 클러스터들이 버퍼 챔버 주위에서 중심을 향하여 배치되며, 그에 따라 버퍼 챔버는 3개의 슬롯, 즉 각 이송 챔버에 대해 하나의 슬롯을 가진다.
도 6a-6c의 클러스터 툴(600, 640, 680)을 이용하여 하이브리드 마이크로몰 프 셀 또는 비정질 실리콘/미세결정 실리콘 텐덤 셀을 형성할 수 있을 것이다. 하이브리드 또는 텐덤 셀을 형성하도록 구성된 클러스터 툴(600, 640, 680)의 일 실시예에서, 각 프로세스 챔버(604, 608, 610, 644, 648, 650, 684, 688, 690)는 각각의 층(즉, p-도핑형 실리콘 층, 진성 비정질 실리콘 층, 진성 미세결정 실리콘 층, 및 n-도핑형 실리콘 층)을 증착할 수 있다. 하이브리드 또는 텐덤 셀을 형성하도록 구성된 클러스터 툴(600, 640, 680)의 다른 실시예에서, 하나의 프로세스 챔버(604, 644, 684)가 p-도핑형 실리콘 층을 증착할 수 있고, 하나의 프로세스 챔버(604, 644, 684)가 n-도핑형 실리콘 층을 증착할 수 있으며, 2개의 프로세스 챔버(604, 644, 684)가 진성 비정질 실리콘 층을 증착할 수 있으며, 8 또는 9개의 프로세스 챔버(608, 610, 648, 650, 688, 690)가 진성 미세결정 실리콘 층을 증착할 수 있다.
도 6a-6c의 클러스터 툴(600, 640, 680)을 이용하여 더블 PIN 정크션 셀을 형성할 수 있다. 더블 PIN 정크션 셀을 형성하도록 구성된 클러스터 툴(600, 640, 680)의 일 실시예에서, 각 프로세스 챔버(604, 608, 610, 644, 648, 650, 684, 688, 690)는 각각의 층(즉, p-도핑형 실리콘 층, 진성 비정질 실리콘 층, 및 n-도핑형 실리콘 층)을 증착할 수 있다. 더블 PIN 정크션 셀을 형성하도록 구성된 클러스터 툴(600, 640, 680)의 다른 실시예에서, 하나의 프로세스 챔버(604, 644, 684)가 p-도핑형 실리콘 층을 증착할 수 있고, 하나의 프로세스 챔버(604, 644, 684)가 n-도핑형 실리콘 층을 증착할 수 있으며, 8 또는 9개의 프로세스 챔버(604, 608, 610, 644, 648, 650, 684, 688, 690)가 진성 비정질 실리콘 층을 증착할 수 있다.
솔라 패널을 형성할 때 클러스터 툴을 이용하는 것이 매우 바람직하다. 클러스터 툴은 PIN 정크션을 형성하는데 필요한 다양한 프로세싱 챔버 조합를 구성할 수 있는 탄력적인(flexible) 구성을 제공한다. 클러스터 툴은 또한 높은 처리량을 제공함으로써, 프로세스 챔버 이용을 최적화할 수 있다. 높은 기계적 신뢰성, 높은 입자 성능(particle performance), 및 긴 평균 무고장 시간(MTBF; mean time between failures)이 얻어진다. 재료 비용 및 운전 비용(COO) 역시 낮다. 클러스터 툴 구성을 이용할 때 프로세스 위험도 낮다.
솔라 패널 기판은 다양한 크기를 가질 수 있다. 에를 들어, 기판은 1950 x 2250 mm2 이 될 수 있다. 클러스터 툴 시스템의 처리량은 시간당 약 20개의 기판이다. 클러스터 툴 시스템은 시스템마다 약 5개 내지 약 13개의 프로세싱 챔버들을 구비할 수 있다.
싱글 PIN 정크션을 형성할 때, 단일 클러스터 툴이 이용될 수 있다. 단일 클러스터 툴은 하나의 로드 록 챔버 및 5개의 프로세싱 챔버를 구비할 수 있다. 진성 실리콘이 n-도핑형 실리콘 층 보다 약 3배 더 느리게 증착되고 p-도핑형 실리콘 층 보다 약 3배 더 느리게 증착되기 때문에, 진성 실리콘 층을 증착하기 위한 3개의 프로세싱 챔버가 존재하고 단 하나의 n-도핑형 실리콘 증착 챔버 및 p-도핑형 실리콘 증착 챔버가 존재한다. 단일 클러스터 툴은 시간당 약 10.4 내지 약 17.6개의 기판을 프로세싱할 수 있을 것이다. 대조적으로, PIN 정크션의 모든 층들을 증착하기 위해서 단일 챔버를 이용하는 경우에, 처리량은 시간당 약 9.9 내지 14.1에 지나지 않을 것이다.
비정질 실리콘/미세결정 실리콘 텐덤 더블 정크션을 형성할 때, 더블 클러스터 또는 트리플 클러스터 툴을 이용할 수 있다. 더블 클러스터 툴을 이용할 때, p-도핑형 실리콘 층 및 n-도핑형 실리콘 층이 진성 비정질 실리콘 층의 소요 시간의 약 절반에 증착될 것이다. p-도핑형 실리콘 층 및 n-도핑형 실리콘 층은 진성 미세결정 층 보다 약 8배 빠르게 증착될 것이다. 그에 따라, 2개의 p-도핑형 실리콘 층이 구조물 내에 존재하고 2개의 n-도핑형 실리콘 층이 구조물 내에 존재하기 때문에, 각 층에 대해서 2개의 개별적인 증착이 실시될 것이다. 그에 따라, 단일 p-도핑형 실리콘 증착 챔버, 단일 n-도핑형 실리콘 증착 챔버, 단일 진성 비정질 실리콘 증착 챔버가 존재할 수 있으며, 4개의 진성 미세결정 실리콘 증착 챔버가 존재할 수 있다. 일 실시예에서, 2개의 진성 비정질 실리콘 프로세싱 챔버들이 존재한다. 더블 클러스터 툴에 대한 처리량은 시간당 약 9.4개의 기판이다.
트리플 클러스터 툴을 이용하는 경우에, 진성 비정질 실리콘 증착 챔버의 개체수 및 진성 미세결정 실리콘 증착 챔버의 개체수는 증대되는 한편, n-도핑형 실리콘 증착 챔버의 개체수 및 p-도핑형 실리콘 증착 챔버의 개체수는 동일하게 유지될 것이다. 트리플 클러스터 툴의 처리량은 시간당 약 9.4개 기판으로서, 더블 클러스터 툴과 거의 같다. 대조적으로, 전체 구조물의 증착에 하나의 챔버만이 이용된다면, 시간당 약 2.2 내지 6.3개의 기판이 프로세싱될 수 있을 것이다.
진성 비정질 실리콘 PINPIN 더블 정크션 구조물을 형성할 때, 단일 클러스터 툴이 이용될 수 있다. 제 1 PIN 정크션에 대한 진성 비정질 실리콘은 n-도핑형 실리콘 층 및 p-도핑형 실리콘 층의 증착 보다 약 2배 더 소요될 것이다. 제 2 PIN 정크션의 경우에, 진성 비정질 실리콘은 p-도핑형 실리콘 층 및 n-도핑형 실리콘 층에 비해서 2배에서 4배까지 소요될 것이다. 그에 따라, 하나의 p-도핑형 실리콘 증착 챔버 및 하나의 n-도핑형 실리콘 증착 챔버가 필요하다. 구조물의 양(both) PIN 정크션에 대한 진성 비정질 실리콘을 형성하기 위해서, 2 내지 3개의 진성 비정질 실리콘 증착 챔버가 필요할 것이다. 단일 클러스터 툴에 대한 처리량은 시간당 약 8.3 내지 약 14.5 기판이 될 것이다. 대조적으로, 모든 층을 증착하기 위해서 단일 챔버가 사용될 때, 시간당 약 5.9 내지 약 14.5 개의 기판이 프로세싱될 수 있다.
진성 비정질 실리콘 층 및 진성 미세결정 실리콘 층의 증착에는 n-도핑형 실리콘 층 및 p-도핑형 실리콘 층 보다 많은 시간이 소요되는데, 이는 진성 실리콘 층이 도핑형 실리콘 층 보다 두껍게 증착되기 때문이다. 비정질 실리은 분당 약 50 nm로 증착될 것이고, 미세결정 실리콘은 분당 약 100 nm로 증착될 수 있을 것이다.
비정질 실리콘/미세결정 실리콘 PINPIN 텐덤 더블 정크션을 형성할 때, 프로세싱 시퀀스가 후속될 수 있다. 더블 또는 트리플 클러스터 시스템이 이용될 것이다. 제 1 기판이 로드 록 챔버를 통해서 p-도핑형 실리콘 증착 챔버내로 도입될 것이다. 이어서, 제 1 기판상에 p-도핑형 실리콘 층이 증착될 것이다. p-도핑형 실리콘 층의 증착에 이어서, 제 1 기판이 제 1 진성 비정질 실리콘 증착 챔버로 이 송될 것이다.
제 1 기판이 진성 비정질 실리콘 증착 챔버내에 있는 동안에, 제 2 기판이 p-도핑형 실리콘 증착 챔버내로 배치된다. 제 2 기판에 대한 p-도핑형 실리콘 층의 증착에 이어서, 제 2 기판이 제 2 비정질 실리콘 증착 챔버로 이송된다.
(독립된 진성 비정질 실리콘 증착 챔버들 내에서) 진성 비정질 실리콘 층이 제 1 기판 및 제 2 기판상에 증착되는 동안에, 제 3 기판이 p-도핑형 실리콘 증착 챔버내에서 프로세싱되도록 위치된다. p-도핑형 실리콘 층이 제 3 기판상에 증착되는 동안, 진성 비정질 실리콘 층은 제 1 및 제 2 기판 상에 증착된다.
제 1 기판 상에 진성 비정질 실리콘 층을 증착한 후에, 제 1 기판은 n-도핑형 실리콘 증착 챔버로 이동되고 제 3 기판은 제 1 진성 비정질 실리콘 증착 챔버로 이동된다. 제 1 기판 상에 n-도핑형 실리콘 층을 증착한 후에, 제 1 기판은 p-도핑형 실리콘 증착 챔버로 이송되고, 제 2 기판은 n-도핑형 실리콘 증착 챔버로 이송된다.
제 1 기판 상에 제 2 p-도핑형 실리콘 층을 증착한 후에, 제 1 기판은 버퍼 챔버를 통해서 제 2 클러스터로 이송되고 이어서 진성 미세결정 실리콘 증착 챔버 내로 배치된다. 제 2 기판 상에 n-도핑형 실리콘 층을 증착한 후에, 제 2 기판은 p-도핑형 실리콘 증착 챔버내로 이송된다. 제 3 기판이 제 1 진성 비정질 실리콘 증착 챔버로부터 n-도핑형 실리콘 증착 챔버로 이송된다.
제 2 기판 상에 p-도핑형 실리콘 층을 증착한 후에, 제 2 기판은 진성 미세결정 증착 챔버로 배치되도록 제 2 클러스터 시스템으로 이송된다. 제 3 기판상에 n-도핑형 실리콘 층이 증착된 후에, 제 3 기판이 p-도핑형 실리콘 증착 챔버로 이송된다.
일단 p-도핑형 실리콘 층이 제 3 기판 상에 증착되면, 제 3 기판은 제 2 클러스터로 이송되고 진성 미세결정 실리콘 증착 챔버내로 배치된다. 진성 미세결정 실리콘 층이 제 1 기판상에 증착되면, 제 1 기판은 제 1 클러스터로 다시 이송되고 n-도핑형 실리콘 증착 챔버내로 배치된다. n-도핑형 실리콘 층이 제 1 기판상에 증착되면, 제 1 기판은 로드 록 챔버로 이송되고 시스템의 외부로 이송된다. 진성 미세결정 실리콘 층이 제 2 기판상에 증착되면, 제 2 기판은 다시 제 1 클러스터로 이송되고 n-도핑형 실리콘 증착 챔버 내로 배치된다. n-도핑형 실리콘 층이 제 2 기판상에 증착되면, 제 2 기판은 로드 록 챔버로 이송되고 시스템의 외부로 이송된다.
진성 미세결정 실리콘 층이 제 3 기판상에 증착되면, 제 3 기판은 제 1 클러스터로 다시 이송되고 n-도핑형 실리콘 증착 챔버내로 배치된다. n-도핑형 실리콘 층이 제 3 기판상에 증착되면, 제 3 기판은 로드 록 챔버 및 시스템의 외부로 이송된다.
전술한 프로세스 시퀀스들이 단지 3개의 기판과 관련하여 설명되었지만, 추가적인 기판들도 동시에 프로세싱될 수 있다는 것을 이해할 것이다. 한번에 프로세싱될 수 있는 것 보다 많은 기판을 프로세싱하거나 로봇이 취급할 수 있는 것 보다 많은 기판을 이송할 필요가 없이 기판들이 프로세싱 챔버들 내에서 프로세싱되고 프로세싱 챔버들 사이에서 이송되는 한, 프로세싱될 수 있는 기판들의 개체수는 소정 시점에 프로세싱에 이용될 수 있는 챔버의 개체수 및 주어진 챔버 내에서 기판이 프로세싱되는 시간에 따라 달라질 것이다.
진성 미세결정 실리콘 증착의 경우에, 진성 미세결정 실리콘 층이 n-도핑형 실리콘, p-도핑형 실리콘, 또는 진성 비정질 실리콘 보다 두껍기 때문에, 기판은 다른 프로세싱 챔버들 보다 더 긴 시간 동안 진성 미세결정 실리콘 프로세싱 챔버 내에서 머무를 필요가 있을 것이다. 그러한 이유로, 다른 프로세싱 챔버들 보다 더 많은 진성 미세결정 실리콘 증착 챔버를 가지는 것이 바람직할 것이다. 보다 많은 진성 미세결정 실리콘 증착 챔버를 가짐으로써, 추가적인 기판들이 "보다 빠른" 증착 챔버들내에서 프로세싱될 수 있을 것이며 추가적인 미세결정 실리콘 증착 챔버들내에 배치될 수 있을 것이다. 이상적으로는, 진성 미세결정 실리콘 증착 챔버들 중 하나에서 프로세싱이 종료되자 마자 그 기판을 제거하고 새로운 기판이 프로세싱 챔버내에 배치될 수 있도록, 진성 미세결정 실리콘 증착 챔버의 개체수가 선택될 수 있을 것이다.
동일한 논리가 진성 비정질 실리콘 증착 챔버들에 대해서도 적용될 것이다. 이상적으로, 진성 비정질 실리콘 증착 챔버들 중 하나에서 프로세싱이 종료되자 마자 그 기판을 제거하고 새로운 기판이 프로세싱 챔버내에 배치될 수 있도록, 진성 비정질 실리콘 증착 챔버의 개체수가 선택될 수 있을 것이다. 사실상, 물질을 증착할 수 있는 진성 비정질 실리콘 챔버 및 진성 미세결정 실리콘 챔버의 신속성(quickness)은 필요한 챔버의 개체수를 결정하는데 도움을 줄 뿐만 아니라, 싱글, 더블, 또는 트리플 클러스터 시스템 중 어느 것이 필요한지의 여부를 결정하는 데도 도움을 준다. 자연적으로, 싱글 정크션 구조물이 형성되어야 하는지 또는 더블 정크션 구조물이 형성되어야 하는지의 여부에 관한 결정은 싱글 또는 더블 또는 트리플 클러스터 툴 중 어느 것이 필요한지를 결정할 것이다.
p-도핑형 실리콘 증착 챔버는 각각의 증착에 앞서서 약 270 초간 예열될 수 있다. 각각의 다른 증착 챔버들은 각 증착에 앞서서 약 50 초 동안 예열될 수 있다. p-도핑형 실리콘 층은 약 20 nm의 두께까지 증착될 수 있다. 진성 비정질 실리콘 층은 약 150 nm 내지 약 300 nm의 두께까지 증착될 수 있다. n-도핑형 실리콘 층은 약 20 nm의 두께까지 증착될 수 있다. 진성 미세결정 실리콘 층은 약 300 nm 두께가 될 수 있다.
이상에서 본 발명의 실시예에 대해 설명하였지만, 본 발명의 범위내에서 본 발명의 다른 실시예들 및 추가적인 실시예들이 구현될 수 있을 것이며, 본 발명의 범위는 특허청구범위에 의해서 결정된다.

Claims (26)

  1. 클러스터 툴 장치로서:
    제 1의 6-면형 이송 챔버;
    제 2의 6-면형 이송 챔버;
    상기 제 1의 6-면형 이송 챔버에 결합된 로드 록 챔버;
    상기 제 1 및 제 2의 6-면형 이송 챔버 각각이 제 1 버퍼 챔버에 의해서 하나의 측면만을 따라서 함께 작동적으로 결합되도록(operably coupled), 상기 제 1 및 제 2의 6-면형 이송 챔버들 사이에 결합된 제 1 버퍼 챔버로서, 상기 제 1 버퍼 챔버가 상기 제 1 버퍼 챔버 내에 배치된 기판에 대한 능동적인 가열 또는 냉각을 제공하도록 구성되는, 제 1 버퍼 챔버;
    제 1의 6-면형 이송 챔버에 결합된 4개의 제 1 프로세스 챔버;
    제 2의 6-면형 이송 챔버에 결합된 4개 이상의 제 2 프로세스 챔버;
    상기 제 1의 6-면형 이송 챔버 내에 수용되는 제 1 이송 로봇으로서, 상기 제 1의 6-면형 이송 챔버에 결합된 상기 로드록 챔버, 상기 제 1 버퍼 챔버 및 4개의 제 1 프로세스 챔버 내로 연장할 수 있는, 제 1 이송 로봇; 그리고
    상기 제 2의 6-면형 이송 챔버 내에 수용되는 제 2 이송 로봇으로서, 상기 제 2의 6-면형 이송 챔버에 결합된 상기 제 1 버퍼 챔버 및 4개 이상의 제 2 프로세스 챔버 내로 연장할 수 있는, 제 2 이송 로봇을 포함하는
    클러스터 툴 장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제 1 항에 있어서,
    상기 제 2의 6-면형 이송 챔버에 결합된 하나의 언로드 록 챔버를 더 포함하고,
    상기 언로드 록 챔버, 제 1의 6-면형 이송 챔버, 제 2의 6-면형 이송 챔버, 로드 록 챔버 및 제 1 버퍼 챔버가 동일한 선형 평면을 따라서 정렬되는
    클러스터 툴 장치.
  7. 삭제
  8. 제 1 항에 있어서,
    상기 제 1 버퍼 챔버에 결합된 제 3의 6-면형 이송 챔버를 더 포함하고,
    상기 제 1, 제 2 및 제 3의 6-면형 이송 챔버들은 비-선형 구성으로 함께 결합되는
    클러스터 툴 장치.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 제 1 항에 있어서,
    제 3의 6-면형 이송 챔버;
    상기 제 2의 6-면형 이송 챔버와 제 3의 6-면형 이송 챔버 사이에 결합된 제 2 버퍼 챔버;
    상기 제 3의 6-면형 이송 챔버에 결합된 4개 이상의 제 3 프로세스 챔버; 및
    상기 제 3의 6-면형 이송 챔버 내에 수용되는 제 3 이송 로봇을 더 포함하고,
    상기 제 3 이송 로봇은 상기 제 3의 6-면형 이송 챔버에 결합된 제 2 버퍼 챔버 및 4개 이상의 제 3 프로세스 챔버 내로 연장할 수 있고, 상기 제 1의 6-면형 이송 챔버, 제 2의 6-면형 이송 챔버, 제 3의 6-면형 이송 챔버, 로드 록 챔버, 제 1 버퍼 챔버 및 제 2 이송 챔버가 동일한 선형 평면(linear plane)을 따라 정렬되는
    클러스터 툴 장치.
  22. 제 21 항에 있어서,
    상기 제 3의 6-면형 이송 챔버에 결합된 언로드 록 챔버를 더 포함하고,
    상기 언로드 록 챔버는 제 1, 제 2 및 제 3의 6-면형 이송 챔버, 로드 록 챔버, 그리고 제 1 및 제 2 버퍼 챔버와 동일한 선형 평면을 따르는
    클러스터 툴 장치.
  23. 제 22 항에 있어서,
    상기 각각의 로드 록 챔버 및 언로드 록 챔버가 대응하는 6-면형 이송 챔버로 개방된 단 하나의 슬롯을 구비하는 단일 슬롯 챔버인
    클러스터 툴 장치.
  24. 제 23 항에 있어서,
    상기 제 1 및 제 2 버퍼 챔버의 각각이 듀얼 슬롯 챔버인
    클러스터 툴 장치.
  25. 제 24 항에 있어서,
    상기 제 1, 제 2 및 제 3 이송 로봇이 z-방향으로 이동하는
    클러스터 툴 장치.
  26. 제 21 항에 있어서,
    상기 제 1 및 제 2 버퍼 챔버가 능동적인 가열 및 냉각을 제공하도록 구성되는
    클러스터 툴 장치.
KR1020087026778A 2006-04-11 2007-04-11 솔라 패널 형성을 위한 시스템 아키텍쳐 및 방법 KR101109310B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US79127106P 2006-04-11 2006-04-11
US60/791,271 2006-04-11
PCT/US2007/066372 WO2007118252A2 (en) 2006-04-11 2007-04-11 System architecture and method for solar panel formation

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020117023116A Division KR20110118183A (ko) 2006-04-11 2007-04-11 솔라 패널 형성을 위한 시스템 아키텍쳐 및 방법

Publications (2)

Publication Number Publication Date
KR20080108595A KR20080108595A (ko) 2008-12-15
KR101109310B1 true KR101109310B1 (ko) 2012-02-06

Family

ID=38581873

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020087026778A KR101109310B1 (ko) 2006-04-11 2007-04-11 솔라 패널 형성을 위한 시스템 아키텍쳐 및 방법
KR1020117023116A KR20110118183A (ko) 2006-04-11 2007-04-11 솔라 패널 형성을 위한 시스템 아키텍쳐 및 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020117023116A KR20110118183A (ko) 2006-04-11 2007-04-11 솔라 패널 형성을 위한 시스템 아키텍쳐 및 방법

Country Status (6)

Country Link
US (2) US20070281090A1 (ko)
EP (1) EP2010692A4 (ko)
JP (1) JP2009533876A (ko)
KR (2) KR101109310B1 (ko)
CN (1) CN101495671A (ko)
WO (1) WO2007118252A2 (ko)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200715448A (en) * 2005-07-25 2007-04-16 Canon Anelva Corp Vacuum processing apparatus, semiconductor device manufacturing method and semiconductor device manufacturing system
JP2009533876A (ja) * 2006-04-11 2009-09-17 アプライド マテリアルズ インコーポレイテッド 太陽電池パネルを形成するためのシステム構成及び方法
US7655542B2 (en) 2006-06-23 2010-02-02 Applied Materials, Inc. Methods and apparatus for depositing a microcrystalline silicon film for photovoltaic device
US7875486B2 (en) * 2007-07-10 2011-01-25 Applied Materials, Inc. Solar cells and methods and apparatuses for forming the same including I-layer and N-layer chamber cleaning
US7687300B2 (en) * 2007-10-22 2010-03-30 Applied Materials, Inc. Method of dynamic temperature control during microcrystalline SI growth
US20090130827A1 (en) * 2007-11-02 2009-05-21 Soo Young Choi Intrinsic amorphous silicon layer
JP2009147266A (ja) * 2007-12-18 2009-07-02 Mitsubishi Heavy Ind Ltd 薄膜太陽電池製造装置システム及び共通基板保管ラック
BRPI0907078A2 (pt) * 2008-03-26 2015-07-07 Du Pont "artigo laminado"
KR101615396B1 (ko) * 2008-04-04 2016-04-25 쿠라레이 아메리카 인코포레이티드 고 용융 유동 폴리(비닐 부티랄) 봉지재를 포함하는 태양 전지 모듈
US20090288701A1 (en) * 2008-05-23 2009-11-26 E.I.Du Pont De Nemours And Company Solar cell laminates having colored multi-layer encapsulant sheets
CN102047442B (zh) 2008-06-02 2014-05-07 纳幕尔杜邦公司 具有低雾度包封层的太阳能电池模块
US8895842B2 (en) 2008-08-29 2014-11-25 Applied Materials, Inc. High quality TCO-silicon interface contact structure for high efficiency thin film silicon solar cells
US20100101647A1 (en) * 2008-10-24 2010-04-29 E.I. Du Pont De Nemours And Company Non-autoclave lamination process for manufacturing solar cell modules
CN102333786B (zh) 2008-10-31 2014-12-17 纳幕尔杜邦公司 包含低雾度包封材料的太阳能电池模块
US8084129B2 (en) * 2008-11-24 2011-12-27 E. I. Du Pont De Nemours And Company Laminated articles comprising a sheet of a blend of ethylene copolymers
US8080727B2 (en) 2008-11-24 2011-12-20 E. I. Du Pont De Nemours And Company Solar cell modules comprising an encapsulant sheet of a blend of ethylene copolymers
US20100154867A1 (en) * 2008-12-19 2010-06-24 E. I. Du Pont De Nemours And Company Mechanically reliable solar cell modules
WO2010077425A1 (en) * 2008-12-31 2010-07-08 E. I. Du Pont De Nemours And Company Solar cell modules comprising encapsulant sheets with low haze and high moisture resistance
KR20110122121A (ko) * 2009-01-22 2011-11-09 이 아이 듀폰 디 네모아 앤드 캄파니 태양 전지 모듈에 대한 킬레이트제를 포함하는 폴리(비닐 부티랄) 밀봉제
KR101717409B1 (ko) * 2009-03-18 2017-03-16 에바텍 어드벤스드 테크놀로지스 아크티엔게젤샤프트 태양 전지 패널의 인라인 제조 방법
KR20120052360A (ko) * 2009-07-31 2012-05-23 이 아이 듀폰 디 네모아 앤드 캄파니 광전지용 가교결합성 봉지제
CN102104088B (zh) * 2009-12-17 2014-03-12 吉林庆达新能源电力股份有限公司 一种太阳能电池生产中非晶硅薄膜的沉积方法
US8609980B2 (en) 2010-07-30 2013-12-17 E I Du Pont De Nemours And Company Cross-linkable ionomeric encapsulants for photovoltaic cells
US20130017644A1 (en) * 2011-02-18 2013-01-17 Air Products And Chemicals, Inc. Fluorine Based Chamber Clean With Nitrogen Trifluoride Backup
KR102214961B1 (ko) * 2012-08-08 2021-02-09 어플라이드 머티어리얼스, 인코포레이티드 링크된 진공 프로세싱 툴들 및 그 사용 방법들
US20150315320A1 (en) 2012-12-19 2015-11-05 E.I. Du Pont De Nemours And Company Cross-linked polymers and their use in packaging films and injection molded articles
CN103904155B (zh) * 2012-12-28 2017-12-05 上海理想万里晖薄膜设备有限公司 硅基异质结太阳能电池真空处理系统及电池制备方法
WO2015171575A1 (en) 2014-05-09 2015-11-12 E. I. Du Pont De Nemours And Company Encapsulant composition comprising a copolymer of ethylene, vinyl acetate and a third comonomer
KR102296919B1 (ko) * 2015-01-16 2021-09-02 삼성디스플레이 주식회사 박막봉지 제조장치 및 박막봉지 제조방법
WO2019173262A1 (en) 2018-03-08 2019-09-12 E. I. Du Pont De Nemours And Company Photovoltaic module and encapsulant composition having improved resistance to potential induced degradation
CN110835743A (zh) * 2018-08-17 2020-02-25 中智(泰兴)电力科技有限公司 用于太阳电池制造的9腔体立式hwcvd-pvd一体化设备
US10998209B2 (en) 2019-05-31 2021-05-04 Applied Materials, Inc. Substrate processing platforms including multiple processing chambers
US12080571B2 (en) 2020-07-08 2024-09-03 Applied Materials, Inc. Substrate processing module and method of moving a workpiece
US11817331B2 (en) 2020-07-27 2023-11-14 Applied Materials, Inc. Substrate holder replacement with protective disk during pasting process
US11749542B2 (en) 2020-07-27 2023-09-05 Applied Materials, Inc. Apparatus, system, and method for non-contact temperature monitoring of substrate supports
US11600507B2 (en) 2020-09-09 2023-03-07 Applied Materials, Inc. Pedestal assembly for a substrate processing chamber
US11610799B2 (en) 2020-09-18 2023-03-21 Applied Materials, Inc. Electrostatic chuck having a heating and chucking capabilities
CN112786507A (zh) * 2021-01-13 2021-05-11 上海陛通半导体能源科技股份有限公司 模块化半导体设备传输腔体单元及晶圆传输系统
US11674227B2 (en) 2021-02-03 2023-06-13 Applied Materials, Inc. Symmetric pump down mini-volume with laminar flow cavity gas injection for high and low pressure
US12002668B2 (en) 2021-06-25 2024-06-04 Applied Materials, Inc. Thermal management hardware for uniform temperature control for enhanced bake-out for cluster tool

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4226898A (en) * 1978-03-16 1980-10-07 Energy Conversion Devices, Inc. Amorphous semiconductors equivalent to crystalline semiconductors produced by a glow discharge process
GB8332394D0 (en) * 1983-12-05 1984-01-11 Pilkington Brothers Plc Coating apparatus
US5259881A (en) * 1991-05-17 1993-11-09 Materials Research Corporation Wafer processing cluster tool batch preheating and degassing apparatus
JPH07230942A (ja) * 1994-02-18 1995-08-29 Hitachi Ltd マルチチャンバシステム及びその制御方法
US5934856A (en) * 1994-05-23 1999-08-10 Tokyo Electron Limited Multi-chamber treatment system
JPH08340034A (ja) * 1995-06-09 1996-12-24 Mitsui Toatsu Chem Inc 薄膜形成装置
KR100310249B1 (ko) * 1995-08-05 2001-12-17 엔도 마코토 기판처리장치
US6440261B1 (en) * 1999-05-25 2002-08-27 Applied Materials, Inc. Dual buffer chamber cluster tool for semiconductor wafer processing
US20060201074A1 (en) * 2004-06-02 2006-09-14 Shinichi Kurita Electronic device manufacturing chamber and methods of forming the same
TWI298895B (en) * 2004-06-02 2008-07-11 Applied Materials Inc Electronic device manufacturing chamber and methods of forming the same
US7784164B2 (en) * 2004-06-02 2010-08-31 Applied Materials, Inc. Electronic device manufacturing chamber method
US7296673B2 (en) * 2005-06-10 2007-11-20 Applied Materials, Inc. Substrate conveyor system
US7438175B2 (en) * 2005-06-10 2008-10-21 Applied Materials, Inc. Linear vacuum deposition system
US20060283688A1 (en) * 2005-06-10 2006-12-21 Applied Materials, Inc. Substrate handling system
US7432201B2 (en) * 2005-07-19 2008-10-07 Applied Materials, Inc. Hybrid PVD-CVD system
US20070017445A1 (en) * 2005-07-19 2007-01-25 Takako Takehara Hybrid PVD-CVD system
TWI295816B (en) * 2005-07-19 2008-04-11 Applied Materials Inc Hybrid pvd-cvd system
JP2009533876A (ja) * 2006-04-11 2009-09-17 アプライド マテリアルズ インコーポレイテッド 太陽電池パネルを形成するためのシステム構成及び方法

Also Published As

Publication number Publication date
CN101495671A (zh) 2009-07-29
EP2010692A2 (en) 2009-01-07
KR20110118183A (ko) 2011-10-28
KR20080108595A (ko) 2008-12-15
WO2007118252A4 (en) 2008-12-31
EP2010692A4 (en) 2011-12-07
WO2007118252A2 (en) 2007-10-18
US20100075453A1 (en) 2010-03-25
JP2009533876A (ja) 2009-09-17
WO2007118252A3 (en) 2008-11-13
US20070281090A1 (en) 2007-12-06

Similar Documents

Publication Publication Date Title
KR101109310B1 (ko) 솔라 패널 형성을 위한 시스템 아키텍쳐 및 방법
KR100847888B1 (ko) 반도체 소자 제조 장치
US8268734B2 (en) Methods and systems of transferring, docking and processing substrates
US9916995B2 (en) Compact substrate processing tool with multi-station processing and pre-processing and/or post-processing stations
US8110511B2 (en) Methods and systems of transferring a substrate to minimize heat loss
US9312155B2 (en) High-throughput semiconductor-processing apparatus equipped with multiple dual-chamber modules
US8016537B2 (en) Inline-type wafer conveyance device
US20100162955A1 (en) Systems and methods for substrate processing
US20110217469A1 (en) Methods and Systems of Transferring, Docking and Processing Substrates
US11600503B2 (en) High-throughput, multi-chamber substrate processing system
US11257696B2 (en) Systems and methods for workpiece processing
EP1422742A2 (en) System for processing semiconductor wafers
JP2018529236A (ja) 大面積デュアル基板処理システム
KR102058985B1 (ko) 로드 스테이션
US20090162170A1 (en) Tandem type semiconductor-processing apparatus
US20230091979A1 (en) End effector and substrate processing apparatus including end effector
US20130136862A1 (en) Multi-cell mocvd apparatus
WO2010078264A2 (en) Methods and systems of transferring, docking and processing substrates
CN111128809A (zh) 多层堆栈薄膜的沉积装置及方法
US20040217302A1 (en) Electron beam lithography system
US20240110282A1 (en) Loadlock assembly including chiller unit
US20240198538A1 (en) End effector and substrate processing apparatus including end effector
KR20080071681A (ko) 반도체소자 제조를 위한 멀티챔버 시스템
KR102034706B1 (ko) 기판처리시스템 및 기판처리방법
CN116397213A (zh) 远程等离子体单元及包括其的衬底处理设备

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
A107 Divisional application of patent
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180110

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee