CN107532289A - 成膜方法 - Google Patents

成膜方法 Download PDF

Info

Publication number
CN107532289A
CN107532289A CN201680022950.1A CN201680022950A CN107532289A CN 107532289 A CN107532289 A CN 107532289A CN 201680022950 A CN201680022950 A CN 201680022950A CN 107532289 A CN107532289 A CN 107532289A
Authority
CN
China
Prior art keywords
substrate
film
fixture
magnet
metal mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680022950.1A
Other languages
English (en)
Other versions
CN107532289B (zh
Inventor
酒井敏彦
神川刚
原田真臣
国吉督章
邹柳民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN107532289A publication Critical patent/CN107532289A/zh
Application granted granted Critical
Publication of CN107532289B publication Critical patent/CN107532289B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D3/00—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials
    • B05D3/04—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials by exposure to gases
    • B05D3/0493—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials by exposure to gases using vacuum
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/50—Substrate holders
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/564—Means for minimising impurities in the coating chamber such as dust, moisture, residual gases
    • C23C14/566—Means for minimising impurities in the coating chamber such as dust, moisture, residual gases using a load-lock chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67201—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the load-lock chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table
    • H01L31/204—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table including AIVBIV alloys, e.g. SiGe, SiC
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/32—Processes for applying liquids or other fluent materials using means for protecting parts of a surface not to be coated, e.g. using stencils, resists
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/60—Deposition of organic layers from vapour phase
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Photovoltaic Devices (AREA)

Abstract

在基板形成薄膜的成膜方法，具有紧贴工序、外力去除工序及成膜工序。紧贴工序(工序B)将紧贴用部件(31)以接触于基板(30)的一面的方式重叠，在向基板(30)与紧贴用部件(31)重合的方向施加外力的状态下，将基板(30)与紧贴用部件(31)置于真空下。外力去除工序(工序C)在大气压下或真空下将外力去除。成膜工序(工序E)在基板(30)的一面或另一面上形成薄膜。

Description

成膜方法
技术领域
本发明涉及一种在基板上形成薄膜的成膜方法。
背景技术
以往，提出有在太阳能电池、显示面板等制造时在基板上形成薄膜的各种技术。日本特开2015-14024号公报公开有在真空室内使用金属掩模而在基板上使靶材成膜的溅射(sputtering)装置。在该溅射装置中，使基板与设置在基板的表面侧的金属掩模在通过设置于基板的背面侧的磁铁而紧贴的状态下成膜。
发明内容
在将金属掩模、基板及磁铁以重叠的状态输送至加载互锁腔室并进行成膜的情况下，除了金属掩模和基板之外，磁铁也必须一同输送。因此，每个基板需要磁铁，因此用于输送金属掩模、基板及磁铁的输送装置的负载变大，从而导致输送装置的大型化、高成本化。此外，在成膜室内将金属掩模、基板及磁铁重叠并使金属掩模与基板之间紧贴的情况下，成膜室的数量越多则所需的磁铁的数量也越多，用于此的成本增大。
本发明目的在于，提供一种减少在基板形成薄膜的成膜工序所需的成本，并可实现执行成膜工序的装置的小型化的技术。
本发明所涉及的成膜方法，是在基板形成薄膜的成膜方法，具有：紧贴工序，将紧贴用部件以接触于所述基板的一面的方式重叠，在向所述基板与所述紧贴用部件重合的方向施加外力的状态下，将所述基板与所述紧贴用部件置于真空下；外力去除工序，在大气压下或真空下将所述外力去除；以及成膜工序，在所述基板的一面或另一面上形成薄膜。
发明效果
根据本发明的结构，能够减少在基板形成薄膜的成膜工序所需的成本，并使执行成膜工序的装置小型化。
附图说明
图1是表示实施第一实施方式的成膜方法的成膜装置的示意图。
图2是表示第一实施方式的成膜方法的工序的简要示意图。
图3是表示第二实施方式的成膜方法的各工序的简要示意图。
图4是表示第三实施方式的成膜方法的各工序的简要示意图。
图5是表示第四实施方式的成膜装置的示意图。
图6是表示第四实施方式的成膜方法的各工序的简要示意图。
图7是表示应用例1～4的光电转换元件的简要结构的剖视图。
图8A是表示在应用例1中在半导体基板的受光面形成有反射防止膜的状态的图。
图8B是表示在图8A所示的半导体基板的背面形成有钝化膜的状态的图。
图8C是表示在图8B所示的半导体基板的背面重叠用于形成n型非晶质半导体层的金属掩模，并在半导体基板的受光面重叠具备磁铁的夹具的状态的图。
图8D是表示从半导体基板分离具备图8C所示的磁铁的夹具的状态的图。
图8E是表示在图8D所示的半导体基板的背面形成有n型非晶质半导体层的状态的图。
图8F是表示在图8E所示的半导体基板的背面重叠用于形成p型非晶质半导体层的金属掩模，在半导体基板的受光面重叠具备磁铁的夹具的状态的图。
图8G是表示从半导体基板分离具备图8F所示的磁铁的夹具的状态的图。
图8H是表示在图8F所示的半导体基板的背面形成有p型非晶质半导体层的状态的图。
图9是表示应用例1的加载互锁腔室的简要结构的示意图。
图10A是表示在应用例2中在半导体基板的背面重叠磁性部件，在半导体基板的受光面依次重叠非磁性部件和具备磁铁的夹具的状态的图。
图10B是表示从半导体基板分离图10A所示的磁性部件和具备磁铁的夹具的状态的图。
图10C是表示在图10B所示的半导体基板的受光面形成有反射防止膜的状态的图。
图10D是表示在图10C所示的半导体基板的背面重叠磁性部件，在非磁性夹具重叠具备磁铁的夹具的状态的图。
图10E是表示从半导体基板分离图10D所示的磁性部件和具备磁铁的夹具的状态的图。
图10F是表示在图10E所示的半导体基板的背面形成有钝化膜的状态的图。
图11是表示应用例2的加载互锁腔室的结构例的示意图。
图12A是表示在应用例3中在半导体基板的受光面形成有反射防止膜，在半导体基板的受光面重叠非磁性夹具的状态的图。
图12B是表示在图12A所示的半导体基板的背面形成有钝化膜的状态的图。
图12C是表示在图12B所示的半导体基板的背面重叠用于形成n型非晶质半导体层的金属掩模，在半导体基板的受光面重叠具备磁铁的夹具的状态的图。
图12D是表示从半导体基板分离具备图12C所示的磁铁的夹具，在半导体基板的背面形成有n型非晶质半导体层的状态的图。
图12E是表示在图12D所示的半导体基板的背面重叠用于形成p型非晶质半导体层的金属掩模，在半导体基板的受光面重叠具备磁铁的夹具的状态的图。
图12F是表示从半导体基板分离具备图12E所示的磁铁的夹具，在半导体基板的背面形成有p型非晶质半导体层的状态的图。
图13是表示应用例3的加载互锁腔室的结构例的示意图。
图14是表示应用例4的加载互锁腔室的结构例的示意图。
图15A是表示在应用例4中在图12C所示的半导体基板的背面形成有n型非晶质半导体层的状态的图。
图15B是表示在应用例4中在图12E所示的半导体基板的背面形成有p型非晶质半导体层的状态的图。
图16是表示变形例(2)的加载互锁室与成膜室的结构例的示意图。
图17A是表示具备变形例(3)的磁铁的夹具的结构例的示意图。
图17B是表示具备变形例(3)的磁铁的夹具的结构例的示意图。
图17C是表示具备变形例(3)的磁铁的夹具的结构例的示意图。
具体实施方式
本发明的一实施方式所涉及的成膜方法是在基板形成薄膜的成膜方法，其具有：紧贴工序，将紧贴用部件以接触于上述基板的一面的方式重叠，在向上述基板与上述紧贴用部件重合的方向施加外力的状态下，将上述基板与上述紧贴用部件置于真空下；外力去除工序，在大气压下或真空下将上述外力去除；以及成膜工序，在上述基板的一面或另一面上形成薄膜。
根据第一结构，基板与紧贴用部件被往相互重合的方向施加外力，且置于真空下，由此，基板与紧贴用部件重合的面紧贴。由于在大气压下或真空下将外力去除，在基板的一面或另一面形成薄膜，因此不需要始终持续施加外力。也就是，只要至少在紧贴工序中向基板与紧贴用部件重合的方向施加外力即可。因此，与从基板的输送直至成膜始终施加外力而使基板与紧贴用部件紧贴的结构相比，能够减少成膜工序所需的成本，能够实现执行成膜工序的装置的小型化。
第二结构也可以采用如下方式，即在第一结构的基础上，上述紧贴用部件是具有开口部的金属掩模，在上述紧贴工序中，在上述基板的另一面侧配置磁铁，利用上述金属掩模和上述磁铁夹持上述基板并施加上述外力，在上述外力去除工序中，通过使上述磁铁与上述金属掩模分离以将上述外力去除，在上述成膜工序中，在上述基板的一面上设置有上述金属掩模的开口部的区域形成上述薄膜。
根据第二结构，由于只要在紧贴工序中具备磁铁即可，因此不需要在成膜工序的各工序中具备磁铁、或与金属掩模和基板一起输送磁铁。
第三结构也可以采用如下方式，即在第二结构的基础上，在上述紧贴工序中，进一步以与上述基板的另一面接触的方式重叠配置非磁性部件，通过上述金属掩模与上述磁铁，夹持上述基板与上述非磁性部件，向上述金属掩模、上述基板及上述非磁性部件彼此重合的方向施加上述外力。
根据第三结构，往金属掩模、基板及非磁性部件彼此重合的方向施加外力，并将它们置于真空下，从而金属掩模、基板及非磁性部件彼此重叠的面紧贴。因此，与未设置非磁性部件的情况相比，能够以具有非磁性部件的部分的方式将磁铁拉开、或输送。此外，能够抑制以绕回基板的设置有非磁性部件的面的方式形成薄膜。
第四结构也可以采用如下方式，即在第二或第三结构的基础上，在上述成膜工序中，使用化学气相沉积法在上述基板上形成薄膜，在上述外力去除工序中，在上述成膜工序前，使上述磁铁与上述磁性部件分离。
根据第四结构，由于在由化学气相沉积法实施的成膜工序前使磁铁从磁性部件分离，因此成膜时难以受到由磁铁产生的对磁场的影响，从而能够在基板上均匀地形成薄膜。
第五结构也可以采用如下方式，即在第一结构的基础上，上述紧贴用部件是由非磁性材料构成的非磁性部件，在上述紧贴工序中，进一步以与上述基板的另一面接触的方式重叠配置磁性部件，并且以与上述非磁性部件接触的方式配置磁铁，通过上述磁铁与上述磁性部件夹持上述基板与上述非磁性部件，向上述磁性部件、上述基板及上述非磁性部件彼此重合的方向施加上述外力，在上述外力去除工序中，通过从上述基板与上述非磁性部件分离上述磁性部件与上述磁铁以将上述外力去除，在上述成膜工序中，在上述基板的另一面上形成上述薄膜。
根据第五结构，由于在基板的一面紧贴有非磁性部件的状态下，在基板的另一面形成薄膜，因此能够防止薄膜绕回基板的一面侧。
本发明的一实施方式所涉及的成膜装置，是在基板形成薄膜的成膜装置，其至少执行第一至第五的任一结构的成膜方法中的紧贴工序(第六结构)。
以下，参照附图，对本发明的实施方式详细地进行说明。对图中相同或相当的部分标注相同符号而不重复其说明。
本发明的实施方式所涉及的成膜方法，例如在太阳能电池、显示面板、触摸面板等的制造中能够用于在基板形成薄膜的工序。以下，针对在基板上形成一个薄膜时的成膜方法进行说明。
＜第一实施方式＞
(结构)
图1是表示实施第一实施方式的成膜方法的成膜装置的示意图。如图1所示，成膜装置1具备真空腔室10和加载互锁腔室20。
真空腔室10具备排气装置(省略图示)，通过排气装置进行排气直至成为规定的真空度。
加载互锁腔室20具备加载互锁室21和成膜室22。在加载互锁室21与成膜室22之间设置有未图示的输送室，加载互锁室21、成膜室22及输送室(省略图示)之间通过闸阀来分隔。在输送室(省略图示)设有输送用机器人(省略图示)，输送用机器人在加载互锁室21与成膜室22之间输送基板。
加载互锁室21、成膜室22及输送室(省略图示)分别具备排气装置(省略图示)，通过排气装置进行排气直至成为规定的真空度。
成膜室22用于通过溅射法、EB(Electron Beam)蒸镀法以及CVD法(等离子体(plasma)CVD法、Cat-CVD(Catalytic Chemical Vapor Deposition)等)等而在基板形成薄膜。
接下来，针对使用有成膜装置1的成膜方法进行说明。图2是表示本实施方式的成膜方法的工序的简要示意图。另外，虽省略图示，但各工序间通过输送机等输送带或输送机器人来连结。
(工序A)
本工序中，在大气压中，依次重叠配置具备磁铁的夹具32、基板30、金属掩模(紧贴用部件的一例)31，并将该等的一个组合(set)向工序B输送。
金属掩模31例如以不锈钢、铜、镍、包含镍的合金(例如，SUS430、42合金或殷钢(invar)材料等)、钼等磁性材料构成，具有多个开口部(省略图示)。金属掩模31配置成与基板30的表面接触。
具备磁铁的夹具32具备磁铁部件、和支承磁铁部件的支承部件(均省略图示)。磁铁部件例如也可以由具有与基板30的背面大致相等的面积的磁铁构成，也可以是将比基板30的背面的面积小的多个磁铁组合而成者。磁铁部件例如以钕磁铁、铁氧体磁铁、钐钴磁铁等构成。具备磁铁的夹具32配置成磁铁部件与基板30的背面相接触。
(工序B：紧贴工序的一例)
将输送来的金属掩模31、基板30及具备磁铁的夹具32的这一个组合投入真空腔室10内，将真空腔室10排气直至成为规定的真空度。
通过金属掩模31与具备磁铁的夹具32之间的磁力，对金属掩模31、基板30、及具备磁铁的夹具32的各接触面施加磁力方向的外力。进一步地，将金属掩模31、基板30、及具备磁铁的夹具32的各接触面的空气排出。由此，金属掩模31与基板30的接触面紧贴。
另外，在本说明书中，紧贴是指至少在对基板30的面内方向赋予振动的情况下，金属掩模31与基板30的接触面在面内方向没有位置偏移的状态。
(工序C：外力去除工序的一个例子)
在工序B后，将真空腔室10内向大气开放，将金属掩模31、基板30、及具备磁铁的夹具32的这一个组合向真空腔室10外取出，将具备磁铁的夹具32从基板30拉开。然后，将金属掩模31和基板30向加载互锁室21输送。由此，将由磁力产生的外力去除，将金属掩模31与基板30以紧贴的状态向加载互锁室21输送。
(工序D)
当向加载互锁室21输送金属掩模31与基板30时，将加载互锁室21排气直至成为规定的真空度。然后，将加载互锁室21与成膜室22的闸阀打开，利用输送用机器人(省略图示)，将金属掩模31与基板30输送至成膜室22。
(工序E：成膜工序的一个例子)
当金属掩模31与基板30被输送至成膜室22时，在成膜室22内，通过溅射法、EB(Electron Beam)蒸镀法以及CVD法(等离子体CVD法、Cat-CVD(Catalytic Chemical VaporDeposition)等)，在基板30的未被金属掩模31覆盖的表面的区域形成薄膜。
上述的第一实施方式中，在工序B中，在真空中，通过金属掩模31与具备磁铁的夹具32之间的磁力使基板30与金属掩模31紧贴。其后，在工序C中，即使在大气压中将具备磁铁的夹具32从基板30拉开，而去除由磁力产生的外力，也可维持基板30与金属掩模31的紧贴状态。因此，不需要将具备磁铁的夹具32与金属掩模31及基板30一同输送，且不会对输送基板30的输送用带或输送机器人(省略图示)施加负载。此外，在上述的例子中，不需要在加载互锁室21和成膜室22内设置具备磁铁的夹具32。因此，与在加载互锁室21、成膜室22内设置具备磁铁的夹具32以使金属掩模31与基板30紧贴的情况相比，能够减少具备磁铁的夹具32的数量，从而能够实现低成本化。
＜第二实施方式＞
在第一实施方式中，针对使用金属掩模31进行成膜的例子进行了说明，而在本实施方式中，在不使用金属掩模进行成膜的这点上与第一实施方式不同。以下，主要针对与第一实施方式不同的结构进行说明。
图3是表示本实施方式的成膜方法的各工序的简要示意图。在图3中，对与第一实施方式相同的结构标注与第一实施方式相同的符号。
(工序A1)
在本实施方式中，首先，在大气压中，依次重叠具备磁铁的夹具32、非磁性夹具(紧贴用部件的一例)34、基板30、及磁性部件33，并往真空腔室10输送。
磁性部件33，可使用与上述的金属掩模31相同的金属作为材料。非磁性夹具34例如以玻璃、陶瓷、非磁性金属等非磁性材料构成，配置于基板30的背面侧。
(工序B1：紧贴工序的一个例子)
当将磁性部件33、基板30、非磁性夹具34、及具备磁铁的夹具32的这一个组合输送至真空腔室10时，将真空腔室10内排气直至成为规定的真空度。利用磁性部件33与具备磁铁的夹具32之间的磁力，对磁性部件33、基板30、非磁性夹具34、及具备磁铁的夹具32的各接触面施加磁力方向的外力。进一步地，将磁性部件33、基板30、非磁性夹具34、及具备磁铁的夹具32的各接触面的空气排出。由此，磁性部件33、基板30、及非磁性夹具34的各接触面紧贴。
(工序C1：外力去除工序的一个例子)
在工序B1后，将真空腔室10内向大气开放，将磁性部件33、基板30、非磁性夹具34、及具备磁铁的夹具32的这一个组合向真空腔室10外取出。然后，将磁性部件33与具备磁铁的夹具32从基板30及非磁性夹具34拉开。其后，将基板30与非磁性夹具34往加载互锁室21输送。由此，虽将由磁力产生的外力去除，但能够维持基板30与非磁性夹具34紧贴的状态。
(工序D1)
当将基板30与非磁性夹具34输送至加载互锁室21时，将加载互锁室21排气直至成为规定的真空度。然后，将设置于加载互锁室21与成膜室22之间的闸阀打开，利用输送用机器人(省略图示)，将基板30与非磁性夹具34输送至成膜室22。
(工序E1：成膜工序的一个例子)
当将基板30与非磁性夹具34输送至成膜室22时，在成膜室22内，通过溅射法、EB蒸镀法、以及CVD法(等离子体CVD法、Cat-CVD等)，在基板30的整个表面形成薄膜。
上述的第二实施方式中，由于在成膜时于基板30的背面以紧贴的状态配置有非磁性夹具34，因此能够抑制以向基板30的背面侧绕回的方式形成薄膜。
＜第三实施方式＞
在上述的第一以及第二实施方式中，对使用真空腔室与加载互锁腔室进行成膜的方法进行了说明，而在本实施方式中，针对不使用真空腔室进行成膜的方法进行说明。以下，主要针对与第一及第二实施方式不同的结构进行说明。
图4是表示本实施方式的成膜方法的各工序的简要示意图。在图4中，对与第一实施方式相同的结构标注与第一及第二实施方式相同的符号。
(工序A2)
在本实施方式中，首先，在大气压中，依次重叠具备磁铁的夹具32、非磁性夹具34、基板30及金属掩模31，往加载互锁室21输送。
(工序B2：紧贴工序的一例)
当将金属掩模31、基板30、非磁性夹具34、及具备磁铁的夹具32的这一个组合输送至加载互锁室21时，将加载互锁室21排气直至成为规定的真空度。利用金属掩模31与具备磁铁的夹具32之间的磁力，对金属掩模31、基板30、非磁性夹具34、及具备磁铁的夹具32的各接触面施加磁力方向的外力。而且，进一步将金属掩模31、基板30、非磁性夹具34、及具备磁铁的夹具32的各接触面的空气排出。由此，磁性部件33、基板30、及非磁性夹具34的各接触面紧贴。
其后，将设置于加载互锁室21与成膜室22之间的闸阀打开，利用输送用机器人(省略图示)，仅将金属掩模31、基板30及非磁性夹具34输送至成膜室22。由此，在真空状态下，虽将由具备磁铁的夹具32与金属掩模31之间的磁力所产生的外力去除，但能够维持金属掩模31、基板30及非磁性夹具34紧贴的状态。
(工序C2)
当将金属掩模31、基板30及非磁性夹具34输送至成膜室22时，在成膜室22内，通过溅射法、EB(Electron Beam)蒸镀法、以及CVD法(等离子体CVD法、Cat-CVD(Catalytic ChemicalVapor Deposition)等)，在基板30的未被金属掩模31覆盖的表面的区域形成薄膜。
上述的第三实施方式中，在工序B2中，即使在加载互锁室21内将具备磁铁的夹具32从非磁性夹具34拉开，也能够维持金属掩模31、基板30及非磁性夹具34紧贴的状态而将它们输送至成膜室22。因此，在工序C2中，能够在不产生金属掩模31与基板30的位置偏移下，在基板30的适当位置进行成膜。此外，由于在成膜前将具备磁铁的夹具32从非磁性夹具34拉开，因此尤其是在使用等离子体CVD法进行成膜的情况下，在成膜时不会受到由具备磁铁的夹具32所产生的对磁场的影响，从而能够均匀地成膜。进一步地，由于能够在非磁性夹具34紧贴于基板30的状态下进行成膜，因此能够抑制以绕回基板30的设置有非磁性夹具34的一侧的面的方式形成薄膜。
＜第四实施方式＞
在本实施方式中，紧贴工序在成膜室内实施的这点以及在成膜工序后进行外力去除工序的这点与上述的第一～第三实施方式不同。以下，针对本实施方式的成膜方法具体地进行说明。
图5是表示本实施方式的成膜装置的示意图。如图5所示，成膜装置20A具备第一加载互锁室21a及第二加载互锁室21b、成膜室22、以及输送室23。
输送室23具有中空的圆筒形状。在输送室23内设置输送用机器人231。
第一加载互锁室21a、第二加载互锁室21b及成膜室22在输送室23的周围呈放射状配置。而且，第一加载互锁室21a、第二加载互锁室21b及成膜室22分别与输送室23连结，并通过闸阀而与输送室23分隔。
第一加载互锁室21a、第二加载互锁室21b、输送室23及成膜室22分别通过排气装置(未图示)排气直至成为规定的真空度。
第一加载互锁室21a及第二加载互锁室21b用于基板30在成膜装置20A中进出。
成膜室22具备具有磁铁的夹具32。在成膜室22内，具备磁铁的夹具32配置于配置基板30的位置。
图6是表示本实施方式的成膜方法的各工序的简要示意图。在图6中，对与第一实施方式相同的结构标注与第一实施方式相同的符号。
(工序A3)
本实施方式中，首先，在大气压中，依次重叠非磁性夹具34、基板30、及金属掩模31，并输送至成膜装置20A。另外，本实施方式中，由于在大气中对金属掩模31、基板30及非磁性夹具34进行重合，因此在输送它们的这一个组合时可能存在金属掩模31的位置偏离的情况。因此，例如，也可以在非磁性夹具34的与基板30重合的区域的端部设置销，在金属掩模31设置与非磁性夹具34的销对应的销孔。而且，也可以在对金属掩模31、基板30、非磁性夹具34进行重合时，使非磁性夹具34的销与金属掩模31的销孔嵌合，之后进行输送。
(工序B3)
当将金属掩模31、基板30及非磁性夹具34的这一个组合输送至成膜装置20A时，将这一个组合配置于第一加载互锁室21a，并将第一加载互锁室21a排气直至成为规定的真空度。
其后，将设置于第一加载互锁室21a与成膜室22之间的闸阀打开，利用输送用机器人231，将金属掩模31、基板30及非磁性夹具34输送至成膜室22。
(工序C3：紧贴工序、成膜工序的一例)
将输送至成膜室22的金属掩模31、基板30、及非磁性夹具34的这一个组合，配置在预先配置于成膜室22的具备磁铁的夹具32上。由于成膜室22内是真空状态，因此金属掩模31、基板30、非磁性夹具34、及具备磁铁的夹具32的各接触面的空气被排出。此外，利用金属掩模31与具备磁铁的夹具32之间的磁力，对金属掩模31、基板30、非磁性夹具34、及具备磁铁的夹具32的各接触面施加磁力方向的外力。其结果，金属掩模31、基板30、非磁性夹具34的各接触面紧贴。
其后，通过溅射法、EB蒸镀法、以及CVD法(等离子体CVD法、Cat-CVD等)，在基板30的未被金属掩模31覆盖的表面的区域形成薄膜。
(工序D3：外力去除工序的一个例子)
在成膜后，将设置于第二加载互锁室21b、输送室23及成膜室22之间的闸阀打开，利用输送用机器人231，将金属掩模31、基板30及非磁性夹具34输送至第二加载互锁室21b。也就是，本实施方式中，在成膜后，在真空状态下，将具备磁铁的夹具32从基板30拉开，而将由金属掩模31与具备磁铁的夹具32之间的磁力所产生的外力去除。
另外，在本实施方式中，针对在成膜装置20A具备两个加载互锁室的例子进行了说明，但加载互锁室也可以是一个。例如，在仅具备第一加载互锁室21a的情况下，也可以在成膜室22的成膜后，利用输送用机器人231，将金属掩模31、基板30及非磁性夹具34输送至第一加载互锁室21a。
上述的第四实施方式中，在成膜室22具备具有磁铁的夹具32，在成膜室22内，使金属掩模31、基板30、非磁性夹具34、及具备磁铁的夹具32的各接触面紧贴。因此，仅在成膜室22设置具备磁铁的夹具32即可，不需要与基板30一起输送具备磁铁的夹具32。由此，能够减少施加于用于输送基板30的输送带或输送机器人的负载，实现输送带或输送用机器人的小型化和轻型化。
＜应用例＞
在上述的第一～第四实施方式中，针对在基板30的表面形成一个薄膜时的成膜方法进行了说明。以下，以图7所示的太阳能电池(光电转换元件)的制造为例，针对应用第一～第四实施方式的各实施方式所涉及的成膜方法而在基板形成多个薄膜的方法进行说明。
此处，针对图7所示的太阳能电池(光电转换元件)的简要结构进行说明。光电转换元件100具备半导体基板101、反射防止膜102、钝化膜103、n型非晶质半导体层104及p型非晶质半导体层105。另外，该图中虽省略图示，但在n型非晶质半导体层104与p型非晶质半导体层105上分别设置有电极。
半导体基板101例如由n型单结晶硅基板构成。半导体基板101例如具有100μm～150μm的厚度。另外，在该例子中，虽在半导体基板101的两个表面未形成有纹理构造，但也可以在半导体基板101的两个表面形成有纹理构造。
反射防止膜102以与半导体基板101的一表面接触的方式配置。将半导体基板1的表面中、形成有反射防止膜102的表面称为受光面。
钝化膜103以与半导体基板101的受光面相反侧的表面(以下，为背面)接触的方式配置。
n型非晶质半导体层104和p型非晶质半导体层105以与钝化膜103接触的方式配置。n型非晶质半导体层104及p型非晶质半导体层105在半导体基板101的面内方向交互配置。
反射防止膜102例如由氮化硅膜构成，例如具有60nm的膜厚。
钝化膜103例如由i型非晶硅构成，例如具有10nm的膜厚。
n型非晶质半导体层104是具有n型的导电型且含有氢的非晶质半导体层。n型非晶质半导体层104例如由n型非晶硅、n型非晶硅锗、n型非晶锗、n型非晶碳化硅、n型非晶氮化硅、n型非晶氧化硅、n型非晶氮氧化硅、以及n型非晶硅碳氧化物等构成。n型非晶质半导体层4作为n型掺杂剂而包含磷(P)，例如具有3nm～50nm的膜厚。
p型非晶质半导体层105是具有p型的导电型且含有氢的非晶质半导体层。p型非晶质半导体层105例如由p型非晶硅、p型非晶硅锗、p型非晶锗、p型非晶碳化硅、p型非晶氮化硅、p型非晶氧化硅、p型非晶氮氧化硅、以及p型非晶硅碳氧化物等构成。p型非晶质半导体层5作为p型掺杂剂而包含硼(B)，例如具有5nm～50nm的膜厚。
(应用例1)
在本应用例中，对使用第一实施方式的成膜方法制造上述光电转换元件100的方法进行说明。图8A～图8H是表示图7所示的光电转换元件100的制造工序的简要剖视图。
首先，在本应用例中，如图8A所示，在半导体基板101的受光面例如形成由氧化膜和氮化硅膜构成的反射防止膜102，如图8B所示，在半导体基板101的背面预先形成由i型非晶硅构成的钝化膜103。以下，将形成有钝化膜103及反射防止膜102的半导体基板101称为半导体基板101A。
而且，在大气压中，依次重叠具备磁铁的夹具32、半导体基板101A、金属掩模31a(图2的工序A)。具体而言，如图8C所示，将金属掩模31a以与半导体基板101A的背面侧、即形成有钝化膜103的面接触的方式重叠于半导体基板101A。进一步地，将具备磁铁的夹具32以与半导体基板101A的受光面侧、即形成有反射防止膜102的面接触的方式重叠配置于半导体基板101A。
将金属掩模31a、半导体基板101A及具备磁铁的夹具32以重叠的状态输送至真空腔室10(参照图1)，将真空腔室10排气直至成为规定的真空度(图2的工序B)。由此，金属掩模31a、半导体基板101A、及具备磁铁的夹具32的各接触面的空气被排出。此外，利用金属掩模31a和具备磁铁的夹具32之间的磁力，对金属掩模31a、半导体基板101A、及具备磁铁的夹具32的各接触面施加磁力方向的外力。其结果，金属掩模31a与半导体基板101A的接触面紧贴。
将真空腔室10(参照图1)向大气开放，将金属掩模31a、半导体基板101A、及具备磁铁的夹具32取出。然后，如图8D所示，将具备磁铁的夹具32从半导体基板101A拉开(图2的工序C)。由此，在大气压中，虽将由金属掩模31a与具备磁铁的夹具32之间的磁力所产生的外力去除，但能维持金属掩模31a与半导体基板101A紧贴的状态。
然后，将金属掩模31a和半导体基板101A以重叠的状态输送至加载互锁腔室1。图9是表示本应用例中的加载互锁腔室的结构例的示意图。如图9所示，加载互锁腔室201具备加载互锁室21、成膜室22A、22B、以及输送室23a。
输送室23a具有中空的圆筒形状。在输送室23a内设置输送用机器人231a。加载互锁室21及成膜室22A、22B在输送室23a的周围呈放射状配置。加载互锁室21及成膜室22A、22B分别与输送室23a连结，并通过闸阀而与输送室23a分隔。加载互锁室21、输送室23a及成膜室22A、22B分别通过排气装置(未图示)排气直至成为规定的真空度。
在本应用例中，成膜室22A、22B是具有平行平板型的电极构造的等离子体CVD装置。成膜室22A用于使n型非晶硅成膜。成膜室22B用于使p型非晶硅成膜。
将输送至加载互锁腔室201的金属掩模31a和半导体基板101A配置于加载互锁室21，将加载互锁室21排气直至成为规定的真空度(图2的工序D)。
其后，将加载互锁室21与成膜室22A的闸阀打开，利用输送用机器人231a，将金属掩模31a和半导体基板101A从加载互锁室21输送至成膜室22A，并关闭闸阀。
然后，在成膜室22A内，将n型非晶质半导体层104形成于半导体基板101A的背面(图2的工序E)。具体而言，在成膜室22A内，例如，将半导体基板101A的温度设定为130℃～180℃，封入0sccm～100sccm的氢(H2)气体、40sccm的SiH4气体、以及40sccm的磷化氢(PH3)气体，将成膜室22的压力设定为40Pa～120Pa。其后，例如将RF功率密度为5mW/cm2～15mW/cm2的高频电力(13.56MHz)施加于平行平板电极。另外，PH3气体被氢稀释，PH3气体的浓度例如为1％。
由此，如图8E所示，在钝化膜103的未被金属掩模31a覆盖的区域堆积n型非晶硅，n型非晶质半导体层104形成在钝化膜103上。
在将n型非晶质半导体层104形成于半导体基板101A后，从成膜室22A取出金属掩模31a及形成有n型非晶质半导体层104的半导体基板101A。而且，如图8F所示，在大气中，取代金属掩模31a而将金属掩模31b重叠在n型非晶质半导体层104上，在半导体基板101A的受光面侧重叠具备磁铁的夹具32(图2的工序A)。此时，为了防止半导体基板101A的表面氧化而实施氢氟酸处理。金属掩模31b的材质、厚度及开口宽度与金属掩模31a相同。
将金属掩模31b、形成有n型非晶质半导体层104的半导体基板101A、及具备磁铁的夹具32以重叠的状态输送至真空腔室10(参照图1)，将真空腔室10(参照图1)排气直至成为规定的真空度(图2的工序B)。由此，在真空中，施加由金属掩模31b与具备磁铁的夹具32之间的磁力所产生的外力，金属掩模31b与半导体基板101A紧贴。
其后，将真空腔室10向大气开放，将金属掩模31b、形成有n型非晶质半导体层104的半导体基板101A、以及具备磁铁的夹具32取出。而且，如图8G所示，将具备磁铁的夹具32从形成有n型非晶质半导体层104的半导体基板101A拉开(图2的工序C)。由此，在大气压中，虽将由磁力产生的外力去除，但能维持金属掩模31b与半导体基板101A紧贴的状态。
然后，将金属掩模31b与形成有n型非晶质半导体层104的半导体基板101A以重叠的状态输送至加载互锁腔室201(参照图9)。而且，将金属掩模31b与形成有n型非晶质半导体层104的半导体基板101A配置于加载互锁室21，将加载互锁室21排气直至成为规定的真空度(图2的工序D)。
其后，将加载互锁室21与成膜室22B的闸阀打开，利用输送用机器人(省略图示)，将金属掩模31b、与形成有n型非晶质半导体层104的半导体基板101A从加载互锁室21输送至成膜室22B，并关闭闸阀。
然后，在成膜室22B内，使p型非晶质半导体层105形成于半导体基板101A的背面(图2的工序E)。具体而言，在成膜室22B内，例如，将半导体基板101A的温度设定为130℃～180℃，使0sccm～100sccm的H2气体、40sccm的SiH4气体以及40sccm的乙硼烷(B2H6)气体流动，将成膜室22的压力设定为40Pa～200Pa。其后，将RF功率密度为5mW/cm2～15mW/cm2的高频电力(13.56MHz)施加于平行平板电极。另外，B2H6气体被氢稀释，B2H6气体的浓度例如为2％。
由此，如图8H所示，在钝化膜103的未被金属掩模31b覆盖的区域堆积p型非晶硅，p型非晶质半导体层105形成在钝化膜103上。在形成p型非晶质半导体层105后，从成膜室22B将金属掩模31b、和形成有n型非晶质半导体层104及p型非晶质半导体层105的半导体基板101A取出。
以如此的方式，通过在半导体基板101A依次形成n型非晶质半导体层104和p型非晶质半导体层105而形成图7所示的光电转换元件100。
(应用例2)
在本应用例中，对使用第二实施方式的成膜方法制造光电转换元件100的方法进行说明。图10A～图10F是表示本应用例的光电转换元件100的制造工序的简要剖视图。
首先，对半导体基板101的受光面进行热氧化而形成氧化膜。而且，如图10A所示，使以玻璃板等构成的非磁性夹具34与半导体基板101的受光面侧接触，使具备磁铁的夹具32与非磁性夹具34接触，并且使磁性部件33与半导体基板101的背面接触并重合。磁性部件33例如具有80μm～300μm的厚度。此外，非磁性夹具34例如具有0.5mm～10mm的厚度。
然后，将磁性部件33、半导体基板101、非磁性夹具34、及具备磁铁的夹具32以重叠的状态输送至真空腔室10，将真空腔室10内排气直至成为规定的真空度(图3的工序B1)。由此，将磁性部件33、半导体基板101、非磁性夹具34、及具备磁铁的夹具32的各接触面的空气排出。进一步地，利用磁性部件33与具备磁铁的夹具32之间的磁力，对磁性部件33、半导体基板101、非磁性夹具34、及具备磁铁的夹具32的各接触面施加磁力方向的外力。其结果，磁性部件33、半导体基板101、非磁性夹具34、及具备磁铁的夹具32的各接触面紧贴。
其后，将真空腔室10向大气开放，将磁性部件33、半导体基板101、非磁性夹具34、及具备磁铁的夹具32取出。然后，如图10B所示，将磁性部件33从半导体基板101拉开，并且将具备磁铁的夹具32从非磁性夹具34拉开(图3的工序C1)。由此，在大气压中，虽将由磁力产生的外力去除，但能维持半导体基板101与非磁性夹具34紧贴的状态。
而且，将半导体基板101与非磁性夹具34以重叠的状态输送至加载互锁腔室。图11是表示本应用例的加载互锁腔室的结构例的示意图。加载互锁腔室202除了具备与上述的加载互锁腔室201相同的加载互锁室21、成膜室22A、22B、输送室23a之外，还具备成膜室22C、22D。
成膜室22C、22D分别与输送室23a连结，成膜室22C、22D与输送室23a之间被闸阀分隔。
成膜室22C例如用于通过溅射法使氮化硅膜成膜。成膜室22D例如用于通过等离子体CVD法使i型非晶硅成膜。
将输送至加载互锁腔室202的半导体基板101和非磁性夹具34配置于加载互锁室21，将加载互锁室21排气直至成为规定的真空度(图3的工序D1)。
其后，将加载互锁室21与成膜室22C的闸阀打开，利用输送用机器人231a，将半导体基板101与非磁性夹具34从加载互锁室21输送至成膜室22C，并关闭闸阀。
然后，在成膜室22C内，通过溅射法，以与形成于半导体基板101的受光面的氧化膜接触的方式形成氮化硅膜(图3的工序E1)。由此，如图10C所示，在半导体基板1的受光面形成反射防止膜102。这样，在非磁性夹具34紧贴于半导体基板101的状态下，在半导体基板101的受光面形成由氮化硅膜构成的反射防止膜102，因此不会以绕回至半导体基板101的背面侧的方式形成反射防止膜102。
将于受光面形成有反射防止膜102的半导体基板101和非磁性夹具34从成膜室22C取出，将半导体基板101的表背面翻转。而且，如图10D所示，使磁性部件33与半导体基板101的背面接触，使非磁性夹具34与反射防止膜102接触，使具备磁铁的夹具32与非磁性夹具34接触并重叠(图3的工序A1)。
其后，将磁性部件33、形成有反射防止膜102的半导体基板101、非磁性夹具34、及具备磁铁的夹具32以重叠的状态输送至真空腔室10，将真空腔室10内排气直至成为规定的真空度(图3的工序B1)。由此，与上述的反射防止膜102的形成时同样地，在真空中，利用由磁性部件33与具备磁铁的夹具32之间的磁力所产生的外力，使磁性部件33、形成有反射防止膜102的半导体基板101、及非磁性夹具34的各接触面紧贴。
然后，将真空腔室10向大气开放，将磁性部件33、半导体基板101、非磁性夹具34、及具备磁铁的夹具32取出。而且，如图10E所示，将磁性部件33从半导体基板101拉开，并且将具备磁铁的夹具32从非磁性夹具34拉开(图3的工序C1)。由此，在大气压中，虽将由磁力产生的外力去除，但能维持基板101A与非磁性夹具34紧贴的状态。
接着，将半导体基板101和非磁性夹具34以重叠的状态输送至加载互锁腔室202，向加载互锁室21配置半导体基板101和非磁性夹具34，并使加载互锁室21成为真空状态(图3的工序D1)。其后，将加载互锁室21与成膜室22D的闸阀打开，利用输送用机器人231a，将半导体基板101和非磁性夹具34从加载互锁室21输送至成膜室22D，并关闭闸阀。
然后，在成膜室22D中，在半导体基板101的背面形成钝化膜103(图3的工序E1)。具体而言，在成膜室22D内，例如，将半导体基板101的温度设定为130℃～180℃，使0sccm～100sccm的H2气体、及40sccm的SiH4气体流动，将成膜室22D的压力设定为40Pa～120Pa。其后，将RF功率密度为5mW/cm2～15mW/cm2的高频电力(13.56MHz)施加于平行平板电极。由此，如图10F所示，由i型非晶硅构成的钝化膜103形成在半导体基板1的背面上。
将形成有钝化膜103和反射防止膜102的半导体基板101与非磁性夹具34从成膜室22D取出，并执行与上述的应用例1的图8C～图8H相同的各工序，由此形成图7所示的光电转换元件100。
(应用例3)
在本应用例中，对使用第三实施方式的成膜方法制造光电转换元件100的方法进行说明。图12A～12F是表示本应用例的光电转换元件100的制造工序的简要剖视图。
首先，与应用例1的图8A所示的工序同样地，如图12A所示，在半导体基板101的受光面例如形成由氧化膜和氮化硅膜构成的反射防止膜102。其后，使非磁性夹具34与半导体基板101的受光面、即反射防止膜102接触并重叠。而且，将半导体基板101与非磁性夹具34以重叠的状态输送至加载互锁腔室。
图13是表示本应用例的加载互锁腔室的结构例的示意图。加载互锁腔室203除了具备与应用例1相同的加载互锁室21、成膜室22A、22B、22D及输送室23a之外，还具备校准室24。校准室24与输送室23a连结，并通过闸阀而与输送室23a分隔。校准室24具备用于将n型非晶质半导体层104或p型非晶质半导体层105分别形成于半导体基板101的金属掩模，且对半导体基板101上的金属掩模进行更换。
将输送至加载互锁腔室203的半导体基板101和非磁性夹具34配置于加载互锁室21，将加载互锁室21排气直至成为规定的真空度。
其后，将加载互锁室21与成膜室22D的闸阀打开，利用输送用机器人231a，将半导体基板101和非磁性夹具34从加载互锁室21输送至成膜室22D，并关闭闸阀。
然后，在成膜室22D内，例如以与上述的应用例2相同的成膜条件，将由i型非晶硅构成的钝化膜103形成于半导体基板101的背面(参照图12B)。
在钝化膜103形成后，从成膜室22D，将形成有钝化膜103的半导体基板101和非磁性夹具34以重叠的状态取出。而且，如图12C所示，具备磁铁的夹具32以接触的方式重叠于非磁性夹具34，将用于形成n型非晶质半导体层104的金属掩模31a重叠于半导体基板101的背面(图4的工序A2)。由此，在金属掩模31a、半导体基板101、非磁性夹具34、及具备磁铁的夹具32的各接触面施加由金属掩模31a与具备磁铁的夹具32之间的磁力所产生的外力。
然后，将金属掩模31a、半导体基板101、非磁性夹具34、及具备磁铁的夹具32以重叠的状态向加载互锁室21输送，将加载互锁室21排气直至成为规定的真空度(图4的工序B2)。由此，半导体基板101、非磁性夹具34、及具备磁铁的夹具32的各接触面的空气被排出，各接触面紧贴。
其后，将加载互锁室21与成膜室22A的闸阀打开，利用输送用机器人231a，将金属掩模31a、半导体基板101、及非磁性夹具34以重叠的状态向成膜室22A输送，并关闭闸阀(图4的工序C2)。由此，在加载互锁室21内余留具备磁铁的夹具32。虽将由金属掩模31a与具备磁铁的夹具32之间的磁力所产生的外力去除，但能维持金属掩模31a、半导体基板101及非磁性夹具34紧贴的状态。
在成膜室22A内，以与上述的应用例1相同的成膜条件，在钝化膜103的未被金属掩模31a覆盖的区域堆积n型非晶硅，如图12D所示，n型非晶质半导体层104形成在钝化膜103上(图4的工序C2)。
在n型非晶质半导体层104形成后，将成膜室22A与加载互锁室21的闸阀打开，利用输送用机器人231a，将金属掩模31a、形成有n型非晶质半导体层104的半导体基板101、及非磁性夹具34以重叠的状态从成膜室22A向加载互锁室21输送，并关闭闸阀。
然后，以使非磁性夹具34与余留在加载互锁室21内的具备磁铁的夹具32接触的方式，将金属掩模31a、半导体基板101及非磁性夹具34重叠地配置，将加载互锁室21排气直至成为规定的真空度(图4的工序B2)。
其后，将加载互锁室21与校准室24的闸阀打开，利用输送用机器人231a，将金属掩模31a、半导体基板101及非磁性夹具34以重叠的状态向校准室24输送。而且，如图12E所示，替代金属掩模31a，而将用于形成p型非晶质半导体层105的金属掩模31b配置在半导体基板101的背面上、即半导体基板101的钝化膜103与n型非晶质半导体层104上。
其后，将校准室24与成膜室22B的闸阀打开，利用输送用机器人231a，将金属掩模31b、半导体基板101、及非磁性夹具34以重叠的状态从校准室24向成膜室22A输送，并关闭闸阀。
在成膜室22B内，以与上述的应用例1相同的成膜条件，在钝化膜103的未被金属掩模31b覆盖的区域堆积p型非晶硅，如图12F所示，p型非晶质半导体层105形成在钝化膜103上(图4的工序C2)。
在p型非晶质半导体层105形成后，将成膜室22B与校准室24的闸阀打开，利用输送用机器人231a，将金属掩模31b、半导体基板101、及非磁性夹具34以重叠的状态从成膜室22B向校准室24输送，并关闭闸阀。而且，在成膜室22B内，将金属掩模31b从半导体基板101的背面取下，由此形成图7所示的光电转换元件100。
(应用例4)
在本应用例中，对使用第四实施方式的成膜方法制造光电转换元件100的方法进行说明。以下，主要对与应用例3不同的制造工序进行说明。
首先，与应用例3同样地，在半导体基板101的受光面形成反射防止膜102，其后，如图12A所示，以使非磁性夹具34与反射防止膜102接触的方式将半导体基板101与非磁性夹具34重叠并输送至加载互锁腔室。
图14是表示本应用例中的加载互锁腔室的结构例的示意图。加载互锁腔室204除了具备与应用例3相同的加载互锁室21和输送室23a之外，还具备成膜室25A、25B、25C和校准室26。
成膜室25A、25B、25C与校准室26分别与输送室23a连结，通过闸阀而与输送室23a分隔。加载互锁室21、输送室23a及成膜室25A、25B、25C与校准室26分别通过排气装置(未图示)排气直至成为规定的真空度。
成膜室25A例如用于通过等离子体CVD法使n型非晶硅成膜。成膜室25B例如用于通过等离子体CVD法使p型非晶硅成膜。成膜室25A与成膜室25B具有具备磁铁的夹具32。在成膜室25A和成膜室25B中，具备磁铁的夹具32设置于配置半导体基板101的位置。成膜室25C例如用于通过等离子体CVD法使i型非晶硅成膜。
校准室26具备用于使n型非晶质半导体层104或p型非晶质半导体层105形成于半导体基板101的金属掩模，在半导体基板101上配置金属掩模。
将输送至加载互锁腔室204的形成有反射防止膜102的半导体基板101和非磁性夹具34向加载互锁室21配置，将加载互锁室21排气直至成为规定的真空度。
其后，将加载互锁室21与成膜室25C的闸阀打开，利用输送用机器人231a，将形成有反射防止膜102的半导体基板101和非磁性夹具34从加载互锁室21输送至成膜室25C，并关闭闸阀。
然后，在成膜室25C内，例如通过与上述的应用例3相同的成膜条件使i型非晶硅成膜，由此如图12B所示，在半导体基板101的背面形成钝化膜103。
在钝化膜103形成后，从成膜室25C将形成有钝化膜103的半导体基板101和非磁性夹具34以重叠的状态取出，将用于形成n型非晶质半导体层104的金属掩模31a重叠于半导体基板101的背面(参照图5的工序A3、图12C)。
然后，将金属掩模31a、半导体基板101及非磁性夹具34以重叠的状态向加载互锁室21输送，将加载互锁室21排气直至成为规定的真空度(图5的工序B3)。
其后，将加载互锁室21与成膜室25A的闸阀打开，利用输送用机器人231a，将金属掩模31a、半导体基板101及非磁性夹具34以重叠的状态向成膜室25A输送，并关闭闸阀(图5的工序C3)。
输送至成膜室25A的金属掩模31a、半导体基板101及非磁性夹具34如图12C所示，配置成非磁性夹具34与成膜室25A中的具备磁铁的夹具32接触。由此，在真空中，在金属掩模31a、半导体基板101、非磁性夹具34、及具备磁铁的夹具32的各接触面施加由金属掩模31a与具备磁铁的夹具32之间的磁力所产生的外力，使金属掩模31a、半导体基板101、非磁性夹具34、及具备磁铁的夹具32的各接触面紧贴。
然后，在成膜室25A内，以与上述的应用例3相同的成膜条件使n型非晶硅成膜，由此如图15A所示，在钝化膜103上的未被金属掩模31a覆盖的区域形成n型非晶质半导体层104。
在n型非晶质半导体层104形成后，将成膜室25A与校准室26的闸阀打开，利用输送用机器人231a，将金属掩模31a、形成有n型非晶质半导体层104的半导体基板101、及非磁性夹具34以重叠的状态从成膜室25A向校准室26输送，并关闭闸阀。
然后，在校准室26内，取代金属掩模31a，而将用于形成p型非晶质半导体层105的金属掩模31b配置在半导体基板101的背面上、即半导体基板101的钝化膜103与n型非晶质半导体层104上。其后，将校准室26与成膜室25B的闸阀打开，利用输送用机器人231a，将金属掩模31b、半导体基板101、及非磁性夹具34以重叠的状态从校准室26向成膜室25B输送，并关闭闸阀。
然后，如图12E所示，将输送至成膜室25B的金属掩模31b、半导体基板101、及非磁性夹具34配置成成膜室25B中的具备磁铁的夹具32与非磁性夹具34接触。由此，在真空中，在金属掩模31b、半导体基板101、非磁性夹具34、及具备磁铁的夹具32的各接触面施加由金属掩模31b与具备磁铁的夹具32之间的磁力所产生的外力。其结果，金属掩模31b、半导体基板101、非磁性夹具34、及具备磁铁的夹具32的各接触面紧贴。
然后，在成膜室25B中，以与上述的应用例3相同的成膜条件使p型非晶硅成膜，由此如图15B所示，在钝化膜103上的未被金属掩模31b覆盖的区域形成p型非晶质半导体层105。
在p型非晶质半导体层105形成后，将成膜室25B与校准室26的闸阀打开，利用输送用机器人231a，将金属掩模31b、形成有n型非晶质半导体层104和p型非晶质半导体层105的半导体基板101、及非磁性夹具34以重叠的状态从成膜室25B向校准室26输送，并关闭闸阀。
在p型非晶质半导体层105形成后，与上述的应用例3同样地，将金属掩模31b、形成有n型非晶质半导体层104的半导体基板101、及非磁性夹具34以重叠的状态从成膜室25B向校准室26输送并从半导体基板101的背面将金属掩模31b取下，由此形成图7所示的光电转换元件100。
＜变形例＞
以上，对本发明的实施方式进行了说明，但上述的实施方式只不过是用于实施本发明的例示。因此，本发明不限定于上述的实施方式，在不脱离其旨趣的范围内可将上述的实施方式适当地变形并实施。以下，针对本发明的变形例进行说明。
(1)在上述的第一实施方式中，对从真空腔室10将金属掩模31、基板30、及具备磁铁的夹具32取出，在大气中，将具备磁铁的夹具32从基板30拉开的例子进行了说明，但也可以在真空腔室10内将具备磁铁的夹具32拉开。也就是，也可以在真空腔室10内配置金属掩模31、基板30、及具备磁铁的夹具32并进行抽真空后，在真空腔室10内，将具备磁铁的夹具32与基板30拉开。
(2)在上述的第一实施方式中，对成膜装置1各具备一个真空腔室10、加载互锁室21及成膜室22的例子进行了说明，但也可以如图16所示那样，分别设置多个加载互锁室21和成膜室22。通过像这样构成，能够对多个基板并行地进行成膜处理。此外，也在该情况下，能够在不需要对多个加载互锁室21和多个成膜室22分别准备具备磁铁的夹具32之下，减少具备磁铁的夹具32所需的成本。
(3)在上述的第一～第四实施方式及应用例中，也可以使具备磁铁的夹具32如图17A～17C的任一者那样构成。图17A～17C是表示具备磁铁的夹具的简要结构的示意图。
在图17A所示的例子中，具备磁铁的夹具32A由具有矩形形状的磁铁部件3211和非磁性板3212构成。此外，在图17B所示的例子中，具备磁铁的夹具32B具备三个磁铁部件3211和非磁性板3212。
在图17A及图17B中，具备磁铁的夹具32A、32B具有在非磁性板3212上层叠有磁铁部件3211的构造。磁铁部件3211与非磁性板3212也可以通过粘合剂来粘合，也可以使用紧固件等来固定。
磁铁部件3211例如以钕磁铁、铁氧体磁铁、钐钴磁铁等构成，具备规定的磁力及耐久性。只要磁铁部件3211以磁铁部件3211的居里点高于成膜工序的温度的方式设计即可。非磁性板3212以玻璃、陶瓷、非磁性金属等材料构成，具备规定的刚性和耐久性。
另外，磁铁部件3211与非磁性板3212的结构并不限于图17A及图17B所示的结构。磁铁部件3211也可为以一个或多个磁铁部件构成，非磁性板3212也可为以一个或多个非磁性板构成。
此外，具备图17C所示的磁铁的夹具32C除了图17A所示的磁铁部件3211和非磁性板3212之外，还具备具有矩形形状的保护板3213，构成为依次层叠非磁性板3212、磁铁部件3211、保护板3213。另外，保护板3213也可以覆盖至磁铁部件3211和非磁性板3212的侧面。
保护板3213例如以非磁性金属或玻璃等材料构成。通过将保护板3213设置在磁铁部件3211上，能够防止因磁铁部件3211的表面磨损而引起的劣化、及污染。优选为：保护板3213通过螺钉等而机械性地固定于磁铁部件3211及非磁性板3212。通过像这样构成，能够根据磨损度或污染状况而更换保护板3213。此外，优选为：保护板3213由成本较磁铁部件3211低的材料构成。通过像这样构成，能够减少更换保护板3213时的成本。
另外，上述图17A～图17C中示出具备磁铁的夹具具有矩形形状的例子，但具备磁铁的夹具的形状并不限于此。例如，也可以具有圆形形状或多边形的形状。
(4)在上述的第一～第四实施方式及应用例中，作为向基板与紧贴用部件重合的方向施加外力的结构，而对使用具备磁铁的夹具施加外力的例子进行了说明，但施加外力的结构并不限于此。例如，也可以向基板与紧贴用部件重合的方向机械性地按压。

Claims (5)

1.一种成膜方法，在基板形成薄膜，其特征在于，具有：
紧贴工序，将紧贴用部件以接触于所述基板的一面的方式重叠，在向所述基板与所述紧贴用部件重合的方向施加外力的状态下，将所述基板与所述紧贴用部件置于真空下；
外力去除工序，在大气压下或真空下将所述外力去除；以及
成膜工序，在所述基板的一面或另一面上形成薄膜。
2.根据权利要求1所述的成膜方法，其特征在于，
所述紧贴用部件是具有开口部的金属掩模，
所述紧贴工序中，在所述基板的另一面侧配置磁铁，利用所述金属掩模和所述磁铁夹持所述基板并施加所述外力，
所述外力去除工序中，通过使所述磁铁与所述金属掩模分离以将所述外力去除，
所述成膜工序中，在所述基板的一面上设置有所述金属掩模的开口部的区域形成所述薄膜。
3.根据权利要求2所述的成膜方法，其特征在于，
在所述紧贴工序中，进一步以与所述基板的另一面接触的方式重叠配置非磁性部件，通过所述金属掩模与所述磁铁夹持所述基板与所述非磁性部件，向所述金属掩模、所述基板及所述非磁性部件彼此重合的方向施加所述外力。
4.根据权利要求2或3所述的成膜方法，其特征在于，
所述成膜工序中，使用化学气相沉积法在所述基板的一面形成薄膜，
所述外力去除工序中，在所述成膜工序前，使所述磁铁与所述金属掩模分离。
5.根据权利要求1所述的成膜方法，其特征在于，
所述紧贴用部件是由非磁性材料构成的非磁性部件，
所述紧贴工序中，进一步以与所述基板的另一面接触的方式重叠配置磁性部件，并且以与所述非磁性部件接触的方式配置磁铁，通过所述磁铁与所述磁性部件夹持所述基板与所述非磁性部件，向所述磁性部件、所述基板及所述非磁性部件彼此重合的方向施加所述外力，
所述外力去除工序中，通过从所述基板与所述非磁性部件分离所述磁性部件与所述磁铁以将所述外力去除，
所述成膜工序中，在所述基板的另一面上形成所述薄膜。
CN201680022950.1A 2015-04-20 2016-02-24 成膜方法 Active CN107532289B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-085852 2015-04-20
JP2015085852 2015-04-20
PCT/JP2016/055359 WO2016170841A1 (ja) 2015-04-20 2016-02-24 成膜方法

Publications (2)

Publication Number Publication Date
CN107532289A true CN107532289A (zh) 2018-01-02
CN107532289B CN107532289B (zh) 2020-06-23

Family

ID=57143938

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680022950.1A Active CN107532289B (zh) 2015-04-20 2016-02-24 成膜方法

Country Status (4)

Country Link
US (1) US10293368B2 (zh)
JP (1) JP6650440B2 (zh)
CN (1) CN107532289B (zh)
WO (1) WO2016170841A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108359933A (zh) * 2018-03-23 2018-08-03 武汉华星光电半导体显示技术有限公司 成膜组件及其承载组件、成膜方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6785171B2 (ja) 2017-03-08 2020-11-18 株式会社日本製鋼所 成膜方法および電子装置の製造方法並びにプラズマ原子層成長装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03177573A (ja) * 1989-12-05 1991-08-01 Nec Corp 成膜装置及び成膜方法
JPH10265940A (ja) * 1997-03-28 1998-10-06 Canon Inc 成膜用メタルマスク及びその製造方法
CN1854909A (zh) * 2005-04-20 2006-11-01 应用菲林股份有限两合公司 用于定位掩模的方法和装置
CN101433128A (zh) * 2006-08-29 2009-05-13 佳能株式会社 制备有机发光显示装置的工艺
US20110207328A1 (en) * 2006-10-20 2011-08-25 Stuart Philip Speakman Methods and apparatus for the manufacture of microstructures
US20140203247A1 (en) * 2013-01-23 2014-07-24 Samsung Display Co., Ltd. Thin layer deposition apparatus utilizing a mask unit in the manufacture of a display device
JP2015014024A (ja) * 2013-07-04 2015-01-22 株式会社ブイ・テクノロジー スパッタリング装置及びスパッタリング成膜方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60170915A (ja) * 1984-02-15 1985-09-04 Yaskawa Electric Mfg Co Ltd 磁性薄膜形成方法
US6527028B2 (en) * 2000-10-02 2003-03-04 Xyron, Inc. Substrate processing apparatus having pressed together supply rolls
JP2002105622A (ja) * 2000-10-04 2002-04-10 Sony Corp 蒸着用治具及び蒸着方法
JP2004183044A (ja) * 2002-12-03 2004-07-02 Seiko Epson Corp マスク蒸着方法及び装置、マスク及びマスクの製造方法、表示パネル製造装置、表示パネル並びに電子機器
JP2005187875A (ja) * 2003-12-25 2005-07-14 Seiko Epson Corp 蒸着装置、蒸着方法、有機ｅｌ装置、および電子機器
JP4441282B2 (ja) * 2004-02-02 2010-03-31 富士フイルム株式会社 蒸着マスク及び有機ｅｌ表示デバイスの製造方法
DE102004034418B4 (de) * 2004-07-15 2009-06-25 Schott Ag Verfahren zur Herstellung struktuierter optischer Filterschichten auf Substraten
US20080073982A1 (en) * 2004-12-24 2008-03-27 Nikon Corporation Magnetic Guide Apparatus, Stage Apparatus, Exposure Apparatus, and Device Manufacturing Method
GB2425401A (en) * 2005-04-21 2006-10-25 Stuart Philip Speakman Manufacture of microstructures using peelable mask
US20070209437A1 (en) * 2005-10-18 2007-09-13 Seagate Technology Llc Magnetic MEMS device
DE102006043039A1 (de) * 2006-09-14 2008-03-27 H.C. Starck Gmbh Halbleiterschichten bildende Mischungen von organischen Verbindungen
US20110001126A1 (en) * 2009-07-02 2011-01-06 Sharp Kabushiki Kaisha Nitride semiconductor chip, method of fabrication thereof, and semiconductor device
CN101697343B (zh) * 2009-10-27 2011-06-15 苏州纳科显示技术有限公司 一种薄膜封装方法
US20140165906A1 (en) * 2012-12-13 2014-06-19 Varian Semiconductor Equipment Associates, Inc. Magnetic masks for an ion implant apparatus
US9790598B2 (en) * 2013-08-22 2017-10-17 Sikorsky Aircraft Corporation Removable mask for coating a substrate
JP2015124394A (ja) * 2013-12-25 2015-07-06 株式会社ジャパンディスプレイ 表示装置に製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03177573A (ja) * 1989-12-05 1991-08-01 Nec Corp 成膜装置及び成膜方法
JPH10265940A (ja) * 1997-03-28 1998-10-06 Canon Inc 成膜用メタルマスク及びその製造方法
CN1854909A (zh) * 2005-04-20 2006-11-01 应用菲林股份有限两合公司 用于定位掩模的方法和装置
CN101433128A (zh) * 2006-08-29 2009-05-13 佳能株式会社 制备有机发光显示装置的工艺
US20110207328A1 (en) * 2006-10-20 2011-08-25 Stuart Philip Speakman Methods and apparatus for the manufacture of microstructures
US20140203247A1 (en) * 2013-01-23 2014-07-24 Samsung Display Co., Ltd. Thin layer deposition apparatus utilizing a mask unit in the manufacture of a display device
JP2015014024A (ja) * 2013-07-04 2015-01-22 株式会社ブイ・テクノロジー スパッタリング装置及びスパッタリング成膜方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108359933A (zh) * 2018-03-23 2018-08-03 武汉华星光电半导体显示技术有限公司 成膜组件及其承载组件、成膜方法

Also Published As

Publication number Publication date
US10293368B2 (en) 2019-05-21
US20180161808A1 (en) 2018-06-14
CN107532289B (zh) 2020-06-23
WO2016170841A1 (ja) 2016-10-27
JP6650440B2 (ja) 2020-02-19
JPWO2016170841A1 (ja) 2018-02-08

Similar Documents

Publication Publication Date Title
US8076250B1 (en) PECVD oxide-nitride and oxide-silicon stacks for 3D memory application
US20160240692A1 (en) Systems and methods for assembling two-dimensional materials
KR101321660B1 (ko) 횡방향을 전류 도통 방향으로 하는 전자 디바이스용 에피택셜 기판 및 그 제조방법
TWI499071B (zh) 太陽電池的製造裝置、太陽電池及太陽電池的製造方法
SG146535A1 (en) Semiconductor wafer and process for its production
KR102651978B1 (ko) 광전자 반도체 칩 및 광전자 반도체 칩을 제조하기 위한 방법
KR20130092352A (ko) 원자층 증착 도핑 방법
JP2013080896A (ja) 複合基板の製造方法および複合基板
US20100009489A1 (en) Method and system for producing a solar cell using atmospheric pressure plasma chemical vapor deposition
CN107532289A (zh) 成膜方法
US10658159B2 (en) Plasma reactor vessel having improved plasma uniformity comprised of a first electrode, a second electrode opposed to the first electrode, and a third electrode between a substrate carrier and the second electrode
CN107492478A (zh) 半导体设备的成膜方法以及半导体设备的氮化铝成膜方法
JPH04109623A (ja) ｐｎ接合を有する半導体装置
TWI688010B (zh) 用於改善具有敏感層及反應層的薄膜堆疊的方法與結構
JP2019169544A (ja) グラフェン含有構造体、半導体装置、およびグラフェン含有構造体の製造方法
JP5023914B2 (ja) 薄膜製造装置及び薄膜製造方法
US11056345B2 (en) Method for manufacturing semiconductor device
KR102534857B1 (ko) 탄화규소 에피 웨이퍼 및 이를 포함하는 반도체 소자
JP3214109B2 (ja) 酸化シリコン膜の製造方法
TWI733229B (zh) 形成半導體結構之方法及半導體結構
KR102164553B1 (ko) 박막 증착 장치
WO2022259651A1 (ja) 窒化物半導体基板及びその製造方法
JP3490278B2 (ja) 光電変換装置及びその作製方法
JPH11204813A (ja) 光電変換装置の作製方法
JP2014003104A (ja) 複合基板の製造方法および複合基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant