JP2014003104A - 複合基板の製造方法および複合基板 - Google Patents

Abstract

【課題】結晶成長用基板に形成した半導体結晶層を転写先基板に転写する場合の各転写段階における接着層または犠牲層のエッチング耐性または接着性を制御する。
【解決手段】
半導体結晶層形成基板と転写先基板とを貼り合わせるステップと、半導体結晶層を転写先基板側に残した状態で転写先基板と半導体結晶層形成基板とを分離するステップと、転写先基板と第２の転写先基板とを貼り合わせるステップと、転写先基板と半導体結晶層との間に位置する層の物性、転写先基板と半導体結晶層との接着性を支配する界面の物性、半導体結晶層と第２の転写先基板との間に位置する層の物性、または、半導体結晶層と第２の転写先基板との接着性を支配する界面の物性、を変化させるステップと、半導体結晶層を第２の転写先基板側に残した状態で、転写先基板と第２の転写先基板とを分離するステップと、を有する半導体結晶層を備えた複合基板の製造方法を提供する。
【選択図】図５

Description

本発明は、複合基板の製造方法および複合基板に関する。

ＧａＡｓ、ＩｎＧａＡｓ等のＩＩＩ−Ｖ族化合物半導体は、高い電子移動度を有し、Ｇｅ、ＳｉＧｅ等のＩＶ族半導体は、高い正孔移動度を有する。よって、ＩＩＩ−Ｖ族化合物半導体でＮチャネル型のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）（以下単に「ｎＭＯＳＦＥＴ」という場合がある。）を構成し、ＩＶ族半導体でＰチャネル型のＭＯＳＦＥＴ（以下単に「ｐＭＯＳＦＥＴ」という場合がある。）を構成すれば、高い性能を備えたＣＭＯＳＦＥＴ（Complementary Metal-Oxide-Semiconductor Field Effect Transistor）が実現できる。非特許文献１には、ＩＩＩ−Ｖ族化合物半導体をチャネルとするＮチャネル型ＭＯＳＦＥＴとＧｅをチャネルとするＰチャネル型ＭＯＳＦＥＴが、単一基板に形成されたＣＭＯＳＦＥＴ構造が開示されている。

単一基板（たとえばシリコン基板）上に、ＩＩＩ−Ｖ族化合物半導体層およびＩＶ族半導体結晶層というような異種材料を形成する技術として、結晶成長用基板に形成した半導体結晶層を転写先基板に転写する技術が知られている。たとえば非特許文献２には、ＧａＡｓ基板上に犠牲層としてＡｌＡｓ層を形成し、当該犠牲層（ＡｌＡｓ層）上に形成したＧｅ層を、Ｓｉ基板に転写する技術が開示されている。

S. Takagi, et al., SSE, vol. 51, pp. 526-536, 2007. Y. Bai and E. A. Fitzgerald, ECS Transactions, 33 (6) 927-932 (2010)

ＩＩＩ−Ｖ族化合物半導体をチャネルとするＮチャネル型ＭＩＳＦＥＴ（Metal-Insulator-Semiconductor Field Effect Transistor）（以下単に「ｎＭＩＳＦＥＴ」という場合がある。）と、ＩＶ族半導体をチャネルとするＰチャネル型ＭＩＳＦＥＴ（以下単に「ｐＭＩＳＦＥＴ」という場合がある。）とを、一つの基板上に形成するには、ｎＭＩＳＦＥＴ用のＩＩＩ−Ｖ族化合物半導体と、ｐＭＩＳＦＥＴ用のＩＶ族半導体を単一基板上に形成する技術が必要になる。また、ＬＳＩ（Large Scale Integration）として製造することを考慮すれば、既存製造装置および既存工程の活用が可能なシリコン基板上にｎＭＩＳＦＥＴ用のＩＩＩ−Ｖ族化合物半導体結晶層およびｐＭＩＳＦＥＴ用のＩＶ族半導体結晶層を形成することが好ましい。

非特許文献２の技術で結晶成長用基板から転写先基板に転写された半導体結晶層は、さらに他の転写先基板に転写されることが想定されるが、結晶成長用基板から転写先基板への転写段階における転写先基板と半導体結晶層との接着層（または接着機構）は、転写先基板から次の転写先基板への転写段階における犠牲層（または脱着機構）となるので、各転写段階におけるエッチング液と接着層（犠牲層）の材料（または各転写段階における接着機構）はエッチング耐性または接着強度の大小関係が適切になるよう選択する必要がある。これら選択の自由度を増すためには、接着層（犠牲層）の物性（エッチング耐性または接着強度等）を動的に変化させ、制御できることが好ましい。

本発明の目的は、結晶成長用基板に形成した半導体結晶層を転写先基板に転写する場合の各転写段階における接着層または犠牲層のエッチング耐性または接着性を制御し、各転写段階におけるエッチャントと接着層（犠牲層）の材料の選択自由度を増すことにある。

上記課題を解決するために、本発明の第１の態様においては、半導体結晶層形成基板の上に犠牲層および半導体結晶層を、前記犠牲層、前記半導体結晶層の順に形成するステップと、前記半導体結晶層形成基板に形成された層の表面であって転写先基板または前記転写先基板に形成された層に接することとなる第１表面と、前記転写先基板または前記転写先基板に形成された層の表面であって前記第１表面に接することとなる第２表面と、が向かい合うように、前記半導体結晶層形成基板と前記転写先基板とを貼り合わせるステップと、前記犠牲層をエッチングし、前記半導体結晶層を前記転写先基板側に残した状態で、前記転写先基板と前記半導体結晶層形成基板とを分離するステップと、前記転写先基板の前記半導体結晶層側と第２の転写先基板の表面側とが向かい合うように、前記転写先基板と前記第２の転写先基板とを貼り合わせるステップと、前記転写先基板と前記半導体結晶層との間に位置する層の物性、前記転写先基板と前記半導体結晶層との接着性を支配する界面の物性、前記半導体結晶層と前記第２の転写先基板との間に位置する層の物性、および、前記半導体結晶層と前記第２の転写先基板との接着性を支配する界面の物性、から選択された１以上の物性を変化させるステップと、前記半導体結晶層を前記第２の転写先基板側に残した状態で、前記転写先基板と前記第２の転写先基板とを分離するステップと、を有する前記半導体結晶層を備えた複合基板の製造方法を提供する。

前記転写先基板が、無機物からなり、自由状態において一方面が凸面、他方面が凹面となる反りを有する可撓性基板であり、前記第２表面が前記凸面側にあるものであってもよく、この場合、前記転写先基板と前記半導体結晶層形成基板とを分離するステップにおいて、前記転写先基板の前記半導体結晶層形成基板から分離した部分が前記転写先基板の反りにより前記半導体結晶層形成基板から離れる方向に曲げられつつ前記犠牲層をエッチングすることができる。前記犠牲層および前記半導体結晶層を形成するステップの後、前記半導体結晶層形成基板と前記転写先基板とを貼り合わせるステップの前に、前記半導体結晶層の上に接着層を形成するステップをさらに有してもよい。前記犠牲層および前記半導体結晶層を形成するステップの後、前記半導体結晶層形成基板と前記転写先基板とを貼り合わせるステップの前に、前記第１表面および前記第２表面から選択された１以上の表面に、前記第１表面と前記第２表面との接合界面における接着性を強化する接着性強化処理を施すステップ、をさらに有してもよい。前記半導体結晶層形成基板と前記転写先基板とを貼り合わせるステップの後、前記転写先基板と前記半導体結晶層形成基板とを分離するステップの前に、前記転写先基板および前記半導体結晶層形成基板を、１ＭＰａ〜１ＧＰａの圧力範囲で圧着するステップをさらに有してもよい。前記犠牲層および前記半導体結晶層を形成するステップの後、前記半導体結晶層形成基板と前記転写先基板とを貼り合わせるステップの前に、前記犠牲層の一部が露出するように少なくとも前記半導体結晶層をエッチングし、前記半導体結晶層を複数の分割体に分割するステップを有してもよい。

前記犠牲層および前記半導体結晶層を形成するステップの後、前記半導体結晶層形成基板と前記転写先基板とを貼り合わせるステップの前に、前記半導体結晶層の一部を活性領域とする電子デバイスを前記半導体結晶層に形成するステップをさらに有してもよい。前記転写先基板と前記半導体結晶層形成基板とを分離するステップにおける前記犠牲層のエッチングは、前記半導体結晶層形成基板および前記転写先基板の全部または一部をエッチング液に浸漬して行なっても良い。

本発明の第２の態様においては、無機物からなり、自由状態において一方面が凸面、他方面が凹面となる反りを有する可撓性基板と、単結晶の半導体結晶層と、前記可撓性基板と前記半導体結晶層との間に位置する多結晶性の絶縁層と、を有する複合基板を提供する。前記可撓性基板が、導電性を生ずる原子を１×１０^１０〜１×１０^１６ｃｍ^−３の範囲で含有してもよく、この場合、前記絶縁層が、前記導電性を生ずる原子のパッシベーション層として機能してもよい。

実施形態１の複合基板の製造方法を工程順に示した断面図である。 実施形態１の複合基板の製造方法を工程順に示した断面図である。 実施形態１の複合基板の製造方法を工程順に示した断面図である。 実施形態１の複合基板の製造方法を工程順に示した断面図である。 実施形態１の複合基板の製造方法を工程順に示した断面図である。 実施形態１の複合基板の製造方法を工程順に示した断面図である。 実施形態２の複合基板の製造方法を工程順に示した断面図である。 実施形態２の複合基板の製造方法を工程順に示した断面図である。 実施形態２の複合基板の製造方法を工程順に示した断面図である。 実施形態２の複合基板の製造方法を工程順に示した断面図である。 実施形態２の複合基板の製造方法を工程順に示した断面図である。 実施形態３の複合基板の製造方法を工程順に示した断面図である。 実施形態３の複合基板の製造方法を工程順に示した断面図である。 実施形態３の複合基板の製造方法を工程順に示した断面図である。 実施形態４の複合基板の製造方法を工程順に示した断面図である。 実施形態４の複合基板の製造方法を工程順に示した断面図である。 実施形態４の複合基板の製造方法を工程順に示した断面図である。

（実施形態１）
図１〜図６は、実施形態１の複合基板の製造方法を工程順に示した断面図または平面図である。本実施形態の製造方法は、まず、図１に示すように、半導体結晶層形成基板１０２の上に犠牲層１０４および半導体結晶層１０６を、犠牲層１０４、半導体結晶層１０６の順に形成する。

半導体結晶層形成基板１０２は、高品位な半導体結晶層１０６を形成するための基板である。好ましい半導体結晶層形成基板１０２の材料は、半導体結晶層１０６の材料、形成方法等に依存する。一般に、半導体結晶層形成基板１０２は、形成しようとする半導体結晶層１０６と格子整合または擬格子整合する材料からなることが望ましい。たとえば、半導体結晶層１０６としてＧａＡｓ層をエピタキシャル成長法により形成する場合、半導体結晶層形成基板１０２は、ＧａＡｓ単結晶基板が好ましく、ＩｎＰ、サファイア、Ｇｅ、ＳｉＣの単結晶基板が選択可能である。半導体結晶層形成基板１０２がＧａＡｓ単結晶基板である場合、半導体結晶層１０６が形成される面方位として（１００）面または（１１１）面が挙げられる。

犠牲層１０４は、半導体結晶層形成基板１０２と半導体結晶層１０６とを分離するための層である。犠牲層１０４がエッチングにより除去されることで、半導体結晶層形成基板１０２と半導体結晶層１０６とが分離する。犠牲層１０４のエッチングに際し、半導体結晶層形成基板１０２および半導体結晶層１０６が残る必要があるため、犠牲層１０４のエッチング速度は、半導体結晶層形成基板１０２および半導体結晶層１０６のエッチング速度より大きい、好ましくは数倍以上大きい必要がある。半導体結晶層形成基板１０２としてＧａＡｓ単結晶基板が、半導体結晶層１０６としてＧａＡｓ層が選択される場合、犠牲層１０４はＡｌＡｓ層が好ましく、ＩｎＡｌＡｓ層、ＩｎＧａＰ層、ＩｎＡｌＰ層、ＩｎＧａＡｌＰ層、ＡｌＳｂ層が選択できる。犠牲層１０４の厚さが大きくなると、半導体結晶層１０６の結晶性が低下する傾向にあるから、犠牲層１０４の厚さは、犠牲層としての機能が確保できる限り薄いことが好ましい。犠牲層１０４の厚さは、０．１ｎｍ〜１０μｍの範囲で選択できる。

犠牲層１０４は、エピタキシャル成長法、ＣＶＤ（Chemical Vapor Deposition）法、スパッタ法またはＡＬＤ（Atomic Layer Deposition）法により形成することができる。エピタキシャル成長法には、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法またはＭＢＥ（Molecular Beam Epitaxy）法を利用することができる。犠牲層１０４をＭＯＣＶＤ法で形成する場合、ソースガスとして、ＴＭＧａ（トリメチルガリウム）、ＴＭＡ（トリメチルアルミニウム）、ＴＭＩｎ（トリメチルインジウム）、ＡｓＨ_３（アルシン）、ＰＨ_３（ホスフィン）等を用いることができる。キャリアガスには水素を用いることができる。ソースガスの複数の水素原子基の一部を塩素原子または炭化水素基で置換した化合物を用いることもできる。反応温度は、３００℃から９００℃の範囲で、好ましくは４００〜８００℃の範囲内で適宜選択することができる。ソースガス供給量や反応時間を適宜選択することで犠牲層１０４の厚さを制御することができる。

半導体結晶層１０６は、後に説明する転写先基板に転写される転写対象層である。半導体結晶層１０６は、半導体デバイスの活性層等に利用される。半導体結晶層１０６が半導体結晶層形成基板１０２上にエピタキシャル成長法等により形成されることで、半導体結晶層１０６の結晶性が高品位に実現される一方、半導体結晶層１０６が転写先基板に転写されることで、基板との格子整合等を考慮すること無く、半導体結晶層１０６を任意の基板上に形成することが可能になる。

半導体結晶層１０６として、ＩＩＩ−Ｖ族化合物半導体からなる結晶層、ＩＶ族半導体からなる結晶層もしくはＩＩ−ＶＩ族化合物半導体からなる結晶層、または、これら結晶層を複数積層した積層体が挙げられる。ＩＩＩ−Ｖ族化合物半導体として、Ａｌ_ｕＧａ_ｖＩｎ_{１−ｕ―ｖ}Ｎ_ｍＰ_ｎＡｓ_ｑＳｂ_{１−ｍ−ｎ−ｑ}（０≦ｕ≦１、０≦ｖ≦１、０≦ｍ≦１、０≦ｎ≦１、０≦ｑ≦１）、例えば、ＧａＡｓ、Ｉｎ_ｙＧａ_１−ｙＡｓ（０＜ｙ＜１）、ＩｎＰまたはＧａＳｂが挙げられる。ＩＶ族半導体として、ＧｅまたはＧｅ_ｘＳｉ_１−ｘ（０＜ｘ＜１）が挙げられる。ＩＩ−ＶＩ族化合物半導体として、ＺｎＯ、ＺｎＳｅ、ＺｎＴｅ、ＣｄＳ、ＣｄＳｅまたはＣｄＴｅ等が挙げられる。ＩＶ族半導体がＧｅ_ｘＳｉ_１−ｘである場合、Ｇｅ_ｘＳｉ_１−ｘのＧｅ組成比ｘは、０．９以上であることが好ましい。Ｇｅ組成比ｘを０．９以上とすることにより、Ｇｅに近い半導体特性を得ることができる。半導体結晶層１０６として、上記の結晶層または積層体を用いることにより、半導体結晶層１０６を高移動度な電界効果トランジスタ、特に高移動度な相補型電界効果トランジスタの活性層に用いることが可能になる。

半導体結晶層１０６の厚さは、０．１ｎｍ〜５００μｍの範囲で適宜選択することができる。半導体結晶層１０６の厚さは、０．１ｎｍ以上１μｍ未満であることが好ましい。半導体結晶層１０６を１μｍ未満とすることにより、たとえば極薄ボディＭＩＳＦＥＴ等の高性能トランジスタの製造に適した複合基板に用いることができる。

半導体結晶層１０６は、エピタキシャル成長法、ＡＬＤ法により形成することができる。エピタキシャル成長法には、ＭＯＣＶＤ法、ＭＢＥ法を利用することができる。半導体結晶層１０６がＩＩＩ−Ｖ族化合物半導体からなり、ＭＯＣＶＤ法で形成する場合、ソースガスとして、ＴＭＧａ（トリメチルガリウム）、ＴＭＡ（トリメチルアルミニウム）、ＴＭＩｎ（トリメチルインジウム）、ＡｓＨ_３（アルシン）、ＰＨ_３（ホスフィン）等を用いることができる。半導体結晶層１０６がＩＶ族化合物半導体からなり、ＣＶＤ法で形成する場合、ソースガスとして、ＧｅＨ_４（ゲルマン）、ＳｉＨ_４（シラン）またはＳｉ_２Ｈ_６（ジシラン）等を用いることができる。キャリアガスには水素を用いることができる。ソースガスの複数の水素原子基の一部を塩素原子または炭化水素基で置換した化合物を用いることもできる。反応温度は、３００℃から９００℃の範囲で、好ましくは４００〜８００℃の範囲内で適宜選択することができる。ソースガス供給量や反応時間を適宜選択することで半導体結晶層１０６の厚さを制御することができる。

次に、図２に示すように、転写先基板１２０と半導体結晶層１０６との接着性を強化する接着性強化処理を転写先基板１２０の表面および半導体結晶層１０６の表面に施す。ここで、半導体結晶層１０６の表面は、半導体結晶層形成基板１０２に形成された層の表面であって転写先基板１２０または転写先基板１２０に形成された層に接することとなる「第１表面１１２」の一例である。また、転写先基板１２０の表面は、転写先基板１２０または転写先基板１２０に形成された層の表面であって第１表面１１２に接することとなる「第２表面１２２」の一例である。

接着性強化処理は、転写先基板１２０の表面（第２表面１２２）または半導体結晶層１０６の表面（第１表面１１２）の何れか一方にだけ施してもよい。接着性強化処理として、イオンビーム生成器１３０によるイオンビーム活性化を例示することができる。照射するイオンは、たとえばアルゴンイオンである。接着性強化処理として、プラズマ活性化を施してもよい。プラズマ活性化として、酸素プラズマ処理を例示することができる。接着性強化処理により、転写先基板１２０と半導体結晶層１０６との接着性を強化することができる。なお、接着性強化処理は、必須ではない。接着性強化処理に代えて、転写先基板１２０上に、接着層を予め形成しておいても良い。

転写先基板１２０は、半導体結晶層１０６が転写される先の基板である。転写先基板１２０は、半導体結晶層１０６を活性層として利用する電子デバイスが最終的に配置されるターゲット基板であってもよく、半導体結晶層１０６がターゲット基板に転写されるまでの中間状態における、仮置き基板であってもよい。転写先基板１２０は、無機物からなり、自由状態において一方面が凸面、他方面が凹面となる反りを有する可撓性基板である。転写先基板１２０の反りは、凹面側への引張応力膜の形成または凸面側への圧縮応力膜の形成により実現できる。ここでは、凹面側に引張応力膜１２４を形成することで、反りを発生させている。転写先基板１２０の凸面側表面は、第２表面１２２である。

転写先基板１２０として、シリコン基板、ＳＯＩ（Silicon on Insulator）基板、ガラス基板、サファイア基板、ＳｉＣ基板、ＡｌＮ基板を例示することができる。転写先基板１２０は、セラミックス基板等の絶縁体基板、金属等の導電体基板であっても良い。転写先基板１２０にシリコン基板またはＳＯＩ基板を用いる場合、既存のシリコンプロセスで用いられる製造装置が利用でき、既知のシリコンプロセスにおける知見を利用して、研究開発および製造の効率を高めることができる。

転写先基板１２０が、シリコン基板等、可撓性ではあっても容易には曲がらない基板であるから、転写する半導体結晶層１０６が機械的振動等から保護され、半導体結晶層１０６の結晶品質を高く保つことができる。同時に、転写先基板１２０は、引張応力膜１２４による反りを有するので、後に説明する犠牲層１０４のエッチング工程において、転写先基板１２０が半導体結晶層形成基板１０２から離れる方向に曲げられ、当該曲げ部にエッチング液が速やかに供給され、転写先基板１２０と半導体結晶層形成基板１０２との分離が迅速に行われるようになる。

次に、図３に示すように、転写先基板１２０の凸側の表面（第２表面１２２）と半導体結晶層形成基板１０２の半導体結晶層１０６の表面（第１表面１１２）とを向かい合わせ、図４に示すように、第１表面１１２である半導体結晶層１０６の表面と、第２表面１２２である転写先基板１２０の表面とが接合されるように、転写先基板１２０と半導体結晶層形成基板１０２とを貼り合わせる。接着性強化処理を行う場合、貼り合わせは室温で行うことができる。

貼り合せにおいて、転写先基板１２０には反りがあるので、反りを押さえる程度の荷重Ｆを転写先基板１２０および半導体結晶層形成基板１０２に印加する必要がある。さらに大きな荷重を印加して、転写先基板１２０を半導体結晶層形成基板１０２に圧着してもよい。圧着により接着強度を向上させることができる。圧着時または圧着後に熱処理を行ってもよい。熱処理温度として５０〜６００℃が好ましく、さらに好ましくは１００℃〜４００℃がよい。荷重Ｆは、１ＭＰａ〜１ＧＰａの範囲で適宜選択できる。接着層を用いて転写先基板１２０と半導体結晶層形成基板１０２を接着する場合、圧着は必要ではない。

次に、図５に示すように、半導体結晶層形成基板１０２および転写先基板１２０の全部または一部（好ましくは全部）をエッチング液に浸漬して犠牲層１０４をエッチングする。犠牲層１０４のエッチングにより、図６に示すように、半導体結晶層１０６を転写先基板１２０側に残した状態で、転写先基板１２０と半導体結晶層形成基板１０２とを分離する。

転写先基板１２０と半導体結晶層形成基板１０２とを分離する際に、転写先基板１２０の半導体結晶層形成基板１０２から分離した部分が転写先基板１２０の反りにより半導体結晶層形成基板１０２から離れる方向に曲げられつつ犠牲層１０４をエッチングする。これにより、エッチング液を滞りなく犠牲層１０４に供給でき、転写先基板１２０と半導体結晶層形成基板１０２との分離を迅速に行うことができるようになる。

なお、犠牲層１０４は、選択的にエッチングすることができる。ここで「選択的にエッチングする」とは、犠牲層１０４と同様にエッチング液に晒される他の部材、たとえば半導体結晶層１０６も犠牲層１０４と同様にエッチングされるものの、犠牲層１０４のエッチング速度が他の部材のエッチング速度より高くなるようエッチング液の材料その他の条件を選択し、実質的に犠牲層１０４だけを「選択的に」エッチングすることをいう。犠牲層１０４がＡｌＡｓ層である場合、エッチング液として、ＨＣｌ、ＨＦ、リン酸、クエン酸、過酸化水素水、アンモニア、水酸化ナトリウムの水溶液または水を例示することができる。エッチング中の温度は、１０〜９０℃の範囲で制御することが好ましい。エッチング時間は、１分〜２００時間の範囲で適宜制御することができる。

エッチング液に超音波を印加しつつ犠牲層１０４をエッチングすることができる。超音波の印加により、エッチング速度を増すことができる。また、エッチング処理中に紫外線を照射したり、エッチング液を撹拌したりしてもよい。なお、ここではエッチング液による犠牲層１０４のエッチングの例を説明したが、犠牲層１０４は、ドライ方式によりエッチングすることも可能である。

以上のようにして、犠牲層１０４がエッチングにより除去されると、図６に示すように、半導体結晶層１０６を転写先基板１２０側に残した状態で、転写先基板１２０と半導体結晶層形成基板１０２とが分離する。これにより、半導体結晶層１０６が転写先基板１２０に転写され、転写先基板１２０上に半導体結晶層１０６を有する複合基板が製造される。

上記した実施形態１の複合基板の製造方法では、転写先基板１２０の反りを利用し、転写先基板１２０の半導体結晶層形成基板１０２から分離した部分が半導体結晶層形成基板１０２から離れる方向に曲げられつつ犠牲層１０４がエッチングされるので、エッチング液が滞りなく犠牲層１０４に供給され、転写先基板１２０と半導体結晶層形成基板１０２の分離を迅速に行うことができる。これにより、製造のスループットを向上することができる。

（実施形態２）
図７〜図１１は、実施形態２の複合基板の製造方法を工程順に示した断面図である。実施形態２では、実施形態１の方法で製造した複合基板（転写先基板１２０上に半導体結晶層１０６を有する複合基板）を用い、転写先基板１２０上の半導体結晶層１０６を、さらに第２の転写先基板１５０に転写し、第２の転写先基板１５０上に半導体結晶層１０６を有する複合基板の製造方法について説明する。

図７に示すように、第２の転写先基板１５０と半導体結晶層１０６の接着性を強化する接着性強化処理を、第２の転写先基板１５０の表面および半導体結晶層１０６の表面に施す。接着性強化処理は、第２の転写先基板１５０の表面または半導体結晶層１０６の表面の何れか一方にだけ施してもよい。接着性強化処理として、イオンビーム生成器１３０によるイオンビーム活性化を例示することができる。照射するイオンは、たとえばアルゴンイオンである。接着性強化処理として、プラズマ活性化を施してもよい。接着性強化処理により、第２の転写先基板１５０と半導体結晶層１０６との接着性を強化することができる。なお、接着性強化処理は、必須ではない。接着性強化処理に代えて、第２の転写先基板１５０上に、接着層を予め形成しておいても良い。

第２の転写先基板１５０は、転写先基板１２０と同様、半導体結晶層１０６が転写される先の基板である。第２の転写先基板１５０は、転写先基板１２０と同様に、最終的なターゲット基板であってもよく、仮置き基板であってもよい。第２の転写先基板１５０の材料等については、転写先基板１２０と同様であるため、説明を省略する。

次に、図８に示すように、転写先基板１２０の半導体結晶層１０６側と第２の転写先基板１５０の表面側とが向かい合うように、転写先基板１２０と第２の転写先基板１５０とを貼り合わせる。つまり半導体結晶層１０６の表面と第２の転写先基板１５０の表面とが接合されるように貼り合わせる。接着性強化処理を行う場合、貼り合わせは室温で行うことができる。

次に、図９に示すように、第２の転写先基板１５０および転写先基板１２０に荷重Ｆを印加し、第２の転写先基板１５０を転写先基板１２０に圧着する。荷重Ｆは、１ＭＰａ〜１ＧＰａの範囲で適宜選択できる。なお、接着層を用いて第２の転写先基板１５０と転写先基板１２０を接着する場合、圧着は必要ない。

さらに、図１０に示すように、転写先基板１２０と半導体結晶層１０６との接着性を支配する界面の物性を変化させる。界面物性の変化は、たとえば、水素イオンをイオン注入することにより行う。転写先基板１２０と半導体結晶層１０６との接着界面に水素イオンをイオン注入することより、当該界面の接着力を低下させることができる。なお、イオン注入は、水素イオンが、当該界面で停止するよう加速電圧を調整して行う。

以上のようにして、転写先基板１２０と半導体結晶層１０６との接着界面の接着力が低下すると、図１１に示すように、半導体結晶層１０６を第２の転写先基板１５０側に残した状態で、転写先基板１２０と第２の転写先基板１５０とを分離できる。これにより、半導体結晶層１０６が第２の転写先基板１５０に転写され、第２の転写先基板１５０上に半導体結晶層１０６を有する複合基板が製造される。

上記した実施形態２の複合基板の製造方法によれば、転写先基板１２０と第２の転写先基板１５０とを張り合わせた後に、転写先基板１２０と半導体結晶層１０６との接着性を低下する物性変化を発生させるため、転写段階に応じた接着力の制御が可能となり、複数段階に渡る転写工程を安定的に実施できるようになる。

なお、転写先基板１２０と半導体結晶層１０６との間に接着層を有する場合は、当該接着層の物性を変化させることができる。また、上記の実施形態では転写先基板１２０と半導体結晶層１０６との接着性を低下させるよう物性を変化させたが、半導体結晶層１０６と第２の転写先基板１５０との接着性を支配する界面、つまり半導体結晶層１０６と第２の転写先基板１５０と接合界面の物性を、接着性が高くなるように変化させても良い。半導体結晶層１０６と第２の転写先基板１５０との間に接着層を有する場合には、当該接着層の物性を変化させてもよい。

物性の変化は、界面における接着性の変化の他、エッチング耐性を変化させるものであっても良い。たとえば、転写先基板１２０と半導体結晶層１０６との間に犠牲層を有し、半導体結晶層１０６と第２の転写先基板１５０との間に接着層を有する場合に、半導体結晶層１０６と第２の転写先基板１５０との接着時には、接着層を接着性に優れるアモルファス相で用い、犠牲層のエッチングによる転写先基板１２０と第２の転写先基板１５０の分離の際には、接着層をエッチング耐性に優れる多結晶相に相変化（物性変化）させて用いても良い。

エッチング耐性を変化させる物性変化の例として、前記した結晶相の変化のほか、有機物に熱または紫外線等を照射して硬化させ、エッチング耐性を高める変化、結晶にイオン注入または歪を導入して結晶欠陥の増加し、エッチング耐性を低下させる変化、等を例示することができる。また、接着性を増加させる物性変化の例として、界面の活性化、接着性を低下させる物性変化の例として、有機物の有機溶剤による膨潤、有機物の熱または紫外線による硬化等を例示することができる。

（実施形態３）
図１２〜図１４は、実施形態３の複合基板の製造方法を工程順に示した断面図である。本実施形態３では、半導体結晶層１０６と転写先基板１２０との間に接着層１６０を形成する場合の例を説明する。実施形態３の製造方法は、多くの場合に実施形態１の製造方法と共通するので、主に異なる部分について説明し、共通する部分の説明は省略する。

図１２に示すように、犠牲層１０４および半導体結晶層１０６を形成した後、半導体結晶層１０６の上に接着層１６０を形成する。接着層１６０は、半導体結晶層１０６と転写先基板１２０との接着性を高める層であり、有機物または無機物の何れからなるものであっても良いが、転写先基板１２０が無機物であるため、材料の整合性から無機物であることが好ましい。接着層１６０が有機物である場合、半導体結晶層１０６の表面に凹凸があっても、ある程度の凹凸は接着層１６０に吸収され、転写先基板１２０と良好に接合されるので、半導体結晶層１０６に要求される表面平坦性のレベルは低くて良い。一方接着層１６０が無機物である場合、後の工程に数百℃程度の高温工程があっても、安定的に取り扱うことが可能になる利点がある。また、接着層１６０が無機物である場合、後に作成されるデバイスの絶縁層等に流用して、プロセスを簡略化することが可能になる。接着層１６０が無機物である場合、無機物からなる転写先基板１２０との接着性を高めるため、接着層１６０の平坦性は、平均粗さ２ｎｍ以下であることが好ましい。

接着層１６０が有機物である場合、接着層１６０として、ポリイミド膜またはレジスト膜を例示することができる。この場合、接着層１６０はスピンコート法等の塗布法により形成することができる。接着層１６０が無機物である場合、接着層１６０として、Ａｌ_２Ｏ_３、ＡｌＮ、Ｔａ_２Ｏ_５、ＺｒＯ_２、ＨｆＯ_２、ＳｉＯ_ｘ（例えばＳｉＯ_２）、ＳｉＮ_ｘ（例えばＳｉ_３Ｎ_４）およびＳｉＯ_ｘＮ_ｙのうちの少なくとも１からなる層、またはこれらの中から選ばれた少なくとも２層の積層を例示することができる。この場合、接着層１６０は、ＡＬＤ法、熱酸化法、蒸着法、ＣＶＤ法、スパッタ法により形成することができる。接着層１６０の厚さは、０．１ｎｍ〜１００μｍの範囲とすることができる。

次に、図１３に示すように、転写先基板１２０の表面と、接着層１６０の表面とが接合されるように、転写先基板１２０と半導体結晶層形成基板１０２とを貼り合わせる。ここで、接着層１６０の表面は、半導体結晶層形成基板１０２に形成された層の表面であって転写先基板１２０または転写先基板１２０に形成された層に接することとなる「第１表面１１２」の一例である。転写先基板１２０の表面は、転写先基板１２０または転写先基板１２０に形成された層の表面であって第１表面１１２に接することとなる「第２表面１２２」の一例である。貼り合わせにおいて、第１表面１１２である接着層１６０の表面と、第２表面１２２である転写先基板１２０の表面とが接合されるように、転写先基板１２０と半導体結晶層形成基板１０２とを貼り合わせる。貼り合わせについては、実施形態１と同様である。

なお、転写先基板１２０と半導体結晶層形成基板１０２とを貼り合わせる前に、転写先基板１２０と接着層１６０との接着性を強化する接着性強化処理を転写先基板１２０の表面および接着層１６０の表面から選択された１以上の表面に施してよいことは、実施形態１と同様である。貼り合わせにおいて、転写先基板１２０および半導体結晶層形成基板１０２を、１ＭＰａ〜１ＧＰａの圧力範囲で圧着して良い点も、実施形態１と同様である。

その後、犠牲層１０４をエッチングし、図１４に示すように、接着層１６０および半導体結晶層１０６を転写先基板１２０側に残した状態で、転写先基板１２０と半導体結晶層形成基板１０２とを分離する。分離は、実施形態１と同様である。これにより、接着層１６０および半導体結晶層１０６が転写先基板１２０に転写され、転写先基板１２０上に接着層１６０および半導体結晶層１０６を有する複合基板が製造される。なお、犠牲層１０４をドライ方式によりエッチングしても良いことは実施形態１と同様である

上記した実施形態３の複合基板の製造方法によれば、接着層１６０を有するので、転写先基板１２０と半導体結晶層１０６との接着がより確実になる。また、接着層１６０が有機物である場合、接着層１６０により半導体結晶層１０６表面の凹凸が吸収されるので、半導体結晶層１０６に要求される平坦性の水準が低くなる。一方接着層１６０が無機物である場合、後の工程に熱的制限を受けない利点がある。

なお、実施形態３の複合基板を用いて、転写先基板１２０上の半導体結晶層１０６を、さらに第２の転写先基板に転写できることは、実施形態２と同様である。この場合、接着層１６０は、半導体結晶層１０６を第２の転写先基板に転写する際の犠牲層に用いることができる。また、第２の転写先基板と半導体結晶層１０６との間には、接着層を形成してもよい。

また、半導体結晶層形成基板１０２上に犠牲層１０４および半導体結晶層１０６を形成した後、半導体結晶層形成基板１０２と転写先基板１２０とを貼り合わせる前に、半導体結晶層１０６の一部を活性領域とする電子デバイスを、半導体結晶層１０６に形成してもよい。この場合、半導体結晶層１０６は、そこに電子デバイスを有した状態で転写されることとなる。半導体結晶層１０６は、転写の度に表裏が逆転するので、当該方法を用いれば、半導体結晶層１０６の表裏両面に電子デバイスを作成することができる。

（実施形態４）
図１５〜図１７は、実施形態４の複合基板の製造方法を工程順に示した断面図である。本実施形態４の製造方法は、まず、実施形態１の図１に示すように、半導体結晶層形成基板１０２の上に犠牲層１０４および半導体結晶層１０６を、犠牲層１０４、半導体結晶層１０６の順に形成する。半導体結晶層形成基板１０２、犠牲層１０４および半導体結晶層１０６については、実施形態１において説明したものと同様である。

次に、図１５に示すように、犠牲層１０４の一部を露出するように半導体結晶層１０６をエッチングし、半導体結晶層１０６を複数の分割体１０８に分割する。このエッチングにより分割体１０８と隣接する分割体１０８との間に溝１１０が形成される。ここで、「犠牲層１０４の一部を露出するように」とは、溝１１０が形成されるエッチング領域において、犠牲層１０４が実質的に露出していると言える以下のような場合を含む。すなわち、溝１１０の底部において犠牲層１０４が完全にエッチングされ、溝１１０の底部に半導体結晶層形成基板１０２が露出され、犠牲層１０４の断面が溝１１０の側面の一部として露出されるような場合、溝１１０が形成される領域において犠牲層１０４の途中までエッチングされ、溝１１０の底面に犠牲層１０４が露出されるような場合、溝１１０の底部の一部に半導体結晶層１０６が残存し、溝１１０の底部において犠牲層１０４が一部露出しているような場合、あるいは、溝１１０の底部全体に極薄い半導体結晶層１０６が残存するものの、残存する半導体結晶層１０６の厚さはエッチング液が浸透する程度に薄く、実質的に犠牲層１０４が露出していると言える場合、を含む。

溝１１０を形成するエッチングには、ドライ方式またはウェット方式の何れのエッチング方式も採用できる。ドライエッチングの場合、エッチングガスには、ＳＦ_６、ＣＨ_４−ｘＦ_ｘ（ｘ＝１〜４の整数）等のハロゲンガスが利用できる。ウェットエッチングの場合、エッチング液として、ＨＣｌ、ＨＦ、リン酸、クエン酸、過酸化水素水、アンモニア、水酸化ナトリウムの水溶液が利用できる。エッチングのマスクには、エッチング選択比を有する適当な有機物または無機物が利用でき、マスクをパターニングすることにより、溝１１０のパターンを任意に形成できる。なお、溝１１０を形成するエッチングにおいて、半導体結晶層形成基板１０２をエッチングストッパに利用することが可能であるが、半導体結晶層形成基板１０２を再利用することを考慮すれば、犠牲層１０４の表面または途中でエッチングを停止することが望ましい。

溝１１０を形成することにより、犠牲層１０４のエッチングにおいて、エッチング液が溝１１０から供給され、溝１１０を多く形成することで、犠牲層１０４のエッチングが必要な距離を短くし、犠牲層１０４の除去に必要な時間を短縮できる。なお、溝１１０の平面パターンは、任意の形状であってもよい。つまり溝１１０のパターンによって分離される半導体結晶層１０６の平面形状は、短冊状、４角形、方形等の他、任意の形状であってもよい。

次に、転写先基板１２０と半導体結晶層１０６との接着性を強化する接着性強化処理を転写先基板１２０の表面および半導体結晶層１０６の表面に施した後、転写先基板１２０の凸側の表面（第２表面１２２）と半導体結晶層形成基板１０２の半導体結晶層１０６の表面（第１表面１１２）とを向かい合わせ、図１６に示すように、第１表面１１２である半導体結晶層１０６の表面と、第２表面１２２である転写先基板１２０の表面とが接合されるように、転写先基板１２０と半導体結晶層形成基板１０２とを貼り合わせる。この貼りあわせにより、溝１１０の内壁と転写先基板１２０の表面とによって空洞１４０が形成される。接着性強化処理、貼り合わせ、張り合わせの際の荷重の印加等については、実施形態１と同様である。

次に、空洞１４０にエッチング液を供給し、空洞１４０に供給されたエッチング液により、犠牲層１０４がエッチングされる。空洞１４０にエッチング液を供給する方法として、毛細管現象によりエッチング液を空洞１４０内に供給する方法、空洞１４０の一端をエッチング液に浸漬し、他端からエッチング液を吸引することで強制的にエッチング液を空洞１４０内に供給する方法、空洞１４０の一端が開放され他端が閉塞されている場合に、転写先基板１２０および半導体結晶層形成基板１０２を減圧状態に置き、空洞１４０の開放されている一端をエッチング液に浸漬した後、転写先基板１２０および半導体結晶層形成基板１０２を大気圧状態にすることで、強制的にエッチング液を空洞１４０内に供給する方法、を挙げることができる。

犠牲層１０４のエッチングは、選択的であることが好ましい。ここで「選択的にエッチングする」とは、犠牲層１０４と同様にエッチング液に晒される他の部材、たとえば半導体結晶層１０６も犠牲層１０４と同様にエッチングされるものの、犠牲層１０４のエッチング速度が他の部材のエッチング速度より高くなるようエッチング液の材料その他の条件を選択し、実質的に犠牲層１０４だけを「選択的に」エッチングすることをいう。犠牲層１０４がＡｌＡｓ層である場合、エッチング液として、ＨＣｌ、ＨＦ、リン酸、クエン酸、過酸化水素水、アンモニア、水酸化ナトリウムの水溶液または水を例示することができる。エッチング中の温度は、１０〜９０℃の範囲で制御することが好ましい。エッチング時間は、１分〜２００時間の範囲で適宜制御することができる。

なお、犠牲層１０４をエッチングする間、エッチング液で満たされた空洞１４０内に超音波を印加しつつ犠牲層１０４をエッチングすることができる。超音波の印加により、エッチング速度を増すことができる。また、エッチング処理中に紫外線を照射したり、エッチング液を撹拌したりしてもよい。

以上のようにして、犠牲層１０４がエッチングにより除去されると、図１７に示すように、半導体結晶層１０６を転写先基板１２０側に残した状態で、転写先基板１２０と半導体結晶層形成基板１０２とが分離する。これにより、半導体結晶層１０６が転写先基板１２０に転写され、転写先基板１２０上に半導体結晶層１０６を有する複合基板が製造される。

上記した実施形態４の複合基板の製造方法によれば、溝１１０の形成により空洞１４０が形成されるので、犠牲層１０４のエッチングの際に、転写先基板１２０の反りを利用したエッチング液の供給に加え、空洞１４０を経由したエッチング液の供給も付加される。よって、犠牲層１０４が迅速にエッチングされ除去される。このため、転写先基板１２０と半導体結晶層形成基板１０２とを速やかに分離することができ、製造のスループットを向上することができる。

なお、実施形態４の複合基板を用いて、転写先基板１２０上の半導体結晶層１０６を、さらに第２の転写先基板に転写できることは、実施形態２と同様である。第２の転写先基板と半導体結晶層１０６との間には、接着層を形成してもよい。また、半導体結晶層形成基板１０２上に犠牲層１０４および半導体結晶層１０６を形成した後、半導体結晶層形成基板１０２と転写先基板１２０とを貼り合わせる前に、半導体結晶層１０６の一部を活性領域とする電子デバイスを、半導体結晶層１０６に形成してもよい。

（実施例１）
本実施例１では、前記した実施形態２の製造方法により、ダイサイズのＧａＡｓ結晶層をＳｉ基板上に形成する例を説明する。半導体結晶層形成基板１０２として４インチのＧａＡｓ基板を、犠牲層１０４としてＡｌＡｓ結晶層を、半導体結晶層１０６としてＧａＡｓ結晶層を、接着層１６０としてＡｌ_２Ｏ_３層を用いる。転写先基板１２０として、あらかじめ両面にＳｉＮ層を形成した後、第２表面１２２側のＳｉＮ層を５０％フッ酸溶液にてエッチングして除去し、第２表面１２２側が凸状に反った４インチのＳｉ基板を用いる。

ＧａＡｓ基板の全面に、ＡｌＡｓ結晶層およびＧａＡｓ結晶層を、低圧ＣＶＤ法によるエピタキシャル結晶成長法を用いて、順次形成する。ＡｌＡｓ結晶層およびＧａＡｓ結晶層の厚さは、各々１５０ｎｍおよび１．０μｍとする。さらにＡＬＤ法によりＡｌ_２Ｏ_３層を形成する。

犠牲層１０４であるＡｌＡｓ結晶層の一部が露出するようにＡｌ_２Ｏ_３層およびＧａＡｓ結晶層をエッチングし、Ａｌ_２Ｏ_３層およびＧａＡｓ結晶層を複数の分割体１０８に分割する。分割体１０８の大きさと溝の幅は、表１に示す通りとする。分割体１０８の形成は以下の通りである。表１に示す分割体１０８の大きさおよび溝の幅を有するマスクパターンを用い、ポジ型レジストを用いてＡｌ_２Ｏ_３層上にレジストマスクを形成する。当該レジストマスクをマスクとして、Ａｌ_２Ｏ_３層を１０％フッ酸溶液によりエッチングした後、水洗し、引き続きＧａＡｓ結晶層をクエン酸系エッチャントによりエッチングし、Ａｌ_２Ｏ_３層およびＧａＡｓ結晶層の分割体１０８を形成する。当該エッチングでは、ＡｌＡｓ層に至るまでＧａＡｓ結晶層をエッチングする。

次に、半導体結晶層形成基板１０２である４インチＧａＡｓ基板の表面（Ａｌ_２Ｏ_３層の表面）である第１表面１１２と転写先基板１２０である４インチＳｉ基板の表面である第２表面１２２を、イオンビーム活性化することで接着性強化処理を施す。なお、転写先基板１２０である４インチＳｉ基板には、あらかじめ両面にＳｉＮ層を形成し、第２表面１２２側のＳｉＮ層を５０％フッ酸溶液にてエッチングして除去し、第２表面１２２側が凸状に反った基板として準備する。イオンビーム活性化は、真空中でのＡｒイオンビームの照射とする。

その後、４インチＧａＡｓ基板の第１表面１１２と４インチＳｉ基板の第２表面１２２とを貼り合わせ、さらに１０００００Ｎの荷重を加えて圧着を行い、貼り合わせ基板を得る。圧着は常温で行う。この貼り合わせにより、Ａｌ_２Ｏ_３層およびＧａＡｓ結晶層へのエッチングにより形成された溝１１０の内壁と、転写先基板１２０であるＳｉ基板の表面とによって空洞１４０が形成される。

次に、犠牲層１０４であるＡｌＡｓ結晶層をエッチングし、半導体結晶層１０６であるＧａＡｓ結晶層を転写先基板１２０である４インチＳｉ基板に残した状態で、４インチＳｉ基板と４インチＧａＡｓ基板とを分離する。ＡｌＡｓ結晶層のエッチングは、貼り合わせ基板の側面を、エッチング液（２５％塩化水素水溶液）に浸漬させ、空洞１４０内に毛細管現象によりエッチング液を供給し、そのまま放置する。これにより犠牲層１０４であるＡｌＡｓ結晶層のエッチングが進行し、４インチＳｉ基板と４インチＧａＡｓ基板とが分離され、転写先基板１２０である４インチＳｉ基板上に半導体結晶層１０６であるＧａＡｓ結晶層を有する複合基板が得られる。

さらに、転写先基板１２０である４インチＳｉ基板の半導体結晶層１０６の側と第２の転写先基板１５０の表面側とが向かい合うように、転写先基板１２０と第２の転写先基板１５０とを貼り合わせる。第２の転写先基板１５０の表面にはＺｒＯ_２膜をあらかじめ製膜し、ＺｒＯ_２膜が製膜されている面と、転写先基板１２０の半導体結晶層１０６側とを貼り合わせる。貼り合わせにより、半導体結晶層１０６にエッチングにより形成された溝の内壁と、第２の転写先基板１５０の表面とによって空洞が形成される。

次に、ＺｒＯ_２膜の物性を変化させる。つまり、貼り合わされた基板を２００℃中で保持することでＺｒＯ_２層を結晶化させる。ＺｒＯ_２膜の物性が変化された貼り合わされた基板を、エッチング液（５０％フッ化水素水溶液）に浸漬させ、空洞内に毛細管現象によりエッチング液を供給し、そのまま放置する。これによりこの段階では犠牲層として機能するＡｌ_２Ｏ_３層のエッチングが進行し、転写先基板１２０と第２の転写先基板１５０とが分離され、第２の転写先基板１５０上に半導体結晶層１０６を有する複合基板が得られる。

上記した実施形態および実施例では、主に製造方法について説明したが、本発明は、上記製造方法により製造された複合基板としても把握できる。すなわち、接着層１６０が絶縁体である場合、本発明は、無機物からなり、自由状態において一方面が凸面、他方面が凹面となる反りを有する可撓性基板（転写先基板１２０および引張応力膜１２４）と、単結晶の半導体結晶層１０６と、前記可撓性基板と半導体結晶層１０６との間に位置する絶縁層（接着層１６０）を有する複合基板として把握できる。ここで、半導体結晶層１０６は、エピタキシャル成長法により形成される高品質な結晶層であるにも関わらず、前記したとおり貼り合わせにより形成されるので、絶縁層（接着層１６０）は、単結晶である必要がなく、多結晶性の層であってもよい。また、可撓性基板が導電性を生ずる原子を１×１０^１０〜１×１０^１６ｃｍ^−３の範囲で含有するものである場合、絶縁層である接着層１６０は、導電性を生ずる原子のパッシベーション層として機能させてもよい。

上記した実施の形態では、半導体結晶層１０６が最終的に転写される基板について特に言及していないが、当該基板をシリコンウェハ等の半導体基板、ＳＯＩ基板または絶縁体基板上に半導体層が形成されたものとし、当該半導体基板、ＳＯＩ層または半導体層に予めトランジスタ等電子デバイスが形成されていてもよい。つまり、すでに電子デバイスが形成された基板上に、上記した方法を用いて半導体結晶層１０６を転写により形成できる。これにより、材料組成等が大きく異なる半導体デバイスをモノリシックに形成することができるようになる。特に、半導体結晶層１０６に電子デバイスを予め形成した後に、前記したような予め電子デバイスが形成された基板上に転写により半導体結晶層１０６を形成すると、製造プロセスが大きく異なる異種材料からなる電子デバイスを容易にモノリシックに形成することができるようになる。

１０２…半導体結晶層形成基板、１０４…犠牲層、１０６…半導体結晶層、１０８…分割体、１１０…溝、１１２…第１表面、１２０…転写先基板、１２２…第２表面、１２４…引張応力膜、１３０…イオンビーム生成器、１４０…空洞、１５０…第２の転写先基板、１６０…接着層。

Claims (10)

1. 半導体結晶層形成基板の上に犠牲層および半導体結晶層を、前記犠牲層、前記半導体結晶層の順に形成するステップと、
   前記半導体結晶層形成基板に形成された層の表面であって転写先基板または前記転写先基板に形成された層に接することとなる第１表面と、前記転写先基板または前記転写先基板に形成された層の表面であって前記第１表面に接することとなる第２表面と、が向かい合うように、前記半導体結晶層形成基板と前記転写先基板とを貼り合わせるステップと、
   前記犠牲層をエッチングし、前記半導体結晶層を前記転写先基板側に残した状態で、前記転写先基板と前記半導体結晶層形成基板とを分離するステップと、
   前記転写先基板の前記半導体結晶層側と第２の転写先基板の表面側とが向かい合うように、前記転写先基板と前記第２の転写先基板とを貼り合わせるステップと、
   前記転写先基板と前記半導体結晶層との間に位置する層の物性、
   前記転写先基板と前記半導体結晶層との接着性を支配する界面の物性、
   前記半導体結晶層と前記第２の転写先基板との間に位置する層の物性、および、
   前記半導体結晶層と前記第２の転写先基板との接着性を支配する界面の物性、から選択された１以上の物性を変化させるステップと、
   前記半導体結晶層を前記第２の転写先基板側に残した状態で、前記転写先基板と前記第２の転写先基板とを分離するステップと、
   を有する
   前記半導体結晶層を備えた複合基板の製造方法。
2. 前記転写先基板が、無機物からなり、自由状態において一方面が凸面、他方面が凹面となる反りを有する可撓性基板であり、前記第２表面が前記凸面側にあり、
   前記転写先基板と前記半導体結晶層形成基板とを分離するステップにおいて、前記転写先基板の前記半導体結晶層形成基板から分離した部分が前記転写先基板の反りにより前記半導体結晶層形成基板から離れる方向に曲げられつつ前記犠牲層をエッチングする
   請求項１に記載の製造方法。
3. 前記犠牲層および前記半導体結晶層を形成するステップの後、前記半導体結晶層形成基板と前記転写先基板とを貼り合わせるステップの前に、前記半導体結晶層の上に接着層を形成するステップをさらに有する
   請求項１または請求項２に記載の製造方法。
4. 前記犠牲層および前記半導体結晶層を形成するステップの後、前記半導体結晶層形成基板と前記転写先基板とを貼り合わせるステップの前に、前記第１表面および前記第２表面から選択された１以上の表面に、前記第１表面と前記第２表面との接合界面における接着性を強化する接着性強化処理を施すステップ、をさらに有する
   請求項１または請求項３に記載の製造方法。
5. 前記半導体結晶層形成基板と前記転写先基板とを貼り合わせるステップの後、前記転写先基板と前記半導体結晶層形成基板とを分離するステップの前に、前記転写先基板および前記半導体結晶層形成基板を、１ＭＰａ〜１ＧＰａの圧力範囲で圧着するステップ、をさらに有する
   請求項１から請求項４の何れか一項に記載の製造方法。
6. 前記犠牲層および前記半導体結晶層を形成するステップの後、前記半導体結晶層形成基板と前記転写先基板とを貼り合わせるステップの前に、前記犠牲層の一部が露出するように少なくとも前記半導体結晶層をエッチングし、前記半導体結晶層を複数の分割体に分割するステップを有する
   請求項１から請求項５の何れか一項に記載の製造方法。
7. 前記犠牲層および前記半導体結晶層を形成するステップの後、前記半導体結晶層形成基板と前記転写先基板とを貼り合わせるステップの前に、前記半導体結晶層の一部を活性領域とする電子デバイスを前記半導体結晶層に形成するステップをさらに有する
   請求項１から請求項６の何れか一項に記載の製造方法。
8. 前記転写先基板と前記半導体結晶層形成基板とを分離するステップにおける前記犠牲層のエッチングは、前記半導体結晶層形成基板および前記転写先基板の全部または一部をエッチング液に浸漬して行う、
   請求項１から請求項７の何れか一項に記載の製造方法。
9. 無機物からなり、自由状態において一方面が凸面、他方面が凹面となる反りを有する可撓性基板と、
   単結晶の半導体結晶層と、
   前記可撓性基板と前記半導体結晶層との間に位置する多結晶性の絶縁層と、
   を有する複合基板。
10. 前記可撓性基板が、導電性を生ずる原子を１×１０^１０〜１×１０^１６ｃｍ^−３の範囲で含有し、前記絶縁層が、前記導電性を生ずる原子のパッシベーション層として機能する
    請求項９に記載の複合基板。

Images