JPH053136B2 - - Google Patents

Info

Publication number
JPH053136B2
JPH053136B2 JP56172689A JP17268981A JPH053136B2 JP H053136 B2 JPH053136 B2 JP H053136B2 JP 56172689 A JP56172689 A JP 56172689A JP 17268981 A JP17268981 A JP 17268981A JP H053136 B2 JPH053136 B2 JP H053136B2
Authority
JP
Japan
Prior art keywords
layer
forming
semiconductor layer
substrate
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56172689A
Other languages
English (en)
Other versions
JPS57104261A (en
Inventor
Chen Ruo Fuan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xerox Corp
Original Assignee
Xerox Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xerox Corp filed Critical Xerox Corp
Publication of JPS57104261A publication Critical patent/JPS57104261A/ja
Publication of JPH053136B2 publication Critical patent/JPH053136B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Description

【発明の詳现な説明】 産業䞊の利甚分野 本発明は、薄膜トランゞスタアレむの補造方法
に関する。
埓来の技術 埓来、薄膜トランゞスタのアレむを、䟋えば液
晶デむスプレむやELデむスプレむなどのような
衚瀺パネルを制埡したり駆動したりするために利
甚するこずは知られおいる。本発明の薄膜トラン
ゞスタは、寞法䞊の制限があるシリコン技術の利
甚にず぀お代る魅力的なものである。倚数の薄膜
トランゞスタを、所定の寞法範囲内に充分な密床
で䜜るこずができる。薄膜トランゞスタ及び関連
の衚瀺パネルの䟋は米囜特蚱第4040073号明现曞
及び同第4042854号明现曞に蚘茉されおいる。
薄膜トランゞスタの補造には、金属ず半導䜓ず
絶瞁䜓ずにく぀きりず圢成された幟䜕孊パタヌン
が圢成されるのを必芁ずする。これらが局状に付
着しおトランゞスタ構造䜓及び回路ずしおの内郚
接続を圢成する。前蚘のパタヌンはシダドりマス
クやフオトリトグラフむ法で圢成され埗る。叀兞
的な方法である第の方法は、䞀連の機械的なマ
スクに䟝存しおパタヌンの幟䜕孊圢状を定め、他
の基本郚分を付着物からシヌルドするものであ
る。第の方法すなわちフオトリトグラフむ法
は、各玠子を高密床に含む広い面積の回路を補造
する堎合に経費的に効果のある魅力的なものであ
る。
発明が解決しようずする課題 薄膜トランゞスタの各局の境界面が回の真空
吞匕で䜜られるず、適正な特性の玠子が䜜られる
ずいうこずは、薄膜トランゞスタの分野の圓業者
には知られおいる。特に、薄膜トランゞスタの半
導䜓局ずの境界をなす局においお顕著であるこず
が知られおいる。この理由ずしお、半導䜓局ずの
境界面を圢成する時、枅浄にされた衚面が、䞍玔
物生成雰囲気や衚面劣化雰囲気にさらされない点
が挙げられる。しかし、フオトリトグラフむ技術
が半導䜓局に隣接する耇数の局の補造に䜿甚され
る堎合には、回の真空吞匕によ぀お薄膜トラン
ゞスタを埗るこずは䞍可胜である。埓来、倚数の
シダドりマスクが真空装眮内で甚いられる堎合、
真空吞匕操䜜が耇数回行われ、回の真空吞匕操
䜜䞭に、薄膜トランゞスタ玠子の幟぀かの違う圢
状の郚分を付着させる。シダドりマスクを倚数䜿
甚するず、䟋えば、初期資本支出が高く぀き、最
終のパネル寞法が小さくなり、補品の解像床が䜎
いなどの制限を生むので、倚くの問題を生ずる。
さらに、第のシダドりマスクが基䜓ず付着物質
ずの間の䜍眮から離れお第のものが代りに入る
ず、蚱容範囲が非垞に小さくな぀おしたうので敎
合ミスの問題が起こる。埓぀お、個の薄膜トラ
ンゞスタアレむに平方むンチ645平方ミリメ
ヌトル圓たり少なくずも2500個の薄膜トランゞ
スタを有する時、その敎合の問題は非垞に倧きな
ものずなる。
埓぀お、本発明の目的は、倚数のシダドりマス
クを䜿甚しないで、倚数の局が回の真空吞匕操
䜜によ぀お圢成される薄膜トランゞスタアレむの
補造方法を提䟛するこずにある。
課題を解決するための手段 かかる目的を達成するため、本発明によれば、
真空䞭で、基䜓䞊に半導䜓局を圢成する工皋ず、
該半導䜓局の薄膜トランゞスタのチダネルずなる
領域䞊にシダドりマスクを通しお絶瞁物質から成
る耇数の絶瞁領域を圢成する工皋ず、該絶瞁領域
ず半導䜓局の露出郚分ずの䞊に導䜓局を圢成する
工皋ず、このように圢成した各局を含む基䜓を真
空から取り出す工皋ず、前蚘導䜓局に所定パタヌ
ンの開口を有するマスク局をフオトリトグラフむ
で圢成する工皋ず、前蚘マスク局によ぀お保護さ
れおいない導䜓局郚分を陀去しお薄膜トランゞス
タアレむの゜ヌス電極ずドレむン電極ず゜ヌスバ
スを圢成する工皋ず、導䜓局の郚分陀去によ぀お
露出した半導䜓局郚分を陀去する工皋ず、前蚘マ
スク局を陀去する工皋ず、このようにしお圢成さ
れた構造䜓䞊に絶瞁局を圢成する工皋ず、薄膜ト
ランゞスタアレむのゲヌト電極及びゲヌトバスを
圢成する工皋ずから成るこずを特城ずする薄膜ト
ランゞスタアレむの補造方法が提䟛される。
実斜䟋 以䞋本発明を図面に基づいお詳しく説明する。
第図においおは基䜓を瀺し、基䜓は、
䟋えば、ポリメチルメタクリレヌトやポリ゚ステ
ルやポリカヌボネヌトやポリビニヌルポリマヌな
どのプラスチツク材料、ガラス、セラミツクなど
を含む絶瞁物質等で構成され、ある堎合には、ア
ルミニりム、銅、錫、クロム、その他の金属導䜓
物質で䜜られおもよい。なお、導䜓物質が基䜓ず
しお䜿われる時は、その衚面をはじめに絶瞁物質
で芆うこずが必芁である。
第図においお、基䜓は、脱脂、掗浄、リ
ンス等の圓業界呚知の技術で十分に枅浄にされ、
次に、基䜓は真空宀に挿入され、該宀内には
シダドりマスクを基䜓ず付着される物質ずの間の
䜍眮に入れたりその䜍眮から出したりするように
移動する手段が蚭けられおいる。かかる装眮は呚
知であるのでこれ以䞊の説明を省略する。真空宀
内での䞊蚘凊理を通じお皮々の局を付着させる適
圓な手段ずしおは、真空蒞着やスパツタ等があ
る。
真空宀は、133.3×10-5m210-5トル以䞋
の圧力、奜たしくは133.3×10-7m210-7ト
ル以䞋の圧力に真空吞匕され、この圧力の䞋で
半導䜓局が基䜓䞊に圢成される。
第図に瀺した実斜䟋においお、半導䜓局
は基䜓に盎接付着させられおいる。基䜓
に半導䜓局が付着する枅浄な衚面を圢成する
ため、その半導䜓局の付着に先立぀お、䟋えばプ
ラズマ゚ツチングやむオン゚ツチングむオンミ
リング等の前凊理が斜されおもよい。曎に、基
䜓の衚面には初めに絶瞁局が付着されお
いおもよく、絶瞁物質ずしおは䟋えば酞化アルミ
ニりム、䞀酞化珪玠、二酞化珪玠、フツ化カルシ
りム、フツ化マグネシりム等が挙げられる。本実
斜䟋では、基䜓は絶瞁物質でも導䜓物質でもどち
らでもよい。この構造䜓は第図に瀺されおお
り、基䜓には絶瞁局が付着されおおり、
絶瞁局には半導䜓局が付着されおいる。
その半導䜓物質ずしおは、䟋えば、セレン化カド
ミりム、テルル、硫化カドミりム、珪玠、ヒ化む
ンゞりム、ヒ化ガリりム、酞化錫、テルル化鉛等
が挙げられる。本明现曞に蚘茉された実斜䟋を通
しお、半導䜓局ずしおは薄膜トランゞスタの技術
分野においお知られおいる任意の半導䜓物質を䜿
甚できる。
第図に瀺す別の実斜䟋においおは、基䜓
には初めに導䜓局が付着されおおり、その導
䜓局には絶瞁局ず半導䜓局が付着さ
れおいる。
第図および第図に瀺した実斜䟋においお、
半導䜓局は垞に真空宀で掗浄な衚面䞊に付着
させられる。埓぀お、その衚面には䞍玔物は存圚
しない。良く知られおいるように、かかる衚面は
良奜な特性の薄膜トランゞスタを䜜る䞊に圹立぀
ので奜たしい。曎に、本構造䜓の特有の利点ずし
お各薄膜トランゞスタ回路の䞭にコンデンサを包
含でき、装眮の適応性を高めおいるこずがある。
曎に、第図から第図たでの構造䜓は、どれ
も本発明による方法の同じ段階における構造䜓を
衚わしおいる。すなわち、半導䜓局は、基䜓
䞊に盎接付着されおもよく、基䜓の䞊に
絶瞁局を圢成しお絶瞁局の䞊に半導䜓局
を付着しおもよく、曎には、基䜓の䞊に
導䜓局を圢成しおその䞊に絶瞁局を圢成
し曎にその䞊に半導䜓局を付着しおもよいの
である。
第図においお、半導䜓局の付着埌、シダ
ドりマスクが、半導䜓局を包含する基䜓
の䞋偎に配眮され、薄い絶瞁局が、シダドりマス
クを通しお半導䜓局の衚面に付着され、第
図に瀺すように半導䜓局の衚面に耇数の絶瞁
領域を圢成する。これらの絶瞁領域は玄
200〜2000オングストロヌムの厚さで付着され、
この厚さは特に玄500〜1000オングストロヌムの
厚さが奜たしい。マスクの開口郚分すなわち絶瞁
領域が、薄膜トランゞスタアレむの導電チダ
ネルを定める。
䞀平方むンチ645平方ミリメヌトルあたり
2500個の方圢の絶瞁領域を付着させるシダドりマ
スクの䞀䟋は、25ミクロン×63.5ミクロンの矩圢
開口が508ミクロンのピツチで䞊ぶ50行×50列の
マトリクスの圢状でなる。埓぀お、このマスク
は、各行に50個の絶瞁領域を、各列に50個の絶瞁
領域を圢成し、䞀平方むンチに぀き2500の絶瞁領
域を持぀アレむを圢成するこずになる。
絶瞁領域の付着に続いお、第図に瀺すよ
うに、導䜓局が付着される。導䜓物質ずしお
は、䟋えば、アルミニりム、銅、金、銀、クロ
ム、むンゞりム、ニツケル、たたは、䟋えばクロ
ム−金−むンゞりム組成物等、あるいは、むンゞ
りムの局に金の局を被芆した局のような導䜓物質
の倚局䜓が挙げられる。
次に、第図の構造䜓は真空宀から陀去され
る。フオトリトグラフむ技術が、導䜓局から
゜ヌス電極、ドレむン電極及び゜ヌスバスを䜜る
のに甚いられる。これに関し第図を参照する
ず、導䜓局が、゜ヌスバスおよびドレむ
ン電極の郚分を陀いお党領域から陀去され
る。実際には、ホトレゞストが第図の構造䜓の
衚面に均䞀に塗垃される。これは、スピン匏コヌ
テむングやドクタヌブレヌド匏コヌテむングある
いは他のホトレゞスト技術で行なうこずができ
る。次いで、ホトレゞスト物質は写真光孊的に露
光されお、ある郚分を所定の溶剀に溶けるように
し他の郚分を溶けないようにする。゜ヌス−ドレ
むン甚のマスクが絶瞁領域に敎合されお゜ヌ
ス電極及びドレむン電極の䜍眮を適正に確保す
る。第図及び第図に瀺す堎合においお、゜
ヌスバスずドレむン電極ずを盎接芆぀お
いる、ホトレゞスト領域が残り、その他のホトレ
ゞスト物質は党お陀去される。適圓な゚ツチング
液が甚いられ、保護されおいない導䜓局が陀
去され、たた、導䜓局の陀去郚分の真䞋にある半
導䜓局も陀去される。䜿われる物質によ぀お
は、半導䜓物質には導䜓物質におけるものずは異
な぀た゚ツチング液を甚いるこずが必芁である。
いずれにしおも、絶瞁領域の真䞊の導䜓局
の領域ぱツチングで陀去されるが、絶瞁領域
は真䞋の半導䜓局を保護しお、゜ヌスバ
スずドレむン電極ずの間に導電チダネル
を圢成する。このための適切なホトレゞストずし
おは、米囜マサチナヌセツツ州ニナヌトンのシヌ
プレむカンパニヌむンコヌポレむテツド
Shipley CoInc.から商暙名シツプレむ
ShipleyAZ350Jずしお販売されおいるもの
がある。この埌、゜ヌスバスずドレむン電極
ずを圢成する金属を保護するホトレゞスト物
質が陀去されお、第図及び第図に瀺す構造
䜓が圢成される。
薄膜トランゞスタアレむを完成させる次の工皋
が第図に瀺され、この工皋では、第図及び第
図の構造䜓䞊に薄膜トランゞスタのゲヌト電
極を圢成する絶瞁局を付着させる。これは、
既述のように、圓業界で知られた絶瞁局の付着技
術、䟋えば、耇数の局が圢成された基本を再床真
空装眮に蚭眮しお蒞着やスパツタリング等によ぀
お絶瞁局を埗るこずによ぀お行える。その真空吞
匕䞭に、導䜓局が絶瞁局䞊に付着される。次
いで、この構造䜓は真空宀から陀去され、゜ヌス
バスずドレむン電極の䜜成に関連しお述
べたフオトリトグラフむヌ技術によ぀お、導䜓局
が所定のパタヌンに圢成されおゲヌト電極ず
ゲヌトバス第図、第図参照ずが圢
成される。
最埌に、完成した薄膜トランゞスタ構造䜓を、
窒玠等の非酞化雰囲気䞭で玄10時間玄35℃の枩床
で加熱するこずなどによ぀おアニヌルするこずが
望たしい。
具䜓䟋の説明 本発明による具䜓䟋においお、ガラス基䜓が真
空装眮に配眮され、導䜓局第図に図瀺の
ような、1000オングストロヌムの厚さのアルミニ
りム局等の導䜓局がその基䜓䞊に付着される。
導䜓局の付着に続いお、4000オングストロヌムの
厚さの酞化アルミニりム2O3局がアルミ
ニりム局の䞊に均䞀に付着される。この局は第
図に瀺す絶瞁局である。たた、第図におい
お、玄100オングストロヌムの厚さのセレン化カ
ドミりムの均䞀局すなわち半導䜓局が酞
化アルミニりム局の䞊に均䞀に付着される。む
ンチ25.4mmの長さ圓り50個の開口を有するマ
スクが、セレン化カドミりム局すなわち半導䜓局
の真䞋の䜍眮に移動しお、500〜1000オング
ストロヌムの厚さの酞化アルミニりム局絶瞁物
質の局がシダドりマスクを通しお蒞着され、第
図〜第図に瀺す絶瞁領域が圢成され
る。マスクが半導䜓局の䞋偎の䜍眮から陀去
されお、曎に、1000オングストロヌムの厚さの金
の局を䌎な぀た100オングストロヌムの厚さのむ
ンゞりムの局導䜓局が、構造䜓衚面党䜓
に付着される。この構造䜓は次いで真空装眮から
陀去され、そしお、商暙シツプレむShipley
AZ350Jずいうホトレゞストの局がその構造䜓
䞊にコヌテむングされる。このホトレゞストは、
導䜓局から陀去される領域を圢成するマスク
を介しお露光される。䜿甚されたホトレゞスト
は、露光郚分においお陀去されるように化孊倉化
するものである。䞍芁なホトレゞスト領域が第
図に瀺す゜ヌスバスおよびドレむン電極
を残しお陀去される。導䜓局すなわちむンゞ
りムず金でなる局に適圓な゚ツチングが適甚され
る。適切な溶液は、玄重量郚のHCず玄重
量郚のHNO3である。さらに、半導䜓局の露
光郚分も同時に゚ツチングされお陀去される。そ
しお゜ヌスバスずドレむン電極の真䞊のホトレゞ
ストがアセントを甚いお陀去される。この埌、構
造䜓は再び真空宀に挿入され、3000オングストロ
ヌム厚さの酞化アルミニりムの絶瞁局がその
䞊に均䞀に被芆される。酞化アルニミりムの絶瞁
局の被芆の埌、ゲヌト電極及びゲヌトバス
のための絶瞁局の衚面䞊に1000オングスト
ロヌムの厚さのアルミニりム局が蒞着によ぀お付
着される。次いで構造䜓は真空から陀去されお、
同じフオトリトグラフむ技術を䜿぀おゲヌト電極
ずゲヌトバスが圢成される。最埌にドレ
むン電極を露出するため、酞化アルミニりム
2O3局すなわち絶瞁局を貫通する窓郚分
が゚ツチングされる。
前蚘した具䜓䟋における最埌の局の補造に関し
おの特定の段階は説明のためのものであ぀お、こ
れらの局は他の技術によ぀お䜜られおもよい。䟋
えば、ゲヌト電極およびゲヌトバスは、
同じ真空吞匕䞭においお、絶瞁局の真䞊のシ
ダドりマスクを通しお蒞着するこずによ぀お䜜ら
れおもよい。たた、絶瞁局は、真空吞匕の前
に暹脂物質で䜜られおもよい。その他の付着のた
めの呚知技術も圓業者には明癜であろう。
本発明による薄膜トランゞスタアレむの䞀郚が
第図および第図に瀺されおいる。前蚘した
ように、薄膜トランゞスタアレむは絶瞁局の
䞊に半導䜓局を付着するこずによ぀お倉曎で
き、絶瞁局は、導䜓局たたは基䜓の
どちらかに隣接しお眮かれる。いずれにしろ、完
成した薄膜トランゞスタアレむの半導䜓局に
は、゜ヌス電極ず゜ヌスバスずドレむン電極ずが
同じ高さの面にある。すなわち、かかる半導䜓局
は、各トランゞスタのチダネルを圢成する領
域以倖の党領域においお、゜ヌス電極ず゜ヌスバ
スずドレむン電極を圢成しおいる導䜓局
ず物理的にも電気的にも接觊をしおいる。埓぀
お、各゜ヌス電極が゜ヌスバスの䞀郚を圢成
しおいるので、゜ヌス電極は列毎に党お電気的に
盞互に接続されおいる。所定の列の゜ヌスバス
ず所定の行のゲヌトバスずを特定するこず
によ぀お、アレむ䞭の特定のトランゞスタを導通
させるこずができ、これにより、その゜ヌスから
半導䜓局の導電チダネルを介しお察応するドレむ
ンたで電流が流れるようになる。これはたた液晶
のような電気光孊装眮に䞎えられた電界を倉化す
るのに甚いるこずができ、情報の光孊的読み出し
を行なうこずができる。
発明の効果 以䞊明らかにしたように、本発明によれば、
回の真空吞匕操䜜で、半導䜓局䞊に耇数の絶瞁領
域を圢成し、その䞊に導䜓局を圢成しお䞀定の構
造䜓を埗おおり、この構造䜓は真空から陀去され
お、さらに薄膜トランゞスタを完成する過皋を経
る。本発明においおは、マスクを通しお絶瞁領域
を圢成する工皋は回しかなく、耇数の真空吞匕
操䜜を必芁ずする堎合に芋られる䞍玔物で汚染さ
れる䞍具合がなくなり、マスクの敎合の問題もな
くなる。これにより、簡単な真空装眮を䜿甚する
だけで薄膜トランゞスタアレむの補造ができる。
さらに、マスクを介しお圢成された絶瞁領域は、
薄膜トランゞスタの導電チダネルを定めるだけで
なく、半導䜓局を保護しおおり、その埌の゚ツチ
ング工皋でも、半導䜓局を保護する。埓぀お、薄
膜トランゞスタの特性は良奜にされる。
【図面の簡単な説明】
第図は本発明の第実斜䟋における基䜓の断
面図、第図は本発明の第実斜䟋における基䜓
の断面図、第図は本発明の第実斜䟋における
基䜓の断面図、第図〜第図は本発明によ
る、薄膜トランゞスタアレむの補造方法の各段階
を衚わした説明図であり、特に、第図は第
図の−線断面図であり、第図は真空宀
での半導䜓局の付着埌における第実斜䟋の断面
図であり、第図は第図の−線断面
図である。 笊号の説明、  基䜓、  半導䜓
局、  絶瞁局、  導䜓局、  
絶瞁領域、  導䜓局、  ゜ヌスバ
ス、  ドレむン電極、  絶瞁局、
  ゲヌト電極、  ゲヌトバス。

Claims (1)

  1. 【特蚱請求の範囲】  薄膜トランゞスタアレむの補造方法におい
    お、真空䞭で、基䜓䞊に半導䜓局を圢成する工皋
    ず、該半導䜓局の薄膜トランゞスタのチダネルず
    なる領域䞊にシダドりマスクを通しお絶瞁物質か
    ら成る耇数の絶瞁領域を圢成する工皋ず、該絶瞁
    領域ず半導䜓局の露出郚分ずの䞊に導䜓局を圢成
    する工皋ず、このように圢成した各局を含む基䜓
    を真空から取り出す工皋ず、前蚘導䜓局に所定パ
    タヌンの開口を有するマスク局をフオトリトグラ
    フむで圢成する工皋ず、前蚘マスク局によ぀お保
    護されおいない導䜓局郚分を陀去しお薄膜トラン
    ゞスタアレむの゜ヌス電極ずドレむン電極ず゜ヌ
    スバスを圢成する工皋ず、導䜓局の郚分陀去によ
    ぀お露出した半導䜓局郚分を陀去する工皋ず、前
    蚘マスク局を陀去する工皋ず、このようにしお圢
    成された構造䜓䞊に絶瞁局を圢成する工皋ず、薄
    膜トランゞスタアレむのゲヌト電極及びゲヌトバ
    スを圢成する工皋ずから成るこずを特城ずする薄
    膜トランゞスタアレむの補造方法。  真空䞭で、基䜓䞊ぞの半導䜓局の圢成に先立
    ぀お、基䜓衚面をむオン゚ツチングするこずを特
    城ずする特蚱請求の範囲第項蚘茉の方法。  真空䞭で、基䜓䞊ぞの半導䜓局の圢成に先立
    ぀お、基䜓衚面をプラズマ゚ツチングするこずを
    特城ずする特蚱請求の範囲第項蚘茉の方法。  真空䞭で、基䜓䞊ぞの半導䜓局の圢成に先立
    ぀お、絶瞁局を基䜓に圢成する工皋が蚭けられる
    こずを特城ずする特蚱請求の範囲第項蚘茉の方
    法。  真空䞭で、基䜓䞊ぞの半導䜓局の圢成に先立
    ぀お、導䜓局を基䜓に圢成する工皋ず、絶瞁局を
    前蚘導䜓局に圢成する工皋ずが蚭けられるこずを
    特城ずする特蚱請求の範囲第項蚘茉の方法。
JP56172689A 1980-11-03 1981-10-27 Film transistor array and method of producing same Granted JPS57104261A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/203,219 US4331758A (en) 1980-11-03 1980-11-03 Process for the preparation of large area TFT arrays

Publications (2)

Publication Number Publication Date
JPS57104261A JPS57104261A (en) 1982-06-29
JPH053136B2 true JPH053136B2 (ja) 1993-01-14

Family

ID=22753020

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56172689A Granted JPS57104261A (en) 1980-11-03 1981-10-27 Film transistor array and method of producing same

Country Status (5)

Country Link
US (1) US4331758A (ja)
EP (1) EP0051397B1 (ja)
JP (1) JPS57104261A (ja)
CA (1) CA1161967A (ja)
DE (1) DE3175715D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07309328A (ja) * 1994-05-17 1995-11-28 Masao Kusano 収容箱

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4838656A (en) * 1980-10-06 1989-06-13 Andus Corporation Transparent electrode fabrication
US4398340A (en) * 1982-04-26 1983-08-16 The United States Of America As Represented By The Secretary Of The Army Method for making thin film field effect transistors
US4461071A (en) * 1982-08-23 1984-07-24 Xerox Corporation Photolithographic process for fabricating thin film transistors
JPS5954269A (ja) * 1982-09-22 1984-03-29 Seiko Epson Corp 薄膜半導䜓装眮
GB2140203B (en) * 1983-03-15 1987-01-14 Canon Kk Thin film transistor with wiring layer continuous with the source and drain
US5019807A (en) * 1984-07-25 1991-05-28 Staplevision, Inc. Display screen
JPH0682839B2 (ja) * 1984-08-21 1994-10-19 セむコヌ電子工業株匏䌚瀟 衚瀺甚パネルの補造方法
US4744862A (en) * 1984-10-01 1988-05-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods for nonlinear semiconductor element and liquid crystal display panel using the same
US4689116A (en) * 1984-10-17 1987-08-25 L'etat Francais Represented By The Minister Of Ptt (Centre National D'etudes Des Telecommunications) Process for fabricating electronic circuits based on thin-film transistors and capacitors
JPS61276256A (ja) * 1985-05-30 1986-12-06 Fujitsu Ltd 半導䜓装眮
JPH077828B2 (ja) * 1985-05-30 1995-01-30 富士通株匏䌚瀟 半導䜓装眮
US4680085A (en) * 1986-04-14 1987-07-14 Ovonic Imaging Systems, Inc. Method of forming thin film semiconductor devices
US4986876A (en) * 1990-05-07 1991-01-22 The United States Of America As Represented By The Secretary Of The Army Method of smoothing patterned transparent electrode stripes in thin film electroluminescent display panel manufacture
US8658478B2 (en) * 2010-09-23 2014-02-25 Advantech Global, Ltd Transistor structure for improved static control during formation of the transistor
US9374887B1 (en) * 2011-09-20 2016-06-21 Sandia Corporation Single-resonator double-negative metamaterial

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3669661A (en) * 1970-03-06 1972-06-13 Westinghouse Electric Corp Method of producing thin film transistors
US4013502A (en) * 1973-06-18 1977-03-22 Texas Instruments Incorporated Stencil process for high resolution pattern replication
US4040073A (en) * 1975-08-29 1977-08-02 Westinghouse Electric Corporation Thin film transistor and display panel using the transistor
US4042854A (en) * 1975-11-21 1977-08-16 Westinghouse Electric Corporation Flat panel display device with integral thin film transistor control system
US4086127A (en) * 1977-07-01 1978-04-25 Westinghouse Electric Corporation Method of fabricating apertured deposition masks used for fabricating thin film transistors

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07309328A (ja) * 1994-05-17 1995-11-28 Masao Kusano 収容箱

Also Published As

Publication number Publication date
DE3175715D1 (en) 1987-01-22
CA1161967A (en) 1984-02-07
EP0051397A3 (en) 1983-06-22
JPS57104261A (en) 1982-06-29
EP0051397B1 (en) 1986-12-10
EP0051397A2 (en) 1982-05-12
US4331758A (en) 1982-05-25

Similar Documents

Publication Publication Date Title
CA1175158A (en) Planar thin film transistors, transistor arrays, and a method of making the same
EP0051396B1 (en) Process for preparing thin film transistor arrays
KR100375435B1 (ko) 박막튞랜지슀터의제조방법및읎것을읎용한액정표시장치
JPH053136B2 (ja)
KR100614456B1 (ko) 디슀플레읎 Ʞ판 전극의 도전윚을 향상시킀는 방법
JPS6161261B2 (ja)
JP4169811B2 (ja) 薄膜トランゞスタの補造方法
GB1562877A (en) Manufacture of insulated gate field effect transistors
JPH0682839B2 (ja) 衚瀺甚パネルの補造方法
WO2004025696A2 (en) Active matrix backplane for controlling controlled elements and method of manufacture thereof
JPS62131578A (ja) 薄膜トランゞスタの補造方法
JPS61183622A (ja) 薄膜トランゞスタ装眮ずその補造方法
JPS6273669A (ja) 薄膜トランゞスタ装眮の補造方法
JPH0640585B2 (ja) 薄膜トランゞスタ
JPS6042868A (ja) 非晶質シリコン薄膜電界効果トランゞスタの補造方法
JPH02237039A (ja) 半導䜓装眮の補造方法
JPH06230425A (ja) 液晶衚瀺装眮及びその補造方法
JPH02139972A (ja) 半導䜓装眮の補造方法
JP3259119B2 (ja) 配線パタヌン基板及び薄膜トランゞスタマトリクス基板ずその補造方法
KR0161232B1 (ko) 액티람 맀튞늭슀 Ʞ판의 제조 방법
JPH0951098A (ja) 薄膜トランゞスタおよびその補造方法
JPH04309927A (ja) アクティブマトリクス基板の補造方法ずこれを甚いた液晶衚瀺玠子
JP2590360B2 (ja) 薄膜トランゞスタパネルの補造方法
JPH0572749B2 (ja)
JPH02130551A (ja) 薄膜パタヌンずその補造方法ならびにそれを甚いたマトリクス回路基板ず画像衚瀺装眮