JPH077828B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH077828B2 JPH077828B2 JP60117014A JP11701485A JPH077828B2 JP H077828 B2 JPH077828 B2 JP H077828B2 JP 60117014 A JP60117014 A JP 60117014A JP 11701485 A JP11701485 A JP 11701485A JP H077828 B2 JPH077828 B2 JP H077828B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- semiconductor device
- oxide film
- aluminum oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 〔概要〕 SOI構造をなす半導体装置において、 基板をアルミニウムにし、基板とその上のシリコン層と
の間の絶縁体層として該基板の陽極酸化により形成さ
れ、かつ着色による有色のアルミニウム酸化膜を利用す
ることにより、 放熱性を向上させて高密度集積化された膜の温度上昇を
緩和させると共に当該半導体装置の大型化を容易にさ
せ、また、堆積シリコン層の再結晶化に要するパワーを
低減させたものである。
の間の絶縁体層として該基板の陽極酸化により形成さ
れ、かつ着色による有色のアルミニウム酸化膜を利用す
ることにより、 放熱性を向上させて高密度集積化された膜の温度上昇を
緩和させると共に当該半導体装置の大型化を容易にさ
せ、また、堆積シリコン層の再結晶化に要するパワーを
低減させたものである。
本発明は、本題体装置に係り、特に、SOI構成をなす半
導体装置の基板および絶縁体層の構成に関する。
導体装置の基板および絶縁体層の構成に関する。
SOI（Silicon On Insulator）構造は、基体表面の絶縁
体層上に形成されたシリコン（Si）結晶に半導体素子が
形成される構造で、例えば三次元回路の形成などによる
高密度集積化を可能にするものとして期待され、改良研
究の対象となっている。
体層上に形成されたシリコン（Si）結晶に半導体素子が
形成される構造で、例えば三次元回路の形成などによる
高密度集積化を可能にするものとして期待され、改良研
究の対象となっている。
第３図はSOI構造をなす従来の半導体装置代表例の要部
構成を示す部分側断面図である。
構成を示す部分側断面図である。
同図において、１はSi基板、２は基板１上の二酸化シリ
コン（SiO2）の絶縁体層、３は絶縁体層２上の多結晶Si
層、４は多結晶Si層における再結晶化領域、５は再結晶
化領域４に形成された例えば電界効果トランジスタ（FE
T）などの半導体素子、である。
コン（SiO2）の絶縁体層、３は絶縁体層２上の多結晶Si
層、４は多結晶Si層における再結晶化領域、５は再結晶
化領域４に形成された例えば電界効果トランジスタ（FE
T）などの半導体素子、である。
ここでSiO2の絶縁体層２は、例えば化学気相成長法（CV
D法）などにより堆積するか或いは基板１の熱酸化によ
り形成され、多結晶Si層３は、例えばCVD法などにより
堆積して形成され、また再結晶化領域４は、多結晶Si層
３の所定領域を例えばレーザビームアニールなどにより
再結晶化して形成されている。半導体素子５の形成方法
は、通常のSiウェーハに形成するのと同様である。
D法）などにより堆積するか或いは基板１の熱酸化によ
り形成され、多結晶Si層３は、例えばCVD法などにより
堆積して形成され、また再結晶化領域４は、多結晶Si層
３の所定領域を例えばレーザビームアニールなどにより
再結晶化して形成されている。半導体素子５の形成方法
は、通常のSiウェーハに形成するのと同様である。
この半導体装置は、絶縁体層２畳に形成された再結晶化
領域４なるSi結晶に半導体素子５が形成されてSOI構造
をなしている。
領域４なるSi結晶に半導体素子５が形成されてSOI構造
をなしている。
そしてこの構造は、形成された半導体素子５上に図示さ
れないSiO2の絶縁体層と多結晶Si層の積層を重ねること
により、三次元回路の形成を可能にするものである。
れないSiO2の絶縁体層と多結晶Si層の積層を重ねること
により、三次元回路の形成を可能にするものである。
上記構成の半導体装置は、三次元回路が形成された際
に、基板１面積当たりの発熱量が増大するのに対して基
板１が熱伝導度のそれほど大きくないSiであるため、放
熱が不充分になり温度上昇が半導体素子５に悪影響を与
える問題がある。
に、基板１面積当たりの発熱量が増大するのに対して基
板１が熱伝導度のそれほど大きくないSiであるため、放
熱が不充分になり温度上昇が半導体素子５に悪影響を与
える問題がある。
また、半導体チップの大きさをウェーハ・サイズまで拡
大して集積度を上げようとするような、近年の研究動向
の一つであるチップの大型化に対して、大きさに制限の
ある単結晶Siウェーハを基板１に使用していることが制
約になる問題もある。
大して集積度を上げようとするような、近年の研究動向
の一つであるチップの大型化に対して、大きさに制限の
ある単結晶Siウェーハを基板１に使用していることが制
約になる問題もある。
上記問題点は本発明により、アルミニウム基板表面に陽
極酸化により形成され、かつ着色による有色のアルミニ
ウム酸化膜を含む絶縁体層を有する基体と、基体の絶縁
体層上に被着された多結晶シリコン層中におけるレーザ
ビームアニールによる再結晶化領域に形成された半導体
素子とを有することを特徴とする半導体装置により解決
される。
極酸化により形成され、かつ着色による有色のアルミニ
ウム酸化膜を含む絶縁体層を有する基体と、基体の絶縁
体層上に被着された多結晶シリコン層中におけるレーザ
ビームアニールによる再結晶化領域に形成された半導体
素子とを有することを特徴とする半導体装置により解決
される。
Al基板1aを用いた上記構成は、絶縁体層2aの下がSiより
熱伝導の良いAlになり、加えて絶縁体層2aの少なくとも
一部を占める酸化膜６がSiO2より熱伝導の良い基板の陽
極酸化により形成され、かつ着色による有色の酸化アル
ミニウム（Al2O3）になるので、問題の放熱性は従来よ
り向上し三次元回路の形成などにより高密度集積化され
た際の発熱による半導体素子５への悪影響が緩和され
る。
熱伝導の良いAlになり、加えて絶縁体層2aの少なくとも
一部を占める酸化膜６がSiO2より熱伝導の良い基板の陽
極酸化により形成され、かつ着色による有色の酸化アル
ミニウム（Al2O3）になるので、問題の放熱性は従来よ
り向上し三次元回路の形成などにより高密度集積化され
た際の発熱による半導体素子５への悪影響が緩和され
る。
然も、基板1aをAlにすることによりその大きさにはSiの
場合のような制限がなく、当該チップを任意に大きくす
ることが可能であり、更に酸化膜（６）が着色による有
色のアルミニウム酸化膜となっていることにより、再結
晶化領域４形成の前記レーザビームアニールに際して有
色のアルミニウム酸化膜６の表層部が温度上昇し、これ
がSi層３の加熱を助けて所要パワーを低減させ、再結晶
化費用を低減させる。
場合のような制限がなく、当該チップを任意に大きくす
ることが可能であり、更に酸化膜（６）が着色による有
色のアルミニウム酸化膜となっていることにより、再結
晶化領域４形成の前記レーザビームアニールに際して有
色のアルミニウム酸化膜６の表層部が温度上昇し、これ
がSi層３の加熱を助けて所要パワーを低減させ、再結晶
化費用を低減させる。
以下第１図と第２図を用い二つの実施例について説明す
る。
る。
第１図に示す半導体装置は、第３図図示の従来例におけ
るSi基板１をAl基板1aに、SiO2の絶縁体層２をAl基板1a
の陽極酸化により形成され、かつ着色による有色アルミ
ニウム酸化膜６でなる絶縁体層2aに替えたものであり、
その他は変わらない。
るSi基板１をAl基板1aに、SiO2の絶縁体層２をAl基板1a
の陽極酸化により形成され、かつ着色による有色アルミ
ニウム酸化膜６でなる絶縁体層2aに替えたものであり、
その他は変わらない。
Al基板1aはAl板である。酸化膜６は、Al基板1a表面に例
えばシュウ酸などを使用した陽極酸化を施して形成さ
れ、かつ着色による有色のアルミニウム酸化膜であり、
その厚さは約20μｍである。この場合陽極酸化の際にシ
ュウ酸などに例えば黒色と染料を加えることによる黒色
のアルミニウム酸化膜であってもよく、またアルミニウ
ム酸化膜の形成後、多孔性の表面への黒色等の染料によ
って着色された有色のアルミニウム酸化膜であってもよ
い。
えばシュウ酸などを使用した陽極酸化を施して形成さ
れ、かつ着色による有色のアルミニウム酸化膜であり、
その厚さは約20μｍである。この場合陽極酸化の際にシ
ュウ酸などに例えば黒色と染料を加えることによる黒色
のアルミニウム酸化膜であってもよく、またアルミニウ
ム酸化膜の形成後、多孔性の表面への黒色等の染料によ
って着色された有色のアルミニウム酸化膜であってもよ
い。
この有色は、再結晶変領域４形成の際に使用されるレー
ザビームの吸収を大きくさせるためのものである。
ザビームの吸収を大きくさせるためのものである。
多結晶Si層３、再結晶化領域４、半導体素子５の形成方
法は、従来例と変わらない。
法は、従来例と変わらない。
但し、再結晶変領域４形成のレーザビームアニールに際
して有色のアルミニウム酸化膜６の表層部が温度上昇
し、これがSi層３の加熱を助けるため、本実施例ではレ
ーザの所要パワーが従来例の場合の約2/3に低減してい
る。
して有色のアルミニウム酸化膜６の表層部が温度上昇
し、これがSi層３の加熱を助けるため、本実施例ではレ
ーザの所要パワーが従来例の場合の約2/3に低減してい
る。
Alの熱伝導度の大きさはSiを約1.4倍あり、また、Al2O3
（絶縁体層2a）は同じくSiO2（絶縁体層２）の10倍以上
あるので、本半導体装置は、先に述べたように三次元回
路の形成などによる高密度集積化がなされても発熱によ
る半導体素子５への悪影響は大幅に緩和される。
（絶縁体層2a）は同じくSiO2（絶縁体層２）の10倍以上
あるので、本半導体装置は、先に述べたように三次元回
路の形成などによる高密度集積化がなされても発熱によ
る半導体素子５への悪影響は大幅に緩和される。
また、当該チップの大きさを大きくする場合、Al基板1a
は任意の大きさにすることが可能であり、絶縁体層2aお
よび多結晶Si層の形成においても技術上の困難な問題は
ない。従ってこの場合は、当該チップの強度上の問題と
してAl基板1aの厚さを配慮すれば良い。
は任意の大きさにすることが可能であり、絶縁体層2aお
よび多結晶Si層の形成においても技術上の困難な問題は
ない。従ってこの場合は、当該チップの強度上の問題と
してAl基板1aの厚さを配慮すれば良い。
第２図に示す半導体装置は、第１図図示の実施例におけ
る有色のアルミニウム酸化膜６と多結晶Si層３との間に
SiO2膜７を介在させ、絶縁体層2aを有色のアルミニウム
酸化膜６とSiO2膜７とで構成したものである。
る有色のアルミニウム酸化膜６と多結晶Si層３との間に
SiO2膜７を介在させ、絶縁体層2aを有色のアルミニウム
酸化膜６とSiO2膜７とで構成したものである。
有色アルミニウム酸化膜６を形成するAl2O3は誘電率がS
iO2より大きい。このことから先の実施例において、複
数の半導体素子５間の、或いは半導体素子５間を接続す
る図示されない配線の間の容量の大きさが当該半導体装
置の特性例えば動作速度などに悪影響を及ぼす場合があ
る。
iO2より大きい。このことから先の実施例において、複
数の半導体素子５間の、或いは半導体素子５間を接続す
る図示されない配線の間の容量の大きさが当該半導体装
置の特性例えば動作速度などに悪影響を及ぼす場合があ
る。
本実施例は、SiO2膜７（厚さ約２μｍ）を介在させるこ
とによりこの問題に対処したものであり、第３図図示従
来例における絶縁体層２がSiO2であることから、本実施
例の上記容量は従来例と略同じになる。
とによりこの問題に対処したものであり、第３図図示従
来例における絶縁体層２がSiO2であることから、本実施
例の上記容量は従来例と略同じになる。
SiO2膜７の形成はCVD法などによれば良い。その他の各
部の形成は第１図図示実施例と同一である。
部の形成は第１図図示実施例と同一である。
本半導体装置の放熱性は、第１図図示実施例に近くして
従来例より遥かに優れ、然も、チップの大型化、レーザ
パワーの低減に関しては第１図図示実施例と同様であ
る。
従来例より遥かに優れ、然も、チップの大型化、レーザ
パワーの低減に関しては第１図図示実施例と同様であ
る。
以上説明したように、本発明の構成によれば、SOI構造
をなす半導体装置において、放熱性を向上させると共に
大型化を容易にさせ、更に堆積Si層の再結晶化に要する
パワーを低減させることが出来て、高密度集積化された
場合の温度上昇緩和とチップ大型化に対する自由度の増
加を可能にさせ、且つ製造の経済化を可能にさせる効果
がある。
をなす半導体装置において、放熱性を向上させると共に
大型化を容易にさせ、更に堆積Si層の再結晶化に要する
パワーを低減させることが出来て、高密度集積化された
場合の温度上昇緩和とチップ大型化に対する自由度の増
加を可能にさせ、且つ製造の経済化を可能にさせる効果
がある。
第１図は本発明による半導体装置の一実施例の要部構成
を示す部分側断面図、 第２図は同じく他の実施例の要部構成を示す部分側断面
図、 第３図はSOI構造をなす従来の半導体装置代表例の要部
構成を示す部分側断面図、 である。 図において、 １はSi基板、1aはAl基板、 ２、2aは絶縁体層、３は多結晶Si層、 ４は再結晶化領域、５は半導体素子、 ６は有色のアルミニウム酸化膜、７はSiO2膜、 である。
を示す部分側断面図、 第２図は同じく他の実施例の要部構成を示す部分側断面
図、 第３図はSOI構造をなす従来の半導体装置代表例の要部
構成を示す部分側断面図、 である。 図において、 １はSi基板、1aはAl基板、 ２、2aは絶縁体層、３は多結晶Si層、 ４は再結晶化領域、５は半導体素子、 ６は有色のアルミニウム酸化膜、７はSiO2膜、 である。
Claims (1)
- 【請求項１】アルミニウム基板表面に陽極酸化により形
成され、かつ着色による有色のアルミニウム酸化膜を含
む絶縁体層を有する基体と、 基体の絶縁体層上に被着された多結晶シリコン層中にお
けるレーザビームアニールによる再結晶化領域に形成さ
れた半導体素子とを有することを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60117014A JPH077828B2 (ja) | 1985-05-30 | 1985-05-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60117014A JPH077828B2 (ja) | 1985-05-30 | 1985-05-30 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61276255A JPS61276255A (ja) | 1986-12-06 |
| JPH077828B2 true JPH077828B2 (ja) | 1995-01-30 |
Family
ID=14701310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60117014A Expired - Fee Related JPH077828B2 (ja) | 1985-05-30 | 1985-05-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH077828B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5692573A (en) * | 1979-12-26 | 1981-07-27 | Citizen Watch Co Ltd | Display panel |
| US4331758A (en) * | 1980-11-03 | 1982-05-25 | Xerox Corporation | Process for the preparation of large area TFT arrays |
| US4409724A (en) * | 1980-11-03 | 1983-10-18 | Texas Instruments Incorporated | Method of fabricating display with semiconductor circuits on monolithic structure and flat panel display produced thereby |
-
1985
- 1985-05-30 JP JP60117014A patent/JPH077828B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61276255A (ja) | 1986-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01162376A (ja) | 半導体装置の製造方法 | |
| JPH077828B2 (ja) | 半導体装置 | |
| JPS5890769A (ja) | 積層半導体装置 | |
| JPH07105338B2 (ja) | 半導体装置の製造方法 | |
| US4691210A (en) | Thermal head for heat-sensitive recording | |
| JPS62120066A (ja) | 半導体装置 | |
| JPS60160646A (ja) | Ｓｏｉ形半導体装置の製造方法 | |
| JPS61276256A (ja) | 半導体装置 | |
| JPS5825245A (ja) | 半導体集積回路およびその製法 | |
| JPS62199047A (ja) | 多結晶シリコン抵抗器 | |
| JP3242478B2 (ja) | 高耐圧半導体装置 | |
| JPH0142126B2 (ja) | ||
| JPS6244411B2 (ja) | ||
| JP2963350B2 (ja) | 半導体装置 | |
| JPS6244415B2 (ja) | ||
| JPS59178747A (ja) | 半導体装置の製法 | |
| JPS6221270B2 (ja) | ||
| JPH01110749A (ja) | 半導体装置の製造方法 | |
| JPS5831554A (ja) | 半導体装置の製造方法 | |
| KR880001537B1 (ko) | 반도체소자의 격리층 제조방법 | |
| JPS60101945A (ja) | 半導体装置の製造方法 | |
| JPS5939044A (ja) | 絶縁分離集積回路用基板の製造方法 | |
| JPS5811745B2 (ja) | 半導体装置の製造方法 | |
| JPS6244412B2 (ja) | ||
| JPS60189218A (ja) | 半導体集積回路基体の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |