JPS5890769A - 積層半導体装置 - Google Patents
積層半導体装置Info
- Publication number
- JPS5890769A JPS5890769A JP56191118A JP19111881A JPS5890769A JP S5890769 A JPS5890769 A JP S5890769A JP 56191118 A JP56191118 A JP 56191118A JP 19111881 A JP19111881 A JP 19111881A JP S5890769 A JPS5890769 A JP S5890769A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- integrated circuit
- semiconductor
- forming
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06589—Thermal management, e.g. cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/164—Three dimensional processing
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は半導体層を絶縁層と局所的な導電層を介して
積みかさねた高集積かつ多機能をMする積層半導体装置
に関するものである。
積みかさねた高集積かつ多機能をMする積層半導体装置
に関するものである。
従来この種の装置として第1図に示すものかあつた。図
において(1)はシリコン基板、(2)#″tこのシリ
コン基板上に形1戊された集積回路の素子、(3)はそ
の上層の半導体層に形成された集積回路の素子、 (5
) H7エースダクンポンデイングで接続される光電変
換センサをささえる最上層の果槓、1gIwH1部を有
する半導体層とその回路素子を示す各半導体I−は基板
の半導体層におけるパッド部分を除い友清性領域上にほ
ぼ同じ面積で形成され、整然とじ定積層構造を戎してい
る。
において(1)はシリコン基板、(2)#″tこのシリ
コン基板上に形1戊された集積回路の素子、(3)はそ
の上層の半導体層に形成された集積回路の素子、 (5
) H7エースダクンポンデイングで接続される光電変
換センサをささえる最上層の果槓、1gIwH1部を有
する半導体層とその回路素子を示す各半導体I−は基板
の半導体層におけるパッド部分を除い友清性領域上にほ
ぼ同じ面積で形成され、整然とじ定積層構造を戎してい
る。
久にこれらの多層構造で形成された半導体装置における
各層の機能について説明する。第1図において第5層(
6) t/′i光電変換センサー、第4層(5ンは前処
理回路いわゆる(A−D)制御回路である。
各層の機能について説明する。第1図において第5層(
6) t/′i光電変換センサー、第4層(5ンは前処
理回路いわゆる(A−D)制御回路である。
第3層(4)は画像処理記憶を行い、第2層(3)は外
部への表示処理(D−A)回路を成す。第1層は画像処
理を行うcpaである。
部への表示処理(D−A)回路を成す。第1層は画像処
理を行うcpaである。
従来の積層半導体装置は以上のように構成されているの
で熱放散、各層間の導通または半導体層の結晶性改善に
関して実現のために技術的な困難があり、信頼性、歩留
の点で問題があった。
で熱放散、各層間の導通または半導体層の結晶性改善に
関して実現のために技術的な困難があり、信頼性、歩留
の点で問題があった。
この発明は上記のような従来のものの欠点を除去するた
めになされたものであり半導体層囲上の少なくとも1部
分の上部にはその層以降の半導体層を形成しない構造と
することにより、まず、特に熱放散の必要な回路をこの
部分に形成すれば空冷の効率を上げることができ、層間
の通電に関しても従来技術で、簡単に行え、筐た、上部
層の結晶性に関しても埃に述べるような理由で改善でき
ることがら縄い信頼性をそなえた積層半導体装置を提供
する。
めになされたものであり半導体層囲上の少なくとも1部
分の上部にはその層以降の半導体層を形成しない構造と
することにより、まず、特に熱放散の必要な回路をこの
部分に形成すれば空冷の効率を上げることができ、層間
の通電に関しても従来技術で、簡単に行え、筐た、上部
層の結晶性に関しても埃に述べるような理由で改善でき
ることがら縄い信頼性をそなえた積層半導体装置を提供
する。
以ド発明の実施例を図について説明する。第2図におい
て(21)は基板シリコン、(22)ld基板シリコン
上に形成された集積回路で特に(22)の部分はこの全
体の集積回路の心臓部ともいえる画像処理¥絡でrNc
ム(エミッタ カップルド ロジック)で組まれている
ため発熱が大きく、上層に半導体層を形成しないで放熱
の効率化をはかつている。
て(21)は基板シリコン、(22)ld基板シリコン
上に形成された集積回路で特に(22)の部分はこの全
体の集積回路の心臓部ともいえる画像処理¥絡でrNc
ム(エミッタ カップルド ロジック)で組まれている
ため発熱が大きく、上層に半導体層を形成しないで放熱
の効率化をはかつている。
42層(23)第3層(24)第4層(25)はそれぞ
れ表示回路、画像処理記憶、(A−13)制−回路で、
第5層のみが7エースダクンボンデイングでアセングリ
されるため第1層の上部にも形成されるっ第1層の一部
の上部には第2層を形成しないようにして第2層の半導
体層を形成した後や配線工程を行えば、′!g1層と第
2層の導通に関してはスルーホール等の特殊な技術を用
いずに確実に行うことができる。筐た、第2層の半導体
層の形成にあたっては第3図に示すようにレーデ−ある
いは電子線を照射し第1層の開口部の結晶領域を橿とし
て第2層の半導体層の結晶性を改善する方法をとること
もこの発明においてVi可能である。
れ表示回路、画像処理記憶、(A−13)制−回路で、
第5層のみが7エースダクンボンデイングでアセングリ
されるため第1層の上部にも形成されるっ第1層の一部
の上部には第2層を形成しないようにして第2層の半導
体層を形成した後や配線工程を行えば、′!g1層と第
2層の導通に関してはスルーホール等の特殊な技術を用
いずに確実に行うことができる。筐た、第2層の半導体
層の形成にあたっては第3図に示すようにレーデ−ある
いは電子線を照射し第1層の開口部の結晶領域を橿とし
て第2層の半導体層の結晶性を改善する方法をとること
もこの発明においてVi可能である。
なお上記実施例では第2層目以降の一部上層全形成しな
い場合を示したが、第2層目以降であってもかまわない
。これは回路構成で決゛ボされるべきもので、放熱を必
要とし、また配線等に問題の多い回路を形成した層の上
部を形成しないようにす4ればよいのである。
い場合を示したが、第2層目以降であってもかまわない
。これは回路構成で決゛ボされるべきもので、放熱を必
要とし、また配線等に問題の多い回路を形成した層の上
部を形成しないようにす4ればよいのである。
以上のようにこの発明によれば部分的に中望またはある
層の上層を形成しない構造をとったので装置が安価にか
つ高い信頼性をもつものが得られる効果がある。
層の上層を形成しない構造をとったので装置が安価にか
つ高い信頼性をもつものが得られる効果がある。
@1図は従来の多層構造集積回路を示す斜視図、第2図
はこの発明の一実施例の積層半帰休装置の斜視図、9p
Ja図は上記一実施例を作るためのレーデ−照射による
単結晶層の製造方法を示す説明図である。 (1)はシリコン基板、(2)はシリコン基板上に形成
された集積回路の素子、(3)はその上層の半導体層e
こ形成された集積回路の素子、(4)はさらにその上ノ
ーの半導体層に形成された集積回路の素子、(5)はと
りつけられたこの素子における最上層、(21)はシリ
コン基板、(22)は第1層における集積回路、荷に放
熱を必要とする電源回路、(23) 、(24) 、(
25)はそれぞれ、2.3.4層目に設けられた集積回
路、(26) triアセングリで取りつけられた最上
層の半導体集積素子、(31) Idシリコン基板、(
32)は第1層に形成された集積回路素子、(33)は
層間の絶縁l−上に形成された第2層目の半導体層であ
る。
はこの発明の一実施例の積層半帰休装置の斜視図、9p
Ja図は上記一実施例を作るためのレーデ−照射による
単結晶層の製造方法を示す説明図である。 (1)はシリコン基板、(2)はシリコン基板上に形成
された集積回路の素子、(3)はその上層の半導体層e
こ形成された集積回路の素子、(4)はさらにその上ノ
ーの半導体層に形成された集積回路の素子、(5)はと
りつけられたこの素子における最上層、(21)はシリ
コン基板、(22)は第1層における集積回路、荷に放
熱を必要とする電源回路、(23) 、(24) 、(
25)はそれぞれ、2.3.4層目に設けられた集積回
路、(26) triアセングリで取りつけられた最上
層の半導体集積素子、(31) Idシリコン基板、(
32)は第1層に形成された集積回路素子、(33)は
層間の絶縁l−上に形成された第2層目の半導体層であ
る。
Claims (1)
- (1)半導体層の主面に設けられ、少なくとも1素子以
上の能助素子を含む第1の集積回路と、この第1の集積
回路上に絶縁層を介して設けられ少なくとも1素子以上
の能蛸素子を含む第2の集積回路とを調えたものにおい
て、上記第1の集積回路の所定の能動菓子の表面上を除
く表面部分に上記絶縁層を介して上記′%2の集積回路
が設けられるられることを特徴とする特許請求の範囲第
1項記載の積層半導体装置っ
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56191118A JPS5890769A (ja) | 1981-11-25 | 1981-11-25 | 積層半導体装置 |
FR8219666A FR2517125B1 (fr) | 1981-11-25 | 1982-11-24 | Composant semi-conducteur superpose |
US07/096,212 US4797723A (en) | 1981-11-25 | 1987-09-08 | Stacked semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56191118A JPS5890769A (ja) | 1981-11-25 | 1981-11-25 | 積層半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5890769A true JPS5890769A (ja) | 1983-05-30 |
Family
ID=16269160
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56191118A Pending JPS5890769A (ja) | 1981-11-25 | 1981-11-25 | 積層半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US4797723A (ja) |
JP (1) | JPS5890769A (ja) |
FR (1) | FR2517125B1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61131474A (ja) * | 1984-11-30 | 1986-06-19 | Agency Of Ind Science & Technol | 積層型半導体装置 |
US5923091A (en) * | 1997-02-21 | 1999-07-13 | Mitsubishi Denki Kabushiki Kaisha | Bonded semiconductor integrated circuit device |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01196518A (ja) * | 1988-01-30 | 1989-08-08 | Dainippon Printing Co Ltd | センサカード |
US5164328A (en) * | 1990-06-25 | 1992-11-17 | Motorola, Inc. | Method of bump bonding and sealing an accelerometer chip onto an integrated circuit chip |
JPH06216392A (ja) * | 1993-01-20 | 1994-08-05 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
US5670824A (en) * | 1994-12-22 | 1997-09-23 | Pacsetter, Inc. | Vertically integrated component assembly incorporating active and passive components |
US20060224040A1 (en) * | 2005-03-31 | 2006-10-05 | Given Imaging Ltd. | In vivo imaging device and method of manufacture thereof |
US7579623B2 (en) * | 2005-07-22 | 2009-08-25 | Translucent, Inc. | Stacked transistors and process |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55162224A (en) * | 1979-06-06 | 1980-12-17 | Toshiba Corp | Preparation of semiconductor device |
JPS5667923A (en) * | 1979-11-07 | 1981-06-08 | Toshiba Corp | Preparation method of semiconductor system |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1589705A1 (de) * | 1967-11-15 | 1970-04-30 | Itt Ind Gmbh Deutsche | Mehrere elektrische Funktionsstufen enthaltende integrierte Schaltung |
US4039833A (en) * | 1976-08-17 | 1977-08-02 | The United States Of America As Represented By The Secretary Of The Navy | High density infrared detector array |
US4286278A (en) * | 1977-09-01 | 1981-08-25 | Honeywell Inc. | Hybrid mosaic IR/CCD focal plane |
US4348611A (en) * | 1978-03-02 | 1982-09-07 | Wolfgang Ruppel | Ferroelectric or pyroelectric sensor utilizing a sodium nitrite layer |
US4297721A (en) * | 1978-11-03 | 1981-10-27 | Mostek Corporation | Extremely low current load device for integrated circuit |
JPS5850030B2 (ja) * | 1979-03-08 | 1983-11-08 | 日本放送協会 | 光電変換装置およびそれを用いた固体撮像板 |
JPS6033342B2 (ja) * | 1979-06-04 | 1985-08-02 | 株式会社日立製作所 | 固体撮像装置 |
JPS566128A (en) * | 1979-06-26 | 1981-01-22 | Fujitsu Ltd | Infrared-ray detector |
JPS5670673A (en) * | 1979-11-14 | 1981-06-12 | Hitachi Ltd | Photoelectric converter |
US4381201A (en) * | 1980-03-11 | 1983-04-26 | Fujitsu Limited | Method for production of semiconductor devices |
JPS577161A (en) * | 1980-06-16 | 1982-01-14 | Toshiba Corp | Mos semiconductor device |
US4369458A (en) * | 1980-07-01 | 1983-01-18 | Westinghouse Electric Corp. | Self-aligned, flip-chip focal plane array configuration |
DE3278799D1 (en) * | 1981-08-31 | 1988-08-25 | Toshiba Kk | Method for manufacturing three-dimensional semiconductor device |
US4500905A (en) * | 1981-09-30 | 1985-02-19 | Tokyo Shibaura Denki Kabushiki Kaisha | Stacked semiconductor device with sloping sides |
-
1981
- 1981-11-25 JP JP56191118A patent/JPS5890769A/ja active Pending
-
1982
- 1982-11-24 FR FR8219666A patent/FR2517125B1/fr not_active Expired
-
1987
- 1987-09-08 US US07/096,212 patent/US4797723A/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55162224A (en) * | 1979-06-06 | 1980-12-17 | Toshiba Corp | Preparation of semiconductor device |
JPS5667923A (en) * | 1979-11-07 | 1981-06-08 | Toshiba Corp | Preparation method of semiconductor system |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61131474A (ja) * | 1984-11-30 | 1986-06-19 | Agency Of Ind Science & Technol | 積層型半導体装置 |
US5923091A (en) * | 1997-02-21 | 1999-07-13 | Mitsubishi Denki Kabushiki Kaisha | Bonded semiconductor integrated circuit device |
Also Published As
Publication number | Publication date |
---|---|
FR2517125A1 (fr) | 1983-05-27 |
US4797723A (en) | 1989-01-10 |
FR2517125B1 (fr) | 1986-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5890769A (ja) | 積層半導体装置 | |
JPS5845194B2 (ja) | 超伝導集積回路およびその製法 | |
JPS59144171A (ja) | 半導体集積回路装置 | |
JPH01185943A (ja) | 半導体集積回路装置 | |
JPH10242284A (ja) | 半導体集積回路装置 | |
JPS5886751A (ja) | 積層型半導体装置 | |
JPH05267392A (ja) | 多層配線基板 | |
JPS58155749A (ja) | 集積回路素子 | |
JPS5935001Y2 (ja) | 光双方向性サイリスタ | |
JPS5895863A (ja) | 積層構造を用いた半導体装置の製造方法 | |
JPH0744253B2 (ja) | 積層集積回路 | |
JPH0442930Y2 (ja) | ||
JPH0576783B2 (ja) | ||
JPH0786281A (ja) | 半導体装置および半導体装置の製造方法 | |
DE102021113302A1 (de) | Board mit Zinnen | |
JPH04162652A (ja) | 半導体装置 | |
JPS606098B2 (ja) | 半導体集積回路 | |
JPH0566755B2 (ja) | ||
JPH03237787A (ja) | 混成集積回路 | |
JPH0483371A (ja) | 半導体装置 | |
JPS63301594A (ja) | 積層配線板 | |
JPS63245944A (ja) | 半導体集積回路チツプ封止装置 | |
JPS60120542A (ja) | 半導体装置 | |
JPH036061A (ja) | 半導体装置 | |
JPS63304645A (ja) | 半導体集積回路 |