JPS5886751A - 積層型半導体装置 - Google Patents
積層型半導体装置Info
- Publication number
- JPS5886751A JPS5886751A JP18602281A JP18602281A JPS5886751A JP S5886751 A JPS5886751 A JP S5886751A JP 18602281 A JP18602281 A JP 18602281A JP 18602281 A JP18602281 A JP 18602281A JP S5886751 A JPS5886751 A JP S5886751A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- melting point
- point metal
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06589—Thermal management, e.g. cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は4*鵬型半導体装置(関し、上下の活性l曽
の間に局値点金属層を挾み、それを通して、−流を流す
ことが可能でしかも、その金属層によって放熱を行うも
のである。
の間に局値点金属層を挾み、それを通して、−流を流す
ことが可能でしかも、その金属層によって放熱を行うも
のである。
LSIの集積度を向上するために、活性層を槓1〜する
ことが考えられているが、このような高東槓回路では、
発熱による温度上昇を防ぐことが田1i1F、であった
。この発明け、従来のこのような欠点を解消するため、
活性層間に高融点金属1曽を挾Aこれを110シて外部
へ熱を枚数するとともに、この高融点金属層を電源電圧
あるいはアース電位にし、直間の通路としても使用でき
るようにしたものである。
ことが考えられているが、このような高東槓回路では、
発熱による温度上昇を防ぐことが田1i1F、であった
。この発明け、従来のこのような欠点を解消するため、
活性層間に高融点金属1曽を挾Aこれを110シて外部
へ熱を枚数するとともに、この高融点金属層を電源電圧
あるいはアース電位にし、直間の通路としても使用でき
るようにしたものである。
以下、この発明の一実施例につき詳細に説明する。
第1図はこの発明の一実施例の斜視図、第2図は1hj
f血図である。粘性層+21131には回路が形成され
ており、この活性層+21 +31により高融点金属層
(11が挾まれている。
f血図である。粘性層+21131には回路が形成され
ており、この活性層+21 +31により高融点金属層
(11が挾まれている。
1妬練点金属層11)にはスルーホールがあり、ボリン
11コン(7)を+ll して活性−+21131間の
導通をとり6鰺な電流や信号を伝える。(6)けN十拡
赦1−などである。一方、活性層12)・3)は酸化膜
(4)で高融点金属層]11と絶縁されており、必要な
部分で高融点金属層111と電気的に接続されている。
11コン(7)を+ll して活性−+21131間の
導通をとり6鰺な電流や信号を伝える。(6)けN十拡
赦1−などである。一方、活性層12)・3)は酸化膜
(4)で高融点金属層]11と絶縁されており、必要な
部分で高融点金属層111と電気的に接続されている。
尚融点金・端層+11と活性層(2)の絶縁は高融点金
属)曽…を熱酸化するか、酸素化するか、酸素をイオン
24人しその後加熱することによって金N 、i<tt
tJ1’J+51をulfflし、それによって行なう
。1%融点金属層(1)と活性層(31の絶縁けCVD
(化学的気相成長法)、あるいは・熱酸化よる8103
によって行う。
属)曽…を熱酸化するか、酸素化するか、酸素をイオン
24人しその後加熱することによって金N 、i<tt
tJ1’J+51をulfflし、それによって行なう
。1%融点金属層(1)と活性層(31の絶縁けCVD
(化学的気相成長法)、あるいは・熱酸化よる8103
によって行う。
この小判の一ズ施例によれば、活性層の間に熱伝導のよ
い高融点金属層がほぼ全面にわたって挾まれているため
、活性層+21131で発生する熱は、この高融点金属
層を通して外部へ放熱することが可能となる。高融点金
属層+l+は外部でより放熱赦のよい物体に容易に熱的
に接続できる。
い高融点金属層がほぼ全面にわたって挾まれているため
、活性層+21131で発生する熱は、この高融点金属
層を通して外部へ放熱することが可能となる。高融点金
属層+l+は外部でより放熱赦のよい物体に容易に熱的
に接続できる。
従って、従来に比較して活性層+21131の集積度を
高くすることが可能になるとともに、より多くの細軸化
を可能にするものである。また、一方篩融点金属層Il
+に電源電圧を印加したり、あるいけアースにすること
によってパスラインとしても使用できる。この場合、従
来Arなどの幅の狭いC085〜mIJml配、線によ
っていたため、紐線抵抗による電圧降下などがあったが
、この発明の一実施例によれば、篩融点金属層111の
幅が広いため番でこのような不都合は生じない。
高くすることが可能になるとともに、より多くの細軸化
を可能にするものである。また、一方篩融点金属層Il
+に電源電圧を印加したり、あるいけアースにすること
によってパスラインとしても使用できる。この場合、従
来Arなどの幅の狭いC085〜mIJml配、線によ
っていたため、紐線抵抗による電圧降下などがあったが
、この発明の一実施例によれば、篩融点金属層111の
幅が広いため番でこのような不都合は生じない。
Al−1に、【1文びアースノ(スは高周波的にけアと
ができる。
ができる。
以上のように、この゛セ明によれば、他層型半導体装置
をより高1お偵化にかつ多駒に製作することが0T能に
なる。
をより高1お偵化にかつ多駒に製作することが0T能に
なる。
4、 図:[11の間車な成用
第1図はこの発明の一芸施例の斜視図、第21+に1は
その−r面図である。
その−r面図である。
111h←東点金属層、(2i s f31け活性層、
(41は酸化膜、(6)は金属酸化膜、(6)はN+拡
酸層、(7)はポリシリコンである。
(41は酸化膜、(6)は金属酸化膜、(6)はN+拡
酸層、(7)はポリシリコンである。
第1 tJ、+
・2
第2図
Claims (1)
- 【特許請求の範囲】 fil 第1の活性層と、オ8の活性層とHiI記オ
l。 オ8の活性層の間にそれぞれ絶縁膜を介して高融点金属
層を、々けた積層型半導体装置。 (2)絶縁膜は高融点金属層の表面を峻化して形成され
ることを特徴とする特許請求の範囲第1項記載の積層型
半導体装置。 (31絶縁膜はオl、第2のいずれか一方または内方の
活性層を熱酸化して形成されることを特徴とする特許請
求の槓囲オ1項妃嘘の積層型半導体装置。 ]4) 絶縁膜はオl、第2のいずれか一方または内
方の活性層の表面に化学的気相成長法により形成される
ことを2.特徴とする特許請求の範囲オ1項記載の積層
型半導体装置。 (5) オl、第2の活性層のいずれか一方または両
方はポリシリコン層または高不純物濃度半導体層を介し
て尚融点金属層に接続されることを特徴とする特許請求
の曵囲オ1項記載の積層型半導体装置。 (6) 尚融点金属層にアース電位あるいけ電源電圧
を印加したことを特徴とする特許請求の範囲第1項記載
の積層型半導体装置。 (7) 尚融点金属層は外部の熱放散可能な物体に熱
的に結合されることを特徴とする特許請求の範囲オ1項
記載の積層型半導体装置。 (8) オ1.第2の活性層は高融点金属層に、tけ
られた穴を1ffl して、互いに接続されることを特
徴とする特許請求の範囲第1項記載の荀1→型半導体装
置。 (91オ1.第2の活性層はそれぞれ二つ以上設けられ
るとともに、高融点金属層は前記オl。 オ8の活性層間に複数層設けられることを特徴とする特
許請求の範囲、t1項記載の積層型半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18602281A JPS5886751A (ja) | 1981-11-18 | 1981-11-18 | 積層型半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18602281A JPS5886751A (ja) | 1981-11-18 | 1981-11-18 | 積層型半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5886751A true JPS5886751A (ja) | 1983-05-24 |
Family
ID=16181020
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18602281A Pending JPS5886751A (ja) | 1981-11-18 | 1981-11-18 | 積層型半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5886751A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0371861A2 (en) * | 1988-11-29 | 1990-06-06 | Mcnc | High density semiconductor structure and method of making the same |
US5168078A (en) * | 1988-11-29 | 1992-12-01 | Mcnc | Method of making high density semiconductor structure |
WO1996024159A1 (en) * | 1995-01-30 | 1996-08-08 | Tadahiro Ohmi | Semiconductor device |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56126956A (en) * | 1980-03-11 | 1981-10-05 | Fujitsu Ltd | Semiconductor device |
-
1981
- 1981-11-18 JP JP18602281A patent/JPS5886751A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56126956A (en) * | 1980-03-11 | 1981-10-05 | Fujitsu Ltd | Semiconductor device |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0371861A2 (en) * | 1988-11-29 | 1990-06-06 | Mcnc | High density semiconductor structure and method of making the same |
EP0371861A3 (en) * | 1988-11-29 | 1991-04-10 | Mcnc | High density semiconductor structure and method of making the same |
US5168078A (en) * | 1988-11-29 | 1992-12-01 | Mcnc | Method of making high density semiconductor structure |
WO1996024159A1 (en) * | 1995-01-30 | 1996-08-08 | Tadahiro Ohmi | Semiconductor device |
US5874777A (en) * | 1995-01-30 | 1999-02-23 | Tadahiro Ohmi | Semiconductor device with enhanced thermal conductivity |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5051865A (en) | Multi-layer semiconductor device | |
US5032897A (en) | Integrated thermoelectric cooling | |
JP2592308B2 (ja) | 半導体パッケージ及びそれを用いたコンピュータ | |
WO2018135239A1 (ja) | 半導体装置および電力変換装置 | |
JPH0558266B2 (ja) | ||
JPH08316382A (ja) | 半導体ダイから熱を除去するための電子モジュールおよびその製造方法 | |
JPS5886751A (ja) | 積層型半導体装置 | |
JPS5890769A (ja) | 積層半導体装置 | |
JPH01214048A (ja) | 半導体集積装置 | |
JPH11214598A (ja) | 大規模集積回路(lsi)チップの冷却方法 | |
JP3193142B2 (ja) | 基 板 | |
JP2000031487A (ja) | 半導体装置とその製造方法 | |
JPH0714029B2 (ja) | 電力用半導体素子 | |
JPS62199047A (ja) | 多結晶シリコン抵抗器 | |
JPH11135692A (ja) | 集積回路 | |
JPS61174749A (ja) | 高密度集積回路 | |
JPS62108567A (ja) | 半導体集積回路装置 | |
JPH104219A (ja) | ペルチェ素子 | |
JP2892687B2 (ja) | 半導体素子用パツケージ | |
JPS59944A (ja) | 半導体装置 | |
JPS5940574A (ja) | 半導体素子 | |
JPS5879755A (ja) | 半導体装置 | |
JPH0260141A (ja) | 半導体集積回路装置 | |
JPH01196157A (ja) | 半導体装置 | |
JPH04184943A (ja) | 混成集積回路装置 |