JPS61174749A - 高密度集積回路 - Google Patents
高密度集積回路Info
- Publication number
- JPS61174749A JPS61174749A JP60014304A JP1430485A JPS61174749A JP S61174749 A JPS61174749 A JP S61174749A JP 60014304 A JP60014304 A JP 60014304A JP 1430485 A JP1430485 A JP 1430485A JP S61174749 A JPS61174749 A JP S61174749A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- cooling
- pad
- wiring
- density integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001816 cooling Methods 0.000 claims abstract description 27
- 239000000463 material Substances 0.000 claims abstract description 8
- 230000005679 Peltier effect Effects 0.000 claims abstract description 4
- 238000000605 extraction Methods 0.000 claims 1
- 239000002470 thermal conductor Substances 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 9
- 239000000758 substrate Substances 0.000 abstract description 4
- 239000011810 insulating material Substances 0.000 abstract description 3
- 230000002093 peripheral effect Effects 0.000 abstract description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/38—Cooling arrangements using the Peltier effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は高密度集積回路の構造に関するものである。
半導体素子の高密度化が進んで高密度集積回路の実現も
近いが、この時の大きな問題として回路を流れ“る鍼流
総量が増加し、素子が発熱体となり温度が上昇すること
があげられる。０ＭＯ８構造など電流消費の少ないもの
も考えられているが、高密度化に伴う温度上昇は避けら
れない。
近いが、この時の大きな問題として回路を流れ“る鍼流
総量が増加し、素子が発熱体となり温度が上昇すること
があげられる。０ＭＯ８構造など電流消費の少ないもの
も考えられているが、高密度化に伴う温度上昇は避けら
れない。
このため従来では以下の方法が用いられている。
＋１）実装技術による解決として、集積回路をパッケー
ジしてからファンを取りつける等、各種の冷却方式があ
る。
ジしてからファンを取りつける等、各種の冷却方式があ
る。
冷却方式の代表例を第５図に示すが、この構造上におけ
る問題点は、冷却体５１をファン５２による強制対流の
みで冷却するので、冷却体内部は適状の熱伝導のみによ
り冷却されるので、十分な冷却効果を有することは難し
い。
る問題点は、冷却体５１をファン５２による強制対流の
みで冷却するので、冷却体内部は適状の熱伝導のみによ
り冷却されるので、十分な冷却効果を有することは難し
い。
（ＩＩ）構造上の解決として素子中に熱伝導性のすぐれ
た材料（金属等）をあらかじめ配線し、その末端を外部
へ取り出して別に用意した冷却器により冷却する。熱伝
導のみで熱を暇り出すので、太きを断面を有する又は多
くの冷却用配線を必要とするなどの問題点がある。
た材料（金属等）をあらかじめ配線し、その末端を外部
へ取り出して別に用意した冷却器により冷却する。熱伝
導のみで熱を暇り出すので、太きを断面を有する又は多
くの冷却用配線を必要とするなどの問題点がある。
本発明は上記従来技術の欠点を解消すべく、冷却効果に
すぐれ誤動作しない集積回路の構造を提供することを目
的とする。
すぐれ誤動作しない集積回路の構造を提供することを目
的とする。
半導体と金属との接合部に電流を流すと熱吸収を行うペ
ル手工効果を利用して、集積回路の周辺部分特に配線接
点となるバット部分に上記冷却素子を配して冷却を行な
う高密度集積回路。
ル手工効果を利用して、集積回路の周辺部分特に配線接
点となるバット部分に上記冷却素子を配して冷却を行な
う高密度集積回路。
本発明によれば信頼性のよい冷却効果の優れた高密度集
積回路を提供することができる。
積回路を提供することができる。
本発明はいかなる機能の集積回路ｌども適用可能である
が、本実施例においては代表としてメモリー集積回路の
パッド部分に冷却素子を設けた場合の効果について詳述
する。第１図は本実施例に用いた回路素子の断面（ａ）
及び上面図（ｂ）である。第３図はチップの平面図であ
る。メモリーとしての素子の主要動作部分は（１１）
ｔこある（本図では記していない）。（１４） 、 （
ｔ５ａ ） 、 （１５ｂ）は動作部分への配線材（Ａ
Ｊ−８ｔ合金）でありこの配線材により外部からのポン
ディングを行なうためのパッド（１５ａ ’）が形成さ
れている。通常はパッドはＳｉＱ、等の絶縁材の上に形
成されるが本発明（こおいてはパッド下部で絶縁材に一
部開孔（１８）を設けＮ！と下地（ここではｎタイプ）
とを接合させている。更にチップ図辺部にＰ −ｗｅ
１１ （１３）を設けこの上を保護する絶縁［ＳｉＯ，
にも開孔（１６） 、 （１７）が設けである。前記パ
ッドはこの開孔（１７）を介してＰ−ｗｅ１１部分とも
接合している。一方他の開孔（１６）にも接合するＡＪ
−８ｔのパッド（１４）が別個ｆこ設けられている。
が、本実施例においては代表としてメモリー集積回路の
パッド部分に冷却素子を設けた場合の効果について詳述
する。第１図は本実施例に用いた回路素子の断面（ａ）
及び上面図（ｂ）である。第３図はチップの平面図であ
る。メモリーとしての素子の主要動作部分は（１１）
ｔこある（本図では記していない）。（１４） 、 （
ｔ５ａ ） 、 （１５ｂ）は動作部分への配線材（Ａ
Ｊ−８ｔ合金）でありこの配線材により外部からのポン
ディングを行なうためのパッド（１５ａ ’）が形成さ
れている。通常はパッドはＳｉＱ、等の絶縁材の上に形
成されるが本発明（こおいてはパッド下部で絶縁材に一
部開孔（１８）を設けＮ！と下地（ここではｎタイプ）
とを接合させている。更にチップ図辺部にＰ −ｗｅ
１１ （１３）を設けこの上を保護する絶縁［ＳｉＯ，
にも開孔（１６） 、 （１７）が設けである。前記パ
ッドはこの開孔（１７）を介してＰ−ｗｅ１１部分とも
接合している。一方他の開孔（１６）にも接合するＡＪ
−８ｔのパッド（１４）が別個ｆこ設けられている。
チップ周辺部分の以上の構造を概略的に書くと第２図の
様になる。この構造はペルチェ効果による冷却素子に他
ならない。
様になる。この構造はペルチェ効果による冷却素子に他
ならない。
この構造において冷接点２１．２２が笥囲媒体から吸収
する熱量Ｑは この式で工は第２図に示した様に冷却素子を流れる電流
、ｒは冷却素子の抵抗、αはペルチェ係数πとπ−αＴ
なる関係にありこの冷却素子の構成材料等で決まるもの
である。Ｋは熱伝導度、Ｔｈは高温側の温度（本実施例
では半導体素子裏面に相当し、支持台ｔこ密着されてい
るためほぼ室温と考えられる。）、又Ｔｃは冷接点側の
温度であり、本実施例ではこの一端２１がパッドの一部
をなしている。第２図における冷却素子に２いてＴｈ−
Ｔｃ構造を選ぶことによって室温から数１０度冷却させ
ることは容易である。
する熱量Ｑは この式で工は第２図に示した様に冷却素子を流れる電流
、ｒは冷却素子の抵抗、αはペルチェ係数πとπ−αＴ
なる関係にありこの冷却素子の構成材料等で決まるもの
である。Ｋは熱伝導度、Ｔｈは高温側の温度（本実施例
では半導体素子裏面に相当し、支持台ｔこ密着されてい
るためほぼ室温と考えられる。）、又Ｔｃは冷接点側の
温度であり、本実施例ではこの一端２１がパッドの一部
をなしている。第２図における冷却素子に２いてＴｈ−
Ｔｃ構造を選ぶことによって室温から数１０度冷却させ
ることは容易である。
本発明の上記例においては冷接点は（１７） 、 （１
８）の２点である。即ち本発明では配線パッド（１５ａ
）が冷却される訳である。さて通常集積回路素子におい
ては配線は素子内のほぼ全領域薯こ渡っており、更（こ
電気伝導性のすぐれたちの換言すれば熱伝導性のすぐれ
たものが使用されているので、効果的にチップを冷却す
ることができる。
８）の２点である。即ち本発明では配線パッド（１５ａ
）が冷却される訳である。さて通常集積回路素子におい
ては配線は素子内のほぼ全領域薯こ渡っており、更（こ
電気伝導性のすぐれたちの換言すれば熱伝導性のすぐれ
たものが使用されているので、効果的にチップを冷却す
ることができる。
従って本発明においては冷接点（１７） 、 （１８）
が冷却されるとただちに集積回路の全領域が効率的に冷
却されることが出来る。温度差△Ｔのある２点間の移動
熱［ＱＴｒはＱｔｒ−ＣΔＴで表わされる。Ｃ：熱伝導
度 従来タイプの冷却方法は丁べて熱伝導にたよっているた
めに、移動熱量を大きくするにはＣを大きく、即ち熱伝
導率の大きな物質でその断面積も大きくとりてやらねば
ならず、装置の小製化を目指す高密度集積回路の方向と
は矛盾していた。その点、本発明においては１流により
温度差をｇｉ制的に作り出し熱の移！Ｉ７ｆ！ｋをも大
きくしている。又熱は低温側から高温度へ移動している
ので高温側は室温で十分であり、ファン等の別部品によ
る強制冷却は不要であり、装置全体の小型化に一１有利
である。
が冷却されるとただちに集積回路の全領域が効率的に冷
却されることが出来る。温度差△Ｔのある２点間の移動
熱［ＱＴｒはＱｔｒ−ＣΔＴで表わされる。Ｃ：熱伝導
度 従来タイプの冷却方法は丁べて熱伝導にたよっているた
めに、移動熱量を大きくするにはＣを大きく、即ち熱伝
導率の大きな物質でその断面積も大きくとりてやらねば
ならず、装置の小製化を目指す高密度集積回路の方向と
は矛盾していた。その点、本発明においては１流により
温度差をｇｉ制的に作り出し熱の移！Ｉ７ｆ！ｋをも大
きくしている。又熱は低温側から高温度へ移動している
ので高温側は室温で十分であり、ファン等の別部品によ
る強制冷却は不要であり、装置全体の小型化に一１有利
である。
上記例１こおいては更に素子内部で発生した熱を外部へ
吹り出すのに本来素子に用いられていた配線材を用いて
いるためｔこ、新たに冷却用の熱伝導材を設ける必要が
なく、大変効率的である。本発明はメモリー素子番こ限
らずいかなる集積回路素子にも有効である。又、冷却素
子としては原則的に第２図の様な配置番こなるものであ
ればどんな構造をしてもかまわない。例えば第１図では
ｎａｐ型基板を別にしたがドーピングによりａ型基板中
Ｉこ２部分を作って利用しても同様な効果は得られる。
吹り出すのに本来素子に用いられていた配線材を用いて
いるためｔこ、新たに冷却用の熱伝導材を設ける必要が
なく、大変効率的である。本発明はメモリー素子番こ限
らずいかなる集積回路素子にも有効である。又、冷却素
子としては原則的に第２図の様な配置番こなるものであ
ればどんな構造をしてもかまわない。例えば第１図では
ｎａｐ型基板を別にしたがドーピングによりａ型基板中
Ｉこ２部分を作って利用しても同様な効果は得られる。
本実施例に３いては冷却は−１の配線のみを介して行な
われているがより高密度ＩＣにぢいて多層配線が用いら
れる場合その各ＩＩを冷却すｎば一層効果的である。
われているがより高密度ＩＣにぢいて多層配線が用いら
れる場合その各ＩＩを冷却すｎば一層効果的である。
本実施例においてはパッド（１５ａ）は配線パッドであ
った。しかし、これは第４図の様に所定の配線を施した
チップ表面を全面的におおう金属膜（ＡＪ等）と一体形
成又は電気的に接続されたものでもよく、優れた効果を
期待することが出来る。
った。しかし、これは第４図の様に所定の配線を施した
チップ表面を全面的におおう金属膜（ＡＪ等）と一体形
成又は電気的に接続されたものでもよく、優れた効果を
期待することが出来る。
第１図（＋１）（ｂ）は本実施例による回路素子の夫々
断面図及び平面図、第２図は動作説明図、第３図。 第４図はチップの平面図、第５図（＋１） （ｂ）は従
来例の断面図である。 図において、 １１・・・メモリー等回路動作部分（本図では省略しで
ある）、１２・・・基板、ｎタイプ、１３・・・Ｐ−ウ
エル、１４・・・ペルチェ素子用金＠（ＡＪ）パッド、
１５ａ・・・配ａ取り出しパッド、１６・・・ペルチェ
素子用ＡＩパッドとＰタイプ基板の条合点、１７・・・
配線取り出しパッドとＰタイプ基板の接合点、１８・・
・配線取り出しパッドとｎタイプ基板の接合点、２１・
・・冷接点、２２・・・冷接点、５１ ・・・冷却体、
５２・・・ファン、５３・・・ガイド、５４・・・素子
。 代理人９Ｐ１２士 則 近 憲 佑（他１名）第１図 第２図 第３図 ｆ５α 第４図 第５ （Ｌ）ン
断面図及び平面図、第２図は動作説明図、第３図。 第４図はチップの平面図、第５図（＋１） （ｂ）は従
来例の断面図である。 図において、 １１・・・メモリー等回路動作部分（本図では省略しで
ある）、１２・・・基板、ｎタイプ、１３・・・Ｐ−ウ
エル、１４・・・ペルチェ素子用金＠（ＡＪ）パッド、
１５ａ・・・配ａ取り出しパッド、１６・・・ペルチェ
素子用ＡＩパッドとＰタイプ基板の条合点、１７・・・
配線取り出しパッドとＰタイプ基板の接合点、１８・・
・配線取り出しパッドとｎタイプ基板の接合点、２１・
・・冷接点、２２・・・冷接点、５１ ・・・冷却体、
５２・・・ファン、５３・・・ガイド、５４・・・素子
。 代理人９Ｐ１２士 則 近 憲 佑（他１名）第１図 第２図 第３図 ｆ５α 第４図 第５ （Ｌ）ン
Claims (3)
- （１）ペルチェ効果を用いた冷却素子を一つ又は複数個
有することを特徴とする高密度集積回路。 - （２）外部から素子内の配線に接続をする接点部分に上
記ペルチェ素子を設け、電気伝導性のすぐれた即ち熱伝
導性もすぐれた配線材を介して素子を冷却することを特
徴とする特許請求の範囲第１項記載の高密度集積回路。 - （３）集積回路表面の絶縁層上にチップのほぼ全面をお
おう熱の良伝導体膜を堆積しその一部に配線取り出し部
分を形成し、その部分に上記ペルチェ素子を設けること
を特徴とする特許請求の範囲第１項記載の高密度集積回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60014304A JPS61174749A (ja) | 1985-01-30 | 1985-01-30 | 高密度集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60014304A JPS61174749A (ja) | 1985-01-30 | 1985-01-30 | 高密度集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61174749A true JPS61174749A (ja) | 1986-08-06 |
Family
ID=11857359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60014304A Pending JPS61174749A (ja) | 1985-01-30 | 1985-01-30 | 高密度集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61174749A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01265546A (ja) * | 1988-04-15 | 1989-10-23 | Nec Corp | 半導体装置 |
| US5229327A (en) * | 1990-06-12 | 1993-07-20 | Micron Technology, Inc. | Process for manufacturing semiconductor device structures cooled by Peltier junctions and electrical interconnect assemblies therefor |
| US6476483B1 (en) * | 1999-10-20 | 2002-11-05 | International Business Machines Corporation | Method and apparatus for cooling a silicon on insulator device |
| US6774450B2 (en) | 2001-09-27 | 2004-08-10 | Renesas Technology Corp. | Semiconductor device with thermoelectric heat dissipating element |
| JP2008508711A (ja) * | 2004-07-28 | 2008-03-21 | ジョウン テクノロジー カンパニー リミテッド | 熱回路を有するウェーハ及びその電気供給システム |
-
1985
- 1985-01-30 JP JP60014304A patent/JPS61174749A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01265546A (ja) * | 1988-04-15 | 1989-10-23 | Nec Corp | 半導体装置 |
| US5229327A (en) * | 1990-06-12 | 1993-07-20 | Micron Technology, Inc. | Process for manufacturing semiconductor device structures cooled by Peltier junctions and electrical interconnect assemblies therefor |
| US6476483B1 (en) * | 1999-10-20 | 2002-11-05 | International Business Machines Corporation | Method and apparatus for cooling a silicon on insulator device |
| US6774450B2 (en) | 2001-09-27 | 2004-08-10 | Renesas Technology Corp. | Semiconductor device with thermoelectric heat dissipating element |
| JP2008508711A (ja) * | 2004-07-28 | 2008-03-21 | ジョウン テクノロジー カンパニー リミテッド | 熱回路を有するウェーハ及びその電気供給システム |
| JP4851449B2 (ja) * | 2004-07-28 | 2012-01-11 | ジョウン テクノロジー カンパニー リミテッド | 熱回路を有するウェーハ及びその電気供給システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4620215A (en) | Integrated circuit packaging systems with double surface heat dissipation | |
| US5032897A (en) | Integrated thermoelectric cooling | |
| TWI423404B (zh) | 積體電路封裝體及其製造方法 | |
| US5151777A (en) | Interface device for thermally coupling an integrated circuit to a heat sink | |
| US5825625A (en) | Heat conductive substrate mounted in PC board for transferring heat from IC to heat sink | |
| US5541446A (en) | Integrated circuit package with improved heat dissipation | |
| JP3905580B2 (ja) | 冷却改善用の熱伝達構造を有する高密度ｃｍｏｓ集積回路 | |
| JPH0642525B2 (ja) | 多チツプチツプキヤリア及び製造方法 | |
| US7759789B2 (en) | Local area semiconductor cooling system | |
| JP3889562B2 (ja) | 半導体装置 | |
| JPS61174749A (ja) | 高密度集積回路 | |
| US5777385A (en) | Ceramic ball grid array (CBGA) package structure having a heat spreader for integrated-circuit chips | |
| JPH04291750A (ja) | 放熱フィンおよび半導体集積回路装置 | |
| JP2000323610A (ja) | フィルムキャリア型半導体装置 | |
| JP3193142B2 (ja) | 基 板 | |
| JPH01214048A (ja) | 半導体集積装置 | |
| JP2002141436A (ja) | 半導体装置及びその製造方法 | |
| JPH07321471A (ja) | 多層基板 | |
| JPH10233473A (ja) | 半導体素子の放熱構造とその放熱方法 | |
| JP2002050726A (ja) | 半導体装置 | |
| JPS5875860A (ja) | 冷媒封入型半導体装置 | |
| JP2002164482A (ja) | 半導体装置 | |
| JP2792507B2 (ja) | 半導体装置 | |
| JPS60134426A (ja) | 半導体装置 | |
| JPH043505Y2 (ja) |