JPH01214048A - 半導体集積装置 - Google Patents
半導体集積装置Info
- Publication number
- JPH01214048A JPH01214048A JP3848788A JP3848788A JPH01214048A JP H01214048 A JPH01214048 A JP H01214048A JP 3848788 A JP3848788 A JP 3848788A JP 3848788 A JP3848788 A JP 3848788A JP H01214048 A JPH01214048 A JP H01214048A
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon resistor
- polysilicon resistance
- polysilicon
- resistor
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 49
- 229920005591 polysilicon Polymers 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 230000017525 heat dissipation Effects 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 11
- 229910052782 aluminium Inorganic materials 0.000 abstract description 11
- 229910052710 silicon Inorganic materials 0.000 abstract description 11
- 239000010703 silicon Substances 0.000 abstract description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 10
- 230000003071 parasitic effect Effects 0.000 abstract description 5
- 238000013508 migration Methods 0.000 abstract description 4
- 230000005012 migration Effects 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
半導体基板上の絶縁膜（例えばシリコン酸化膜）内にポ
リシリコン抵抗をそなえた半導体集積装置に関し、 該ポリシリコン抵抗の発熱による温度上昇を緩和するこ
とを目的とし、 絶縁膜で囲まれたポリシリコン抵抗をそなえ、更に該絶
縁膜中に、半導体基板と接続され該ポリシリコン抵抗の
発生熱を放熱する放熱板が設けられるように構成される
。
リシリコン抵抗をそなえた半導体集積装置に関し、 該ポリシリコン抵抗の発熱による温度上昇を緩和するこ
とを目的とし、 絶縁膜で囲まれたポリシリコン抵抗をそなえ、更に該絶
縁膜中に、半導体基板と接続され該ポリシリコン抵抗の
発生熱を放熱する放熱板が設けられるように構成される
。
本発明は半導体基板上の絶縁膜（例えばシリコン酸化膜
）内にポリシリコン抵抗をそなえた半導体集積装置に関
する。
）内にポリシリコン抵抗をそなえた半導体集積装置に関
する。
一般にＬＳＩなどの回路素子としての抵抗を通常の拡散
抵抗として半導体基板内に形成した場合には、該抵抗と
該基板との間の寄生容量が大となって該ＬＳＩの高速化
に支障をきたすようになる。
抵抗として半導体基板内に形成した場合には、該抵抗と
該基板との間の寄生容量が大となって該ＬＳＩの高速化
に支障をきたすようになる。
近年、特にバイポーラＬＳＩの高速化のためにポリシリ
コン技術が使われているが、これに伴い抵抗も該寄生容
量を低減する目的で上記通常の拡散抵抗から、半導体基
板上の絶縁膜内に形成されるポリシリコン抵抗が使用さ
れる。
コン技術が使われているが、これに伴い抵抗も該寄生容
量を低減する目的で上記通常の拡散抵抗から、半導体基
板上の絶縁膜内に形成されるポリシリコン抵抗が使用さ
れる。
第５図はかかるポリシリコン抵抗３をそなえた従来技術
としての半導体集積装置を例示するもので、１はシリコ
ン基板、２１ 、２２、および２３は該シリコン基板上
に該ポリシリコン抵抗を囲むように形成されたシリコン
酸化膜、４は該ポリシリコン抵抗３に接続されたアルミ
ニウム配線、５は該ポリシリコン抵抗３上を該酸化膜２
２を介して通過する信号線等のアルミ配線を示す。
としての半導体集積装置を例示するもので、１はシリコ
ン基板、２１ 、２２、および２３は該シリコン基板上
に該ポリシリコン抵抗を囲むように形成されたシリコン
酸化膜、４は該ポリシリコン抵抗３に接続されたアルミ
ニウム配線、５は該ポリシリコン抵抗３上を該酸化膜２
２を介して通過する信号線等のアルミ配線を示す。
しかしながら、上記ポリシリコン抵抗３はその上下左右
を熱伝導率の小さい絶縁膜、例えばシリコン酸化膜で囲
まれているため熱抵抗が大きくなりすぎて発熱による温
度上昇が著しく、このことによって実際の抵抗値が設計
値から大きくずれてしまう。またポリシリコン抵抗３上
にアルミ配線５（例えば上記信号線）がある場合、上記
高熱のポリシリコン抵抗で該配線５のマイグレーション
が促進され、断線し易くなる。
を熱伝導率の小さい絶縁膜、例えばシリコン酸化膜で囲
まれているため熱抵抗が大きくなりすぎて発熱による温
度上昇が著しく、このことによって実際の抵抗値が設計
値から大きくずれてしまう。またポリシリコン抵抗３上
にアルミ配線５（例えば上記信号線）がある場合、上記
高熱のポリシリコン抵抗で該配線５のマイグレーション
が促進され、断線し易くなる。
本発明はこれらの課題を解決するためになされたもので
、上記寄生容量を低減するとともに該ポリシリコン抵抗
の発熱による温度上昇を緩和し、その抵抗値のずれや該
ポリシリコン抵抗上の配線のマイグレーションの促進を
防止したものである。
、上記寄生容量を低減するとともに該ポリシリコン抵抗
の発熱による温度上昇を緩和し、その抵抗値のずれや該
ポリシリコン抵抗上の配線のマイグレーションの促進を
防止したものである。
かかる課題を解決するために本発明によれば、絶縁膜で
囲まれたポリシリコン抵抗をそなえ、更に該絶縁膜中に
、半導体基板と接続され該ポリシリコン抵抗の発生熱を
放熱する放熱板が設けられた、半導体集積装置が提供さ
れる。
囲まれたポリシリコン抵抗をそなえ、更に該絶縁膜中に
、半導体基板と接続され該ポリシリコン抵抗の発生熱を
放熱する放熱板が設けられた、半導体集積装置が提供さ
れる。
上記構成によれば、該ポリシリコン抵抗で発生した熱を
該放熱板に吸収させ、更に該吸収された熱を該半導体基
板に逃がすことによって、該ポリシリコン抵抗の温度上
昇を容易に緩和することができる。
該放熱板に吸収させ、更に該吸収された熱を該半導体基
板に逃がすことによって、該ポリシリコン抵抗の温度上
昇を容易に緩和することができる。
第１図は本発明の１実施例としての半導体集積装置の要
部構成を示し、第２図は第１図の１−１線で切断した該
半導体集積装置の断面図を示している。なお図中、第５
図と共通の部分には互に共通する符号が付されている。
部構成を示し、第２図は第１図の１−１線で切断した該
半導体集積装置の断面図を示している。なお図中、第５
図と共通の部分には互に共通する符号が付されている。
該第１乃至第２図に示される装置の構成の特徴は、フィ
ールド酸化膜２４上に形成されたポリシリコン抵抗３上
にシリコン酸化膜２２を介してアルミニウム配線（例え
ば信号線）５がある場合、該配線５の近くに（この場合
該配線５の両側に）、該シリコン酸化膜２２を介して該
ポリシリコン抵抗３を覆うようにアルミニウムのダミー
・パターン６．６を形成し、これをコンタクト部６′に
よりシリコン基板１とコンタクトさせる。なお第２図中
、１はＰ型シリコン基板、１１はｎ゛型埋込層、１２は
ｒビ型エピタキシャル層で、該コンタクト部６′は該ｎ
゛型埋込層１１とコンタクトされる。
ールド酸化膜２４上に形成されたポリシリコン抵抗３上
にシリコン酸化膜２２を介してアルミニウム配線（例え
ば信号線）５がある場合、該配線５の近くに（この場合
該配線５の両側に）、該シリコン酸化膜２２を介して該
ポリシリコン抵抗３を覆うようにアルミニウムのダミー
・パターン６．６を形成し、これをコンタクト部６′に
よりシリコン基板１とコンタクトさせる。なお第２図中
、１はＰ型シリコン基板、１１はｎ゛型埋込層、１２は
ｒビ型エピタキシャル層で、該コンタクト部６′は該ｎ
゛型埋込層１１とコンタクトされる。
これによって該ポリシリコン抵抗３での発熱を該アルミ
ニウムのダミーパターンを介して該シリコン基板１に逃
がし、該ポリシリコン抵抗の熱抵抗を下げることができ
る。
ニウムのダミーパターンを介して該シリコン基板１に逃
がし、該ポリシリコン抵抗の熱抵抗を下げることができ
る。
第３図は、第２図における該ポリシリコン抵抗と該シリ
コン基板とのコンタクト部の変形例を示すもので、第３
図（ａ）は、Ｐ型シリコン基板上に形成されたｎ−型エ
ピタキシャル層１２に該コンタクト部６′をコンタクト
させた場合を示し、また第３図（ｂ）は、Ｐ型シリコン
基板ｌに直接該コンタクト部６′をコンタクトさせた場
合を示す。
コン基板とのコンタクト部の変形例を示すもので、第３
図（ａ）は、Ｐ型シリコン基板上に形成されたｎ−型エ
ピタキシャル層１２に該コンタクト部６′をコンタクト
させた場合を示し、また第３図（ｂ）は、Ｐ型シリコン
基板ｌに直接該コンタクト部６′をコンタクトさせた場
合を示す。
なお第１図乃至第２図に示される実施例において、ポリ
シリコン抵抗３上に上記他の配ｖＡ５がない場合にはそ
の部分にも放熱用のダミーパターンを形成することがで
き、したがって第１図に示される２個のダミーパターン
６．６を一体に形成することができる。
シリコン抵抗３上に上記他の配ｖＡ５がない場合にはそ
の部分にも放熱用のダミーパターンを形成することがで
き、したがって第１図に示される２個のダミーパターン
６．６を一体に形成することができる。
第４図は、本発明の他の実施例としての半導体集積装置
の基本構成を示すもので、該ポリシリコン抵抗３に接続
部３′で接続されたアルミニウム配線４１ 、４２のう
ち、一方の配線例えば４１が電源配線となっている場合
には、該電源配線４１をコンタクト部４１’において該
シリコン基板とコンタクトさせればよいことを示してい
る。この場合、該電源配線がアース側の場合には、第２
図または第３図（ａ）に示されるように、正電位側のｎ
型領域にコンタクトさせ、一方、該電源配線が■０、側
の場合には、第３図（ｂ）に示されるように、負電位側
のＰ型基板にコンタクトさせればよい。
の基本構成を示すもので、該ポリシリコン抵抗３に接続
部３′で接続されたアルミニウム配線４１ 、４２のう
ち、一方の配線例えば４１が電源配線となっている場合
には、該電源配線４１をコンタクト部４１’において該
シリコン基板とコンタクトさせればよいことを示してい
る。この場合、該電源配線がアース側の場合には、第２
図または第３図（ａ）に示されるように、正電位側のｎ
型領域にコンタクトさせ、一方、該電源配線が■０、側
の場合には、第３図（ｂ）に示されるように、負電位側
のＰ型基板にコンタクトさせればよい。
なおこの場合、第４図において該電源配線４１を、該ポ
リシリコン抵抗３との接続部３′の右側に向ってなるべ
く他の配線５に近づくように延長させて該ポリシリコン
抵抗３をできるだけ覆うようにすることによって該放熱
効果を一層向上させることができる。なお、シリコン基
板とコンタクトされていない他の配線４２も、該ポリシ
リコン抵抗３との接続部３′の左側に向ってなるべく該
配線５に近づくように延長させて該ポリシリコン抵抗３
をできるだけ覆うようにするのが放熱効果上好ましい。
リシリコン抵抗３との接続部３′の右側に向ってなるべ
く他の配線５に近づくように延長させて該ポリシリコン
抵抗３をできるだけ覆うようにすることによって該放熱
効果を一層向上させることができる。なお、シリコン基
板とコンタクトされていない他の配線４２も、該ポリシ
リコン抵抗３との接続部３′の左側に向ってなるべく該
配線５に近づくように延長させて該ポリシリコン抵抗３
をできるだけ覆うようにするのが放熱効果上好ましい。
本発明によれば、ポリシリコン抵抗に発生した熱を該放
熱板（該ポリシリコン抵抗上を覆うように形成したアル
ミニウムのダミーパターンあるいは該ポリシリコン抵抗
と接続された電源配線など）に吸収させ、該吸収された
熱を半導体基板に逃がすことによって該ポリシリコン抵
抗の温度上昇を緩和することができる。したがって１亥
ポリシリコン抵抗の抵抗値の設計値からのずれ、あるい
は該ポリシリコン抵抗上に形成された信号線などのアル
ミニウム配線のマイグレーションの促進を防止すること
ができる。しかも該ポリシリコン抵抗の利点である抵抗
の寄生容量の減少効果を妨げることはない。
熱板（該ポリシリコン抵抗上を覆うように形成したアル
ミニウムのダミーパターンあるいは該ポリシリコン抵抗
と接続された電源配線など）に吸収させ、該吸収された
熱を半導体基板に逃がすことによって該ポリシリコン抵
抗の温度上昇を緩和することができる。したがって１亥
ポリシリコン抵抗の抵抗値の設計値からのずれ、あるい
は該ポリシリコン抵抗上に形成された信号線などのアル
ミニウム配線のマイグレーションの促進を防止すること
ができる。しかも該ポリシリコン抵抗の利点である抵抗
の寄生容量の減少効果を妨げることはない。
第１図は、本発明の１実施例としての要部構成を示す図
、 第２図は、第１図のＩｉ線に沿う本発明の１実施例とし
ての半導体集積装置の断面図、第３図（ａ）、（ｂ）は
、第２図の構成の１部を変形した例を示す図、 第４図は、本発明の他の実施例としての要部構成を示す
図、 第５図は、従来技術としての半導体集積装置の１例を示
す図である。 （符号の説明） １・・・半導体基板、 ２１〜２４・・・絶縁膜（シリコン酸化膜など）、３・
・・ポリシリコン抵抗、 ４・・・抵抗３に接続された配線、 ５・・・抵抗３１の配線（信号配線など）、６・・・放
熱用のダミーパターン、 ６′・・・ダミーパターン６の半導体基板とのコンタク
ト部、 ４１・・・抵抗３に接続された電源配線、４１′・・・
電源配線４１の半導体基板とのコンタクト部。 ■ ■ 本発明の１実施例としての要部構成を示す図第１図 ３・・・ポリシリコン抵抗 ６１６．放熱用のダ
ミーパターン４・・・抵抗３ノ配１６４．、基板とのコ
ンタクト部５・・・抵抗３上の配線
、 第２図は、第１図のＩｉ線に沿う本発明の１実施例とし
ての半導体集積装置の断面図、第３図（ａ）、（ｂ）は
、第２図の構成の１部を変形した例を示す図、 第４図は、本発明の他の実施例としての要部構成を示す
図、 第５図は、従来技術としての半導体集積装置の１例を示
す図である。 （符号の説明） １・・・半導体基板、 ２１〜２４・・・絶縁膜（シリコン酸化膜など）、３・
・・ポリシリコン抵抗、 ４・・・抵抗３に接続された配線、 ５・・・抵抗３１の配線（信号配線など）、６・・・放
熱用のダミーパターン、 ６′・・・ダミーパターン６の半導体基板とのコンタク
ト部、 ４１・・・抵抗３に接続された電源配線、４１′・・・
電源配線４１の半導体基板とのコンタクト部。 ■ ■ 本発明の１実施例としての要部構成を示す図第１図 ３・・・ポリシリコン抵抗 ６１６．放熱用のダ
ミーパターン４・・・抵抗３ノ配１６４．、基板とのコ
ンタクト部５・・・抵抗３上の配線
Claims (1)
- 【特許請求の範囲】 １、絶縁膜で囲まれたポリシリコン抵抗をそなえ、更に
該絶縁膜中に、半導体基板と接続され該ポリシリコン抵
抗の発生熱を放熱する放熱板が設けられることを特徴と
する半導体集積装置。 ２、該放熱板として該ポリシリコン抵抗に接続された電
源配線が用いられる、請求項１記載の半導体集積装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3848788A JPH01214048A (ja) | 1988-02-23 | 1988-02-23 | 半導体集積装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3848788A JPH01214048A (ja) | 1988-02-23 | 1988-02-23 | 半導体集積装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01214048A true JPH01214048A (ja) | 1989-08-28 |
Family
ID=12526617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3848788A Pending JPH01214048A (ja) | 1988-02-23 | 1988-02-23 | 半導体集積装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01214048A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0607838A2 (de) * | 1993-01-21 | 1994-07-27 | TEMIC TELEFUNKEN microelectronic GmbH | Integrierte Leistungswiderstandsanordnung |
| US5510642A (en) * | 1993-12-16 | 1996-04-23 | Nec Corporation | Semiconductor device |
| US6348723B1 (en) | 1995-04-28 | 2002-02-19 | Sharp Kabushiki Kaisha | Semiconductor device with a dummy wire positioned to prevent charging/discharging of the parasitic capacitance of a signal wire |
| US6849921B2 (en) | 2000-12-12 | 2005-02-01 | Renesas Technology Corp. | Semiconductor device |
| WO2011001494A1 (ja) * | 2009-06-29 | 2011-01-06 | 富士通株式会社 | 半導体装置およびその製造方法 |
| US8912630B2 (en) | 2012-04-11 | 2014-12-16 | International Business Machines Corporation | Integrated circuit including thermal gate, related method and design structure |
| JP2016100362A (ja) * | 2014-11-18 | 2016-05-30 | 旭化成エレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP2017506433A (ja) * | 2014-02-14 | 2017-03-02 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | 集積回路抵抗器のための熱金属グラウンド |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5440583A (en) * | 1977-09-07 | 1979-03-30 | Toshiba Corp | Semiconductor device |
| JPS5559754A (en) * | 1978-10-27 | 1980-05-06 | Nec Corp | Semiconductor device |
| JPS61124162A (ja) * | 1984-11-20 | 1986-06-11 | Nec Corp | 半導体装置 |
| JPS62108567A (ja) * | 1985-11-06 | 1987-05-19 | Nec Corp | 半導体集積回路装置 |
-
1988
- 1988-02-23 JP JP3848788A patent/JPH01214048A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5440583A (en) * | 1977-09-07 | 1979-03-30 | Toshiba Corp | Semiconductor device |
| JPS5559754A (en) * | 1978-10-27 | 1980-05-06 | Nec Corp | Semiconductor device |
| JPS61124162A (ja) * | 1984-11-20 | 1986-06-11 | Nec Corp | 半導体装置 |
| JPS62108567A (ja) * | 1985-11-06 | 1987-05-19 | Nec Corp | 半導体集積回路装置 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0607838A2 (de) * | 1993-01-21 | 1994-07-27 | TEMIC TELEFUNKEN microelectronic GmbH | Integrierte Leistungswiderstandsanordnung |
| EP0607838A3 (de) * | 1993-01-21 | 1994-08-03 | TEMIC TELEFUNKEN microelectronic GmbH | Integrierte Leistungswiderstandsanordnung |
| US5510642A (en) * | 1993-12-16 | 1996-04-23 | Nec Corporation | Semiconductor device |
| US6348723B1 (en) | 1995-04-28 | 2002-02-19 | Sharp Kabushiki Kaisha | Semiconductor device with a dummy wire positioned to prevent charging/discharging of the parasitic capacitance of a signal wire |
| US6849921B2 (en) | 2000-12-12 | 2005-02-01 | Renesas Technology Corp. | Semiconductor device |
| WO2011001494A1 (ja) * | 2009-06-29 | 2011-01-06 | 富士通株式会社 | 半導体装置およびその製造方法 |
| JP5335914B2 (ja) * | 2009-06-29 | 2013-11-06 | 富士通株式会社 | 半導体装置およびその製造方法 |
| US8946857B2 (en) | 2009-06-29 | 2015-02-03 | Fujitsu Limited | Semiconductor device for effectively disperse heat generated from heat generating device |
| US8912630B2 (en) | 2012-04-11 | 2014-12-16 | International Business Machines Corporation | Integrated circuit including thermal gate, related method and design structure |
| JP2017506433A (ja) * | 2014-02-14 | 2017-03-02 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | 集積回路抵抗器のための熱金属グラウンド |
| JP2016100362A (ja) * | 2014-11-18 | 2016-05-30 | 旭化成エレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01214048A (ja) | 半導体集積装置 | |
| JP2006121004A (ja) | パワーｉｃ | |
| JP2572098B2 (ja) | 半導体装置 | |
| JP3123139B2 (ja) | 半導体集積回路 | |
| JPH01295455A (ja) | 半導体積層集積回路素子 | |
| GB1204805A (en) | Semiconductor device | |
| JPS61174749A (ja) | 高密度集積回路 | |
| JPH01202854A (ja) | 半導体集積装置 | |
| JPH0723958Y2 (ja) | 半導体装置 | |
| JPH03248458A (ja) | 半導体集積回路用ポリシリコン抵抗 | |
| JPS60134426A (ja) | 半導体装置 | |
| JPS6298763A (ja) | 多結晶シリコン抵抗体 | |
| US3521134A (en) | Semiconductor connection apparatus | |
| JPS6231149A (ja) | 半導体集積回路装置 | |
| JPS6240757A (ja) | 半導体装置 | |
| JPH0717159Y2 (ja) | 樹脂封止型半導体装置 | |
| JPS645450U (ja) | ||
| JPH04249360A (ja) | 半導体入力保護回路 | |
| JPH01265546A (ja) | 半導体装置 | |
| JPS6218062A (ja) | 半導体装置 | |
| JPS60206673A (ja) | サ−マルヘツド | |
| JPS62274654A (ja) | 入力保護装置 | |
| JPS60136320A (ja) | 半導体装置 | |
| JPH04177871A (ja) | 半導体集積回路 | |
| JPH03196627A (ja) | 樹脂封止型半導体装置 |