JP2792507B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2792507B2
JP2792507B2 JP8156903A JP15690396A JP2792507B2 JP 2792507 B2 JP2792507 B2 JP 2792507B2 JP 8156903 A JP8156903 A JP 8156903A JP 15690396 A JP15690396 A JP 15690396A JP 2792507 B2 JP2792507 B2 JP 2792507B2
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor package
semiconductor device
cooling fluid
dimensional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8156903A
Other languages
English (en)
Other versions
JPH104163A (ja
Inventor
和幸 三窪
直治 仙波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP8156903A priority Critical patent/JP2792507B2/ja
Publication of JPH104163A publication Critical patent/JPH104163A/ja
Application granted granted Critical
Publication of JP2792507B2 publication Critical patent/JP2792507B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、高速高周波用半導
体チップと複数のメモリー用半導体チップを高密度に三
次元搭載した半導体装置に関する。
【０００２】
【従来の技術】図５は、従来の半導体装置を説明する斜
視図、図６（ａ）は、図５のＡ部拡大正面図、図６
（ｂ）は、図５のＡ部拡大側面図である。
【０００３】図において、電気特性上有効な理由から高
密度実装基板１の中央部に高速高周波用半導体パッケー
ジ２が搭載される。半導体パッケージ２は、高速高周波
用半導体チップとキャリア基板を金属バンプ接合し、該
半導体チップ裏面に接着剤を介し放熱フィンを接合され
た構造のものである。
【０００４】また基板１の周辺には、複数の三次元半導
体パッケージ３が搭載される。三次元半導体パッケージ
３は、キャリア基板２０にメモリー半導体チップ２１を
金属バンプ２２ａで接合した半導体パッケージと、該半
導体パッケージと同構成の半導体パッケージ同士を金属
バンプ２２ｂで接合して立体的に積み上げた構造のもの
であった。
【０００５】
【発明が解決しようとする課題】上述した従来の半導体
装置は、強制対流冷却の風速が制約される環境下におい
て、半導体チップより発生する熱の放散性が悪く、動作
時のチップジャンクション温度は許容値以上となるとい
う問題があった。
【０００６】その第１の理由は、特に高速高周波用半導
体パッケージの後に搭載される三次元半導体パッケージ
ブロック列は、強制対流冷却時において風下となること
から、風上ブロック列の放熱の影響を受け、チップジャ
ンクション温度が最大となるためである。
【０００７】また第２の理由は、三次元半導体パッケー
ジの多段接続によって熱放散性は、急激に低下し、特に
上下に挾まれるチップジャンクション温度が最大となる
ためである。
【０００８】本発明の目的は、機器小型化，騒音等で強
制対流冷却時の風速が０．５ｍ／ｓ程度に制約されるパ
ソコンなどパーソナル機器に適用できる放熱性能に優れ
た半導体装置を提供することにある。
【０００９】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体装置は、風洞を有し、高速高周
波用半導体パッケージの周囲に複数の三次元半導体パッ
ケージを搭載した半導体装置であって、風洞は、前記高
速高周波用半導体パッケージ及び三次元半導体パッケー
ジを覆い、両パッケージに対して冷却流体を強制的に導
入するものである。
【００１０】また前記風洞は、冷却流体入口側よりも冷
却流体出口側の流路面積が狭くなっているものである。
【００１１】また前記風洞は、各パッケージに対して脱
着可能である。
【００１２】また前記三次元半導体パッケージは、キャ
リア基板と半導体チップが金属バンプで接合された半導
体パッケージと、該半導体パッケージと同一構成の半導
体パッケージ同士を金属バンプで接合して立体的に積み
上げたものであり、該三次元半導体パッケージの最上段
のキャリア基板裏面に形成されたグランド電位導体パタ
ーン上に接着剤により接合された放熱フィンを備え、前
記グランド電位導体パターンは、キャリア基板と半導体
チップのグランド電位のみ選択し、熱的及び電気的に結
合されたものである。
【００１３】また前記放熱フィンは、強制対流冷却流体
の風向と同一となるように少なくとも２種類有するもの
である。
【００１４】また前記三次元半導体パッケージを構成す
る複数個のそれぞれ前記半導体チップの裏面に隙間を設
け、該隙間に放熱板を備えたものである。
【００１５】また前記三次元半導体パッケージを構成す
る複数個のそれぞれ前記半導体チップの裏面に隙間を設
け、該隙間に放熱板を備え、該放熱板の先端は、放熱フ
ィンの側面壁に接着剤により接合されたものである。
【００１６】また前記三次元半導体パッケージを構成す
る複数個のそれぞれ前記半導体チップの裏面に隙間を設
け、該隙間に放熱板を備え、該放熱板の先端は周囲冷却
流体中に突出しているものである。
【００１７】
【作用】半導体装置に搭載された半導体チップより発生
する熱は、高密度実装基板全体を覆う傾斜型風洞を備え
ることで特に風下に搭載された三次元半導体パッケージ
ブロック列の熱伝達が促進される。
【００１８】また、三次元半導体パッケージに設けた、
半導体チップ，キャリア基板から放熱フィンに通じるグ
ランド電位の放熱パスと、半導体チップ裏面から放熱板
に通じる放熱パスを設けることで周囲冷却流体中に効率
良く熱放散できる。
【００１９】本発明によれば、強制対流冷却時の風速が
制約されるパソコンなどパーソナル機器環境下でも動作
時のチップジャンクション温度を許容値以下とする半導
体装置が可能となる。
【００２０】
【発明の実施の形態】以下、本発明の実施形態を図によ
り説明する。
【００２１】（実施形態１）図１及び図２は、本発明の
実施形態１を示す構成図である。
【００２２】電気特性上、実装基板上に搭載する半導体
チップ間の伝搬時間が高速動作に大きな役割を占めるこ
とから、図１に示すように高密度実装基板１において、
高速高周波用半導体パッケージ２を中心として周辺に三
次元半導体パッケージ３を配置し、かつ三次元半導体パ
ッケージ３を高速高周波用半導体パッケージ２に可能な
限り近付けて高密度搭載する。この場合、単位面積当た
りの発熱密度は急激に上昇するため、最適な放熱対策が
必要となる。
【００２３】そこで、本発明では、最も消費電力の大き
な高速高周波用半導体パッケージ２は、半導体チップ裏
面に高熱伝導性の接着剤を介して放熱フィンを直接接合
して実装基板１の中央部に搭載する。また、メモリー半
導体チップを立体的に積み上げてなる三次元半導体パッ
ケージ３は、放熱フィン，高熱伝導性の放熱板を熱伝導
パスとして備えており、その搭載位置は、高速高周波用
半導体パッケージ２と可能な限り隣接しており、複数個
の三次元半導体パッケージ３を搭載する。尚、三次元半
導体パッケージ３の構造の詳細については、実施形態２
で説明する。
【００２４】さらに本発明では、図１及び図２に示すよ
うに、高密度実装基板１全体を覆う傾斜型風洞４又は５
がＬ字型溝１０，コ字型溝１１により高密度実装基板１
に固着されている。
【００２５】傾斜型風洞４，５は、基板１から上方に立
上った側壁４ｃ，５ｃと、側壁４ｃ，５ｃ間に設けられ
た屋根部４ｄ，５ｄからなっており、屋根部４ｄ，５ｄ
は、冷却流体の入口側４ａが高く、流体出口側４ｂに向
けて低くなって傾斜している。
【００２６】また図２に示す傾斜型風洞５は、屋根部５
ｄが平面ではなく、３面に折り曲げて形成されている。
【００２７】したがって傾斜型風洞４，５は、起立した
側壁４ｃ，５ｃで基板１上の半導体パッケージ３の側面
を覆い、屋根部４ｄ，５ｄで半導体パッケージ２，３の
上部を覆うこととなる。
【００２８】本発明の実施形態によれば、高密度実装基
板１上に搭載された半導体パッケージ２，３のチップが
消費する総消費電力量は、２０Ｗ相当（単位面積当たり
０．５Ｗ／ｃｍ2）であり、冷却方式は強制対流冷却を
採用することになる。
【００２９】近年、パソコンなどパーソナル機器の騒音
問題，筐体の小型化による制約により、風速は、せいぜ
い１ｍ／ｓ以下に制限される。
【００３０】したがって、風速０．５ｍ／ｓ，筐体内の
環境温度４０℃の条件で動作時の半導体チップのジャン
クション温度が許容値以下となる放熱構造が前提条件と
なる。例えば、図５に示すように傾斜型風洞４，５を備
えず、更には三次元半導体パッケージ３に放熱フィンや
放熱板を備えない従来の半導体装置に、２０Ｗ相当供給
し、風速０．５ｍ／ｓ，筐体内の環境温度を４０℃とし
た場合、搭載された全ての半導体チップのジャンクショ
ン温度は、許容値以上となった。特に風向きに対し風下
に搭載された三次元半導体パッケージ３のブロック列の
発熱量が最大となった。
【００３１】つまり、図５の従来構造では、風下に配置
された三次元半導体パッケージ３に対して、上流側に配
置された三次元半導体パッケージ３及び高速高周波用半
導体パッケージ２などで発生する熱が冷却流体中に拡散
し空気温度を上昇させ流動抵抗分までも含まれるので、
局所流速は数段小さくなる。更に、流れ方向に相隣る三
次元半導体パッケージ間に澱み域が生じ、有効な伝熱面
積が減少する。
【００３２】そこで、本発明は、図１，図２に示すよう
に高密度実装基板１全体を覆う強制対流冷却流体の入口
側４ａ，５ａから出口側４ｂ，５ｂにかけて屋根部４
ｄ，５ｄを傾斜させた風洞４、あるいは風洞５を備える
ことにより、前述した従来の問題を解決したものであ
る。
【００３３】実施形態１によると、図１に示した傾斜型
の風洞４を備えた構成では、冷却流体の入口側４ａの強
制対流冷却流体の風速が１．０ｍ／ｓとなる筐体構造と
し、この風洞４により基板１の半導体パッケージ２，３
を被覆し、環境温度４０℃，電力２０Ｗ相当供給し、風
洞４により冷却流体を半導体パッケージ２，３に強制的
に吹き付けた場合、ジャンクション温度は、許容温度以
下となることが示された。
【００３４】また、図２に示した傾斜型の風洞５を備え
た構成では、冷却流体の入口側５ａの強制対流冷却流体
の風速が０．５ｍ／ｓとなる筐体構造とし、図１と同じ
ように環境温度４０℃，電力２０Ｗ相当供給したとき
に、ジャンクション温度は、許容値以下となることが示
された。
【００３５】以上のように、容器内に流入する流量と流
出する流量は一定となる物理的な原理から、第１に、冷
却流体出口側４ｂ，５ｂに屋根部４ｄ，５ｄを傾斜して
設けることにより、流路面積が小さくなる風下の半導体
パッケージ３のブロック近傍（冷却流体出口側４ａ，５
ｂ）の局所流速は、入口側４ａ，５ａに比べて数倍速く
なり、冷却流体出口側４ｂ，５ｂの流路面積を、すなわ
ち基板１と側壁４ｃ，５ｃと屋根部４ｄ，５ｄとで形成
される流路の開口面積を可能な限り小さくする程、この
傾向は顕著となる。
【００３６】第２に、冷却流体が風洞４，５の傾斜した
屋根部４ｄ，５ｄの内面に衝突することにより、冷却流
体のベクトル方向に乱れが生じ、特に傾斜角度の大きい
下流ブロック域で乱流効果となる。
【００３７】したがって、傾斜型風洞を備えない従来の
半導体装置に比べて、数段熱抵抗値を小さくすることが
可能となる。尚、傾斜型風洞４及び５を構成する材料に
ついては、特に限定はしないが、例えば加工性の優れ，
軽量かつ低コストな薄板製のアルミ板などでもよい。
【００３８】次に、図１に示すＬ字型溝１０及びコ字型
溝１１について説明する。例えば、自然対流冷却におい
て風洞を備えることは逆効果となるので、この場合はＬ
字型溝１０及びコ字型溝１１を横方向に開いて取り外し
て使用する。また、固着する場合においては、Ｌ字型溝
１１と基板１の側面部をネジ止めして用いても良い。
【００３９】（実施形態２）図３（ａ），図４（ａ）
は、本発明の実施形態２に係る三次元半導体パッケージ
を拡大した正面図、図３（ｂ），図４（ｂ）は、同側面
図である。
【００４０】メモリー大容量化の手段として有効な三次
元半導体パッケージ３は、キャリア基板２０の接続パッ
ドとメモリー半導体チップ２１の電極パッドを金属バン
プ２２ａで接合した半導体パッケージと、該半導体パッ
ケージと同構成の半導体パッケージ同士を金属バンプ２
２ｂによって接合して立体的に積み上げて構成される。
例えば、図に示す３段積み上げ構成のメモリー半導体チ
ップ２１当たりの消費電力が１Ｗであれば、単位面積当
たりの発熱密度は単純に３倍となる。
【００４１】図５に示す従来の三段積み上げた三次元半
導体パッケージを用い、電力３Ｗ，風速０．５ｍ／ｓ，
環境温度４０℃とした場合、半導体チップのジャンクシ
ョン温度は、許容値をはるかに越えてしまうことが示さ
れた。特に、上下に挾まれる真中のメモリー半導体チッ
プ２１が最大温度となる。
【００４２】そこで、図３に示す本発明の三次元半導体
パッケージ３の構成によれば、キャリア基板２０裏面に
グランド電位導体パターン２３が形成され、最上段のキ
ャリア基板２０及びグランド電位導体パターン２３上に
接着剤を介し接合した放熱フィン２４を備える。
【００４３】この構成では、キャリア基板２０裏面の放
熱フィン搭載用のグランド電位導体パターン２３は、多
段接続されたそれぞれのキャリア基板２０や半導体チッ
プ２１のグランド電位のみ選択し、電気的及び熱的に接
続されているので、半導体チップより発生した熱伝導パ
スとなる。
【００４４】したがって、この熱伝導パスから放熱フィ
ン２４を通じて効率良く冷却流体中に熱放散することが
可能となる。次に、ほとんどのメモリー半導体チップ２
１の辺の長さは、ほぼ３：１の割合で長方形であり、こ
れらを多段接続してなる三次元半導体パッケージ３の搭
載方向は少なくとも２方向を有することで高密度実装が
可能となる。また、グランド電位導体パターン２３と放
熱フィン２４は、導電性の接着剤を用いて接合すること
でグランド同電位となり、電位の強化によるノイズ低減
や、熱的にも伝導バスが拡大されるので放熱性能は向上
する。
【００４５】したがって、図３に示すように放熱フィン
２４のフィン方向も三次元半導体パッケージ３の搭載位
置により２方向を有する。即ち、放熱フィン２４のフィ
ン方向２１ａは三次元半導体パッケージ３の一辺の長い
面側が冷却流体の風向側に搭載されたケースにおいて用
い、放熱フィン２４のフィン方向２４ｂは三次元半導体
パッケージ３の一辺が短い面側が冷却流体の風向側に搭
載されたケースにおいて用いることで、半導体チップよ
り発生する熱が前述したキャリア基板２０や半導体チッ
プ２１のグランド電位のみ選択された熱伝導パスを通
じ、２方向を有するこれらの放熱フィン２４ａ，２４ｂ
によって効率よく冷却流体中に熱拡散することが可能と
なる。
【００４６】次に、図３に示す３段接続構造を用いた本
実施形態によると、前述した放熱フィン２４に通じるグ
ランド電位が選択された熱伝導パスのみの構成では、動
作時のチップのジャンクション温度を許容値以下とする
ことは、できなかった。特に、メモリー半導体チップ２
０の上下に挾まれる真中のチップが最大温度となった。
【００４７】そこで、それぞれのメモリー半導体チップ
２０の素子面から発生する熱がチップ裏面に達すると
き、図３に示すようにメモリー半導体チップ２１裏面と
キャリア基板２０裏面間に金属バンプ２２ｂの高さをコ
ントロールして隙間を設け、該隙間に放熱板２５ａを備
ける。放熱板２５ａは０．１ｍｍ程度で特に材料には限
定しないが、高熱伝導性のＣｕあるいはシリコンと熱膨
張係数の近いＣｕ／Ｍｏ複合材料などを用いてもよい。
尚、接合部分は熱抵抗となる接着剤による接合は行わな
くともよい。
【００４８】この構成では、直接メモリー半導体チップ
２１裏面に放熱板２５を備えることで、メモリー半導体
チップ２１裏面から冷却空気中に放散するための新たな
熱伝導パスが備えられたことになる。更に、図３に示す
ように三次元半導体パッケージ３の一辺の長い面側が冷
却流体の風向側に搭載されたケースにおいて、放熱板２
５の放熱板先端２５ａを放熱フィン２４の側面壁に高熱
伝導性の接着剤で接合する。
【００４９】一方、図４に示すように三次元半導体パッ
ケージ３の一辺の短い面側が冷却流体の風向側に搭載さ
れたケースでは、放熱板２４の側面壁に放熱板２５を接
合することは冷却流体を妨げることになるので、図４に
示すように放熱板２５の先端２５ｂを可能な限り周辺の
冷却空気中に突出することで効果的な熱伝達が促進され
る。
【００５０】即ち、多段化されたそれぞれの半導体チッ
プより発生する熱は、前述のメモリー半導体チップとキ
ャリア基板のグランド電位を選択して放熱フィンに通じ
る第１の放熱パスと、それぞれの半導体チップ裏面から
放熱板に通じる第２の放熱パスを備え、更に放熱板先端
を放熱フィンに接合することで前述の第１，第２の放熱
パスが共通の放熱パスとなることから、三次元半導体パ
ッケージ３の熱放散性が向上する。
【００５１】
【発明の効果】以上説明したように本発明によれば、強
制対流冷却の風速が０．５ｍ／ｓ〜１．０ｍ／ｓの環境
条件でも、チップジャンクション温度が許容値以下とな
り、したがって、騒音などの問題で強制対流冷却時の風
速が制約されるパソコンなどパーソナル機器環境条件下
に、本半導体装置が適用できる。
【００５２】その第１の理由は、三次元半導体パッケー
ジを構成するそれぞれのメモリー半導体チップから発生
する熱を、第１の放熱パスとしてグランド電位を熱流路
として放熱フィンに至る放熱パスと、第２の放熱パスと
して半導体チップ裏面に接合した放熱板先端から放熱フ
ィンに至る放熱パスと、放熱板先端の突出部から周囲冷
却流体中に至る放熱パスを備えることにより、効率的な
熱放散を行うことができるためである。
【００５３】また第２の理由は、複数の半導体パッケー
ジが搭載される高密度実装基板全体を覆う傾斜型風洞を
備えることにより、特に風下に搭載される半導体パッケ
ージブロック領域の局所流速は入口流速より数段速くな
るので、効率よく熱伝達が促進され、傾斜型風洞出口の
流路面積を可能な限り小さくするほど効果が大となるた
めである。
【００５４】また、風洞の傾斜角度の大きくなる下流ブ
ロック域ほど冷却流体の乱流効果により熱抵抗値を小さ
くすることが可能となる。
【００５５】以上説明したように、本発明によると、電
力２０Ｗ相当，強制対流冷却流体の風速を０．５ｍ／
ｓ，環境温度４０℃の条件下でもチップジャンクション
温度は許容温度以下となることが示された。
【図面の簡単な説明】
【図１】本発明の実施形態１に係る半導体装置を示す斜
視図である。
【図２】本発明の実施形態１に係る半導体装置を示す斜
視図である。
【図３】（ａ）は本発明の実施形態２に係る半導体装置
を示す正面図、（ｂ）は同側面図である。
【図４】（ａ）は本発明の実施形態２に係る半導体装置
を示す正面図、（ｂ）は同側面図である。
【図５】従来の半導体装置を示す斜視図である。
【図６】（ａ）は、従来例を示す正面図、（ｂ）は同側
面図である。
【符号の説明】
１ 高密度実装基板 ２ 高速高周波用半導体パッケージ ３ 三次元半導体パッケージ ４ 傾斜型風洞 ４ａ 冷却流体入口側 ４ｂ 冷却流体出口側 ５ 傾斜型風洞 ５ａ 冷却流体入口側 ５ｂ 冷却流体出口側 １０ Ｌ字型溝 １１ コ字型溝 ２０ キャリア基板 ２１ メモリー半導体チップ ２２ａ 金属バンプ ２２ｂ 金属バンプ ２３ グランド電位導体パターン ２４ 放熱フィン ２４ａ 放熱フィン方向 ２４ｂ 放熱フィン方向 ２５ 放熱板 ２５ａ 放熱板先端 ２５ｂ 放熱板先端
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−95062（ＪＰ，Ａ) 特開 平４−309294（ＪＰ，Ａ) 特開 平４−56155（ＪＰ，Ａ) 実開 平５−41198（ＪＰ，Ｕ) 実開 昭63−87890（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/34 - 23/473 H05K 7/20

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】 風洞を有し、高速高周波用半導体パッケ
    ージの周囲に複数の三次元半導体パッケージを搭載した
    半導体装置であって、 風洞は、前記高速高周波用半導体パッケージ及び三次元
    半導体パッケージを覆い、両パッケージに対して冷却流
    体を強制的に導入するものであることを特徴とする半導
    体装置。
  2. 【請求項２】 前記風洞は、冷却流体入口側よりも冷却
    流体出口側の流路面積が狭くなっていることを特徴とす
    る請求項１に記載の半導体装置。
  3. 【請求項３】 前記風洞は、各パッケージに対して脱着
    可能であることを特徴とする請求項１に記載の半導体装
    置。
  4. 【請求項４】 前記三次元半導体パッケージは、キャリ
    ア基板と半導体チップが金属バンプで接合された半導体
    パッケージと、該半導体パッケージと同一構成の半導体
    パッケージ同士を金属バンプで接合して立体的に積み上
    げたものであり、 該三次元半導体パッケージの最上段のキャリア基板裏面
    に形成されたグランド電位導体パターン上に接着剤によ
    り接合された放熱フィンを備え、 前記グランド電位導体パターンは、キャリア基板と半導
    体チップのグランド電位のみ選択し、熱的及び電気的に
    結合されたものであることを特徴とする請求項１に記載
    の半導体装置。
  5. 【請求項５】 前記放熱フィンは、強制対流冷却流体の
    風向と同一となるように少なくとも２種類有することを
    特徴とする請求項４に記載の半導体装置。
  6. 【請求項６】 前記三次元半導体パッケージを構成する
    複数個のそれぞれ前記半導体チップの裏面に隙間を設
    け、該隙間に放熱板を備えたものであることを特徴とす
    る請求項１に記載の半導体装置。
  7. 【請求項７】 前記三次元半導体パッケージを構成する
    複数個のそれぞれ前記半導体チップの裏面に隙間を設
    け、該隙間に放熱板を備え、該放熱板の先端は、放熱フ
    ィンの側面壁に接着剤により接合されたものであること
    を特徴とする請求項６に記載の半導体装置。
  8. 【請求項８】 前記三次元半導体パッケージを構成する
    複数個のそれぞれ前記半導体チップの裏面に隙間を設
    け、該隙間に放熱板を備え、該放熱板の先端は周囲冷却
    流体中に突出しているものであることを特徴とする請求
    項７に記載の半導体装置。
JP8156903A 1996-06-18 1996-06-18 半導体装置 Expired - Fee Related JP2792507B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8156903A JP2792507B2 (ja) 1996-06-18 1996-06-18 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8156903A JP2792507B2 (ja) 1996-06-18 1996-06-18 半導体装置

Publications (2)

Publication Number Publication Date
JPH104163A JPH104163A (ja) 1998-01-06
JP2792507B2 true JP2792507B2 (ja) 1998-09-03

Family

ID=15637924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8156903A Expired - Fee Related JP2792507B2 (ja) 1996-06-18 1996-06-18 半導体装置

Country Status (1)

Country Link
JP (1) JP2792507B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117320362B (zh) * 2023-11-29 2024-02-13 四川赛狄信息技术股份公司 一种散热机箱、散热部件的确定方法以及信号处理设备

Also Published As

Publication number Publication date
JPH104163A (ja) 1998-01-06

Similar Documents

Publication Publication Date Title
US5940271A (en) Stiffener with integrated heat sink attachment
US6670699B2 (en) Semiconductor device packaging structure
US6519154B1 (en) Thermal bus design to cool a microelectronic die
US5021924A (en) Semiconductor cooling device
JP2901835B2 (ja) 半導体装置
US6657864B1 (en) High density thermal solution for direct attach modules
JP2894243B2 (ja) 熱放散特性に優れたヒートシンク
JP2008060172A (ja) 半導体装置
US20070108599A1 (en) Semiconductor chip package with a metal substrate and semiconductor module having the same
US6920045B2 (en) Heat-dissipating assembly
JP2856193B2 (ja) マルチチップモジュールの実装構造体
JP4034173B2 (ja) 半導体集積回路装置及びその半導体集積回路チップ
US5977622A (en) Stiffener with slots for clip-on heat sink attachment
EP0883179A2 (en) Spiral pin-fin heatsink for electronic packages
JP3030526B2 (ja) 半導体冷却構造
JP2803603B2 (ja) マルチチップパッケージ構造
JPH02276264A (ja) ヒートシンク付セラミックパッケージ
JP2792507B2 (ja) 半導体装置
JPH06112382A (ja) 発熱体の冷却装置
JPH11307705A (ja) 強制空冷用ヒートシンクおよびその冷却方法
JP3405900B2 (ja) ヒートシンク装置
JPH10247702A (ja) ボールグリッドアレイパッケージ及びプリントボード
JP2855833B2 (ja) ヒートシンク付パッケージ
JP3157541B2 (ja) ヒートシンク付半導体パッケージ
JPH04234153A (ja) ヒートシンク付半導体パッケージ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080619

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090619

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100619

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees