JPH0260141A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH0260141A JPH0260141A JP21186588A JP21186588A JPH0260141A JP H0260141 A JPH0260141 A JP H0260141A JP 21186588 A JP21186588 A JP 21186588A JP 21186588 A JP21186588 A JP 21186588A JP H0260141 A JPH0260141 A JP H0260141A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- integrated circuit
- terminals
- terminal
- measuring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000005259 measurement Methods 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 239000010410 layer Substances 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路装置に係り、特に半導体素子の
緒特性回路を有する半導体集積回路装置に関する。
緒特性回路を有する半導体集積回路装置に関する。
近年、半導体集積回路装置の進歩は目覚ましく、高速・
低消費電力で、しかも高密度なものが実現可能となって
きている。しかしながら、これに伴なって製造工程にお
けるわずかな変動が集積回路の緒特性に大きく影響する
ようになってきている。
低消費電力で、しかも高密度なものが実現可能となって
きている。しかしながら、これに伴なって製造工程にお
けるわずかな変動が集積回路の緒特性に大きく影響する
ようになってきている。
したがって、製造工程における管理というものが重要視
されるようになってきている。このため従来集積回路を
構成する半導体素子の緒特性測定回路を集積回路と同一
チップ内に設け、その特性結果から製造工程に還元させ
る方法がとられてきた。
されるようになってきている。このため従来集積回路を
構成する半導体素子の緒特性測定回路を集積回路と同一
チップ内に設け、その特性結果から製造工程に還元させ
る方法がとられてきた。
第３図（ａ）、第３図（ｂ）は半導体素子の緒特性測定
回路の一例を示した平面図である。第３図（ａ）では、
半導体素子の緒特性測定回路の概要が示されている。同
図において、特性測定用の端子１．１′と緒特性測定回
路２とが示されている。
回路の一例を示した平面図である。第３図（ａ）では、
半導体素子の緒特性測定回路の概要が示されている。同
図において、特性測定用の端子１．１′と緒特性測定回
路２とが示されている。
また第３図（ｂ）は具体的に多結晶シリコンの層抵抗を
調査するための平面図である。同図において、アルミニ
ウムで形成された特性測定用端子１゜１′と、多結晶シ
リコン４と、アルミニウムと多結晶シリコンとを接続す
るためのコンタクト３゜３′とが示されている。
調査するための平面図である。同図において、アルミニ
ウムで形成された特性測定用端子１゜１′と、多結晶シ
リコン４と、アルミニウムと多結晶シリコンとを接続す
るためのコンタクト３゜３′とが示されている。
しかし、この様な従来構造では、半導体素子の緒特性回
路が多数ある場合で、外部よりタングステン針等によっ
て測定する場合、測定端子の大きさは最低３０μｍ角の
大きさが必要であり、これが多数存在した場合にはチッ
プ面積の増大に伴なう面積利用率の低下をもたらす。
路が多数ある場合で、外部よりタングステン針等によっ
て測定する場合、測定端子の大きさは最低３０μｍ角の
大きさが必要であり、これが多数存在した場合にはチッ
プ面積の増大に伴なう面積利用率の低下をもたらす。
本発明の目的は、前記問題点を除去し、チップ面積の増
大のないようにした半導体集積回路装置を提供すること
にある。
大のないようにした半導体集積回路装置を提供すること
にある。
本発明の構成は、半導体基板上に設けられた集積回路と
一部複数に分割された端子を含む前記集積回路の複数の
端子と前記集積回路を構成する半導体素子の緒特性測定
回路とヒユーズ回路とを備えた半導体集積回路装置にお
いて、前記緒特性測定回路の測定端子の少なくとも一端
が前記ヒユーズ回路を介して前記集積回路の端子の内、
分割された端子の一端に接続されていることを特徴とす
る。
一部複数に分割された端子を含む前記集積回路の複数の
端子と前記集積回路を構成する半導体素子の緒特性測定
回路とヒユーズ回路とを備えた半導体集積回路装置にお
いて、前記緒特性測定回路の測定端子の少なくとも一端
が前記ヒユーズ回路を介して前記集積回路の端子の内、
分割された端子の一端に接続されていることを特徴とす
る。
次に図面を参照しながら本発明の詳細な説明する。
第１図（ａ）は本発明の第１の実施例の半導体集積回路
装置を示す平面図である。同図において、半導体素子の
緒特性測定回路の概要が示されており、集積回路２０と
、この集積回路２０の端子２１．２１’、２１″と、ヒ
ユーズ回路２２と、半導体素子の緒特性測定回路２３と
がある。なお、端子２１は２１ ａ、 ２ ｌ ｂに分
割されている。第１図（ｂ）は具体的な多結晶シリコン
の層抵抗測定回路即ち第１図（ａ）のＡ−Ａ’線に沿っ
て切断した断面図である。同図において、酸化シリコン
（ＳｉＯｚ）の絶縁膜２４と、層抵抗測定用多結晶シリ
コン２５と、ＰＳＧによる層間絶縁膜２６と、アルミニ
ウム配線２７と、カバー用ＰＳＧ絶縁膜２８とが形成さ
れる。
装置を示す平面図である。同図において、半導体素子の
緒特性測定回路の概要が示されており、集積回路２０と
、この集積回路２０の端子２１．２１’、２１″と、ヒ
ユーズ回路２２と、半導体素子の緒特性測定回路２３と
がある。なお、端子２１は２１ ａ、 ２ ｌ ｂに分
割されている。第１図（ｂ）は具体的な多結晶シリコン
の層抵抗測定回路即ち第１図（ａ）のＡ−Ａ’線に沿っ
て切断した断面図である。同図において、酸化シリコン
（ＳｉＯｚ）の絶縁膜２４と、層抵抗測定用多結晶シリ
コン２５と、ＰＳＧによる層間絶縁膜２６と、アルミニ
ウム配線２７と、カバー用ＰＳＧ絶縁膜２８とが形成さ
れる。
次に、外部より端子２１ａ、２１ｂにつなぐ為のスルー
ホール２９とヒユーズ切断用のスルーホール３０とを同
時に開ける。ここで、図中の領域ρの部分は、第１図（
ａ）の端子２１ａ、２１ｂに相当し、また領域ｍはヒユ
ーズ回路２２、領域ｎは半導体素子の緒特性測定回路２
３に相当するものである。
ホール２９とヒユーズ切断用のスルーホール３０とを同
時に開ける。ここで、図中の領域ρの部分は、第１図（
ａ）の端子２１ａ、２１ｂに相当し、また領域ｍはヒユ
ーズ回路２２、領域ｎは半導体素子の緒特性測定回路２
３に相当するものである。
以上の様にして、出来上がった多結晶シリコンの層抵抗
測定回路において、層抵抗測定の際はスルーホール２１
ａ、２１ｂの間に電圧を印加することにより測定するこ
とができる。
測定回路において、層抵抗測定の際はスルーホール２１
ａ、２１ｂの間に電圧を印加することにより測定するこ
とができる。
また、集積回路を動作させる際はスルーホール３０から
レーザを照射し、アルミニウム配線２７を溶断すること
により可能となる。
レーザを照射し、アルミニウム配線２７を溶断すること
により可能となる。
第２図は本発明の第２の実施例の半導体集積回路装置を
示す平面図である。同図において、分割された集積回路
の端子３０ ａ、 ３０ ｂ、 ３０ ｃと、ヒユーズ
回路３１．３１’、３１″と半導体素子の緒特性測定回
路３２とが示されている。同図のように、ヒユーズ回路
３１．３１’、３１″は緒特性測定回路３２の全ての端
子に設けてもかまわない。
示す平面図である。同図において、分割された集積回路
の端子３０ ａ、 ３０ ｂ、 ３０ ｃと、ヒユーズ
回路３１．３１’、３１″と半導体素子の緒特性測定回
路３２とが示されている。同図のように、ヒユーズ回路
３１．３１’、３１″は緒特性測定回路３２の全ての端
子に設けてもかまわない。
また緒特性測定回路３２の端子が多数あっても同様であ
る。
る。
なお、第１の実施例において用いたアルミニウム・ヒユ
ーズ回路の他に、多結晶シリコンにレーザを照射したり
、電流を流して発熱させたりして以上詳細に説明したよ
うに、本発明によれば、従来技術を使って容易に作るこ
とが可能であり、しかもチップ面積の増大に伴なう面漬
利用効率の低下をおさえることができるという効果が得
られる。
ーズ回路の他に、多結晶シリコンにレーザを照射したり
、電流を流して発熱させたりして以上詳細に説明したよ
うに、本発明によれば、従来技術を使って容易に作るこ
とが可能であり、しかもチップ面積の増大に伴なう面漬
利用効率の低下をおさえることができるという効果が得
られる。
第１図（ａ）は本発明の第１の実施例の半導体集積回路
装置を示す平面図、第１図（ｂ）は第１図（ａ）のＡ−
Ａ’線に沿って切断しその断面を見た断面図、第２図は
本発明の第２の実施例の半導体集積回路装置を示す平面
図、第３図（ａ）は従来の半導体素子の緒特性測定回路
を示す平面図、第３図（ｂ）は層抵抗を調査するための
平面図である。 南回において、 １．１′・・・・・・アルミニウムで形成された特性測
定用端子、２．２３．３３・・・・・・半導体素子の緒
特性測定回路、３，３′・・・・・・コンタクト、４・
・・・・・多結晶シリコン、２０・・・・・・集積回路
、２１．２１’、２１’・・・・・・集積回路の入出力
端子、２１ａ、２１ｂ・・・・・・分割した集積回路の
入力端子、２２．３１．３１’。 ３１″・・・・・・ヒユーズ回路、２４・・・・・・酸
化シリコン絶縁膜、２５・・・・・・層抵抗測定用多結
晶シリコン、２６・・・・・・ＰＳＧによる層間絶縁膜
、２７・・・・・・アルミニウム配線、２８・・・・・
・カバー用ＰＳＧ絶縁膜、２９゜３０・・・・・・スル
ーホール、β・・・・・・入力端子の領域、ｍ・・・・
・・ヒユーズ回路の領域、ｎ・・・・・・半導体素子の
緒特性測定回路の領域、３０ ａ、 ３０ ｂ、 ３０
ｃ・・・・・・集積回路端子。 代理人 弁理士 内 原 晋
装置を示す平面図、第１図（ｂ）は第１図（ａ）のＡ−
Ａ’線に沿って切断しその断面を見た断面図、第２図は
本発明の第２の実施例の半導体集積回路装置を示す平面
図、第３図（ａ）は従来の半導体素子の緒特性測定回路
を示す平面図、第３図（ｂ）は層抵抗を調査するための
平面図である。 南回において、 １．１′・・・・・・アルミニウムで形成された特性測
定用端子、２．２３．３３・・・・・・半導体素子の緒
特性測定回路、３，３′・・・・・・コンタクト、４・
・・・・・多結晶シリコン、２０・・・・・・集積回路
、２１．２１’、２１’・・・・・・集積回路の入出力
端子、２１ａ、２１ｂ・・・・・・分割した集積回路の
入力端子、２２．３１．３１’。 ３１″・・・・・・ヒユーズ回路、２４・・・・・・酸
化シリコン絶縁膜、２５・・・・・・層抵抗測定用多結
晶シリコン、２６・・・・・・ＰＳＧによる層間絶縁膜
、２７・・・・・・アルミニウム配線、２８・・・・・
・カバー用ＰＳＧ絶縁膜、２９゜３０・・・・・・スル
ーホール、β・・・・・・入力端子の領域、ｍ・・・・
・・ヒユーズ回路の領域、ｎ・・・・・・半導体素子の
緒特性測定回路の領域、３０ ａ、 ３０ ｂ、 ３０
ｃ・・・・・・集積回路端子。 代理人 弁理士 内 原 晋
Claims (1)
- 半導体基板上に設けられた集積回路と一部複数に分割
された端子を含む前記集積回路の複数の端子と、前記集
積回路を構成する半導体素子の諸特性測定回路とヒュー
ズ回路とを備えた半導体集積回路装置において、前記諸
特性測定回路の測定端子の少なくとも一端が前記ヒュー
ズ回路を介して前記集積回路の端子の内、分割された端
子の一端に接続されていることを特徴とする半導体集積
回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21186588A JPH0260141A (ja) | 1988-08-25 | 1988-08-25 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21186588A JPH0260141A (ja) | 1988-08-25 | 1988-08-25 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0260141A true JPH0260141A (ja) | 1990-02-28 |
Family
ID=16612893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21186588A Pending JPH0260141A (ja) | 1988-08-25 | 1988-08-25 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0260141A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102494490A (zh) * | 2011-12-23 | 2012-06-13 | 合肥美的荣事达电冰箱有限公司 | 冷柜 |
-
1988
- 1988-08-25 JP JP21186588A patent/JPH0260141A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102494490A (zh) * | 2011-12-23 | 2012-06-13 | 合肥美的荣事达电冰箱有限公司 | 冷柜 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2902988B2 (ja) | 電子モジュールおよびその形成方法 | |
| US3959579A (en) | Apertured semi-conductor device mounted on a substrate | |
| US4467345A (en) | Semiconductor integrated circuit device | |
| JPS59121871A (ja) | 半導体装置 | |
| JPH0575015A (ja) | 半導体デバイス | |
| JPS621247A (ja) | 半導体装置の製造方法 | |
| JPH01225137A (ja) | 半導体集積回路装置 | |
| JPS62272556A (ja) | 三次元半導体集積回路装置及びその製造方法 | |
| JPH0260141A (ja) | 半導体集積回路装置 | |
| JPS62194640A (ja) | バンプ実装を用いる半導体集積回路 | |
| JPH05243482A (ja) | 半導体集積回路 | |
| JPH01185943A (ja) | 半導体集積回路装置 | |
| JPS61137337A (ja) | 半導体集積回路装置 | |
| JPS5886751A (ja) | 積層型半導体装置 | |
| JPH0661288A (ja) | 半導体集積回路の配線方法 | |
| JPH0377362A (ja) | 半導体装置及びその製造方法 | |
| JPH0786281A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3015927B2 (ja) | 半導体集積回路における配線接続方法 | |
| JPH0233949A (ja) | 半導体ヒューズ素子 | |
| JPH03136351A (ja) | 半導体集積回路 | |
| JPH06125012A (ja) | 半導体装置の配線構造 | |
| JPH09199565A (ja) | プロセス監視回路 | |
| JPH04162652A (ja) | 半導体装置 | |
| JPS58155749A (ja) | 集積回路素子 | |
| JPH01181545A (ja) | 半導体装置 |