JPH02130551A - 薄膜パターンとその製造方法ならびにそれを用いたマトリクス回路基板と画像表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はクロムを主成分とする薄膜からなる薄膜パター
ンとその製造方法ならびにそれを用いたマトリクス回路
基板と画像表示装置にかかわシ、％に、薄膜トランジス
タをスイッチ素子としたアクティブマトリクス回路基板
の製造歩留シ向上に好適な薄膜パターンとその製造方法
ならびにそれを用いたマトリクス回路基板と画像表示装
置に関する。

〔従来の技術〕

非晶質シリコン（Ａｍｏｒｐｈｏｕｓ　５ｉ１１ｃｏｎ
　、以下ａ−３ｉと略記）を半導体膜とした薄膜トラン
ジスタ（Ｔｈ１ｎ　Ｆｉｎｎ　Ｔｒａｎｓｉｓｔｏｒ　
）を用いたアクティブマトリクス回路基板は、低温プロ
セスであシ大面積化が可能なことから、液晶表示装置や
イメージセンサへの適用検討が活発に行われている０こ
こで、従来の薄膜トランジスタの一例について、図面を
参照しながら説明する。第８図に、最も多く用いられて
いる薄膜トランジスタの断面図を示す。図において、１
はガラス板等の絶縁性基板、２はゲート電極、３はゲー
ト絶縁膜、４は半導体膜、５はドレイン電極、６はソー
ス電極である。アクティブマトリクス回路基板では、ゲ
ート電極２が走査ＭＡ（ゲートバスライン）に、ドレイ
ン電極５が信号線（ドレインバスライン）に、ソース電
極６が表示画素電極に、それぞれ接続されている。この
例を第９図の平面図で示す。因において、８０は薄膜ト
ランジスタ部、８は走査線、９は信号線、８１は電荷保
持コンデンサを示す０この場合、ゲート電極２と走査線
８、ドレイン電極５とソース電極６と信号線９をそれぞ
れ同一プロセスで形成することが多い（ただし、実際に
は、配線の断線防止や低抵抗化のために、走査線８と信
号線９に対して補助バスラインを設けることが多い）。

上記の例では、ゲート電極２や走査線８、電荷保持コン
デンサ８１の下部電極は、下地基板との接着性が良好で
あること、プラズマＣＶＤ法等によってそれらの上にゲ
ート絶縁膜を形成するとき耐久性があること、ゲート絶
縁膜のエツチング雰囲気に対して耐食性があること、等
が要求され、そのため、ゲート電極２や走査線８には、
従来からクロムが多く用いられている。また、クロム膜
のエツチングには、硝酸第２セリウムアンモニウム溶液
やフェリシアン化カリウム溶液が用いられている。特に
、フォトレジストとしてポジレジストを用いる場合には
、硝酸第２セリウムアンモニウム溶液が用いられている
。

〔発明が解決しようとする課題〕

従来、大面積ガラス基板上に成膜したクロム膜をポジレ
ジストを用いてフォトエツチングして、例えば第９図に
示すアクティブマ）　ＩＪクス基板の走査線８やゲート
電極２、電荷保持コンデンサ８１の電極を形成する場合
、クロム膜のエツチング残シが発生して隣り合う走査線
同士が短絡した夛、レジストの脱離・接着不良による断
線が発生し、製造歩留シが低下しやすいという問題があ
った。

この傾向は、基板サイズが大きいほど、また解像度が高
くなるほど、大きい。

本発明の目的は、大面積基板上に成膜したクロム膜のエ
ツチング不良をなくシ、アクティブマトリクス回路基板
等の製造において、クロム膜配線パターンの製造歩留シ
を向上することにある。

〔課題を解決するための手段〕

上記目的は、クロム膜の表面にクロムのフッ化物層（た
だし、酸素は含まれる）を形成してからフォトエツチン
グ加工を行うことによシ、達成される。

〔作用〕 上記した従来技術での問題は、クロム膜がレジストやエ
ツチング液をはじくために、レジスト欠陥が発生した夛
、エツチングの均一性が悪かったシ、洗浄効果が弱く異
物が多く残存することによシ、生じている。

それに対し、上記の構成によシ、クロム膜の表面に形成
したクロムのフッ化物は、レジストやエツチング液、水
に対して濡れ性をよくするように働き、それによシ、（
イ）レジストとの接着性がよくなる、（ロ）エツチング
が均一に進むようになる、（ハ）洗浄効果が大きくなシ
、クロム膜表面の異物を著しく減少できる、等の効果が
得られるので、大面積基板となっても、クロム膜パター
ンの製造を歩留υよく行うことができる。

〔実施例〕

以下、図面を用いて本発明の実施例を詳細に説明する。

実施例１： 第１の実施例を第１図〜第４図により説明する。

本実施例は本発明を適用したクロム膜による薄膜パター
ンに関するもので、第１図（ａ）は該実施例の薄膜パタ
ーンの平面図、同図（１））はそのＡ　−Ａ’断面を示
す断面図である。図において、１はガラス板等の絶縁性
基板、１１はクロム膜パターン、１２はクロム膜、、１
５はクロムフッ化物（酸素を含んでいても差し支えない
）層を示す。なお、本例は、アクティブマトリクス回路
基板のゲートバスラインに適用した場合を示している。

本実施例の特徴は、クロム膜のパターンを形成するのに
、クロム膜１２とクロムフッ化物層１６の多層構造にし
ている点にある。

以下、第２図により、本実施例の製造工程を説明する０ １、　洗浄した絶縁性基板１にクロム膜１２を成膜する
（同図（Ａ））。

２、　　ＣＦ４やＳＦ６　　等のフッ素化合物気体を含
むガスプラズマに上記クロム膜１２をさらして、表面に
クロムフッ化物層１６を形成する。このとき、一般には
クロム膜１２の表面は酸化しているので、クロムフッ化
物層１６には酸素も含まれることになる（同図（Ｂ））
。

五　表面に７オトレジストを塗布した後、通常の露光・
現像工程によシレジストパターン１４を形成する。次い
で、硝酸第２セリウムアンモニウム溶液に浸漬してクロ
ム膜１２のエツチングを行い、クロム膜パターン１１を
形成する。次いで、基板を十分に洗浄し、乾燥させた後
、レジスト剥離液に浸漬して、レジストを剥離する。こ
れを十分に洗浄し乾燥させることによ）、本実施例の薄
膜パターンが完成する（同図（Ｃ））。

上記のような方法で形成したクロム膜パターンでは、ク
ロム膜のエツチング残シやクロム膜配線の断線を著しく
減少させることができた。例えば、基板サイズが１００
ｍｍ　Ｘ　１００ｍｍから３００ｍｍｘ３００ｍｌ　の
基板に最小線間隔が１０μｍのパターンを形成した場合
、クロム膜をそのままフォトエツチングしていたとき発
生したドカ不良が、本発明を適用することによりほとん
どなくなった◇上記のような効果は、クロム膜の表面に
クロムフッ化物層を形成して、レジスト、エツチング液
および水に対する濡れ性を良くしたことから生じている
。このことを、第３図および第１表により詳説する。第
３図は、成膜した状態のクロム膜とＳＦ６プラズマにさ
らしたクロム膜とに対するＸ線光電子分光法（Ｘ　−ｒ
ａｙ　Ｐｈｏｔｏθ１θｃｔｒｏｎ　５ｐｅｃｔｒｏθ
Ｃ０Ｐ７１略称ｘｐｓ）のデータを示したもので、同図
（ａ）が成膜した状態のクロム膜に対するデータ、同図
（ｂ）がＳＦ６プラズマにさらしたクロム膜に対するデ
ータである。この図から、ＳＦ６プラズマにさらしたも
のでは、クロムのフッ化物が生成していることがわかる
。第１表は、クロム膜の表面に種々な処理を施した場合
の、レジスト（ポジ）、エツチング液（硝酸第２セリウ
ムアンモニウム溶液）および水（純水）に対する濡れ性
を示したものであシ、表中、Ｘは液をはじきやすいこと
を示す。この表から明らかなように、クロム膜をフッ素
化合物気体を含むガスプラズマにさらした場合に、濡れ
性が良くなっている。

第１表 以上のことから、クロム膜表面をフッ素化合物気体を含
むガスプラズマにさらしてクロムフッ化物層を形成し、
レジスト、エツチング液および純水に対する濡れ性を良
くすることによシ、大面積基板でもクロム膜のフォトエ
ツチングを歩留シ良く行えるようになったことがわかる
。なお、このように濡れ性を良くするためには、クロム
の７ツ化物層をｌｎｍ以上の厚みで設ければよい◇また
、その厳重な膜厚コントロールは、フッ素化合物気体を
含むガスプラズマの放電条件の設定によって行えば良い
。

実施例２： 第２の実施例を第４図によシ説明する。本実施例は、本
発明によるクロム膜パターンを下層配線とし、その上に
絶縁膜を介して上層配線があシ、下層配線と上層配線の
接続を絶縁膜に設けた孔を通して行う場合に関するもの
で、第４図はその製造工程を基板の断面図で示したもの
である。

以下、本実施例の製造工程を順を追って説明すか） １、　ガラス板等の絶縁性基板１上に、スパッタリング
法等によシフロム膜１２を成膜する。次いで、ＳＦｄや
ＣＦ４等のフッ素化合物気体を含むガスプラズマに上記
クロム膜１２をさらし、クロム膜１２の表面にクロム７
ツ化物層１３を形成する（同図（Ａ））０ ２　通常のフォトエツチング法によシ、クロム膜１２を
加工し、クロム膜パターン１１を形成する（同図（Ｂ）
）。

五　プラズマＣＶＤ法によシ、シリコン窒化膜やシリコ
ン酸化膜等からなる眉間絶縁となる絶縁性薄膜４１を形
成する（同図（Ｃ））。

４、　通常のフォトリングラフィ工程とドライエツチン
グとによυ、絶縁性薄膜４１に接続のためのスルーホー
ルをあけ、クロム膜パターン１１の一部を露出させる（
同図（Ｄ））。

＆　上記板の表面を塩酸を含む溶液に浸漬して、クロム
膜パターン１１の露出している部分からクロム７ツ化物
層１５を除去する（同図（Ｅ））。

ｔｈｌｌｌ、　２　ｏ＊ｔｉｔ−２／＜　、　ｐ　ｖ　
ｙム４１記０表面に成膜し、通常のフォトエツチング工
程によシ、第２の導電体配線４２を形成する（ｍ（Ｆ）
）０本実施例の特徴は、クロム膜の加工をフッ化物層を
設けて行っていることと、第２の導電体配線４２との接
続部において、前記クロム膜表面のクロムフッ化物層１
３を除去している点にある。これは、クロム膜パターン
１１と第２の導電体配線４２の間の接触部抵抗を小さく
するためである。すなわち、たとえ第２の導電体材料を
クロム膜としても、クロム膜パターン１１の表面にフッ
化物層が存在すれば、クロム膜パターン１１のクロム膜
と第２の導電体配線４２のクロム膜との間の抵抗は、第
２の導電体配線４２のクロム膜とクロム膜パターン１１
のクロム７ツ化物層１３との接触抵抗にクロム７ツ化物
層１５自体の抵抗が加わシ、１００μΩｃｍ２以上とな
ることも多い。これは、接触面積が１０μｍＸ１０μｍ
である場合、接触部に１０００の抵抗が発生することを
意味する。これに対し、フッ化物層が表面に存在しない
場合には、クロム膜とクロム膜との接触抵抗だけとなり
、その値は１０μΩ・Ｃｍ２以下となる０接触部の抵抗
をこの値と同等にするためには、クロム膜パターン１１
の表面に形成されているクロムフッ化物層１３を厚み２
ｎｍ以下まで除去する必要がある。

また、クロム膜の表面に形成する７ツ化物層が厚すぎる
と、フッ化物層除去のとき除去効率が悪い０塩酸を含む
溶液を用いて上記フッ化物層を５分以内で除去するため
には、フッ化物層を４０ｎｍ以下、望ましくは１０ｎｍ
以下としておく方がよい。

以上のことから、クロム膜パターン１１の表面に形成す
るクロム７ツ化物層１３の厚みは、レジストやエツチン
グ液に対する濡れ性から１＝以上、除去のしやすさから
４０ｎｍ以下が適当である。

実施例５： 本発明を、非晶質シリコン薄膜トランジスタをスイッチ
ング素子としたアクティブマトリクス回路基板に適用し
た実施例を第５図と第６図によシ説明する。第５図（ハ
）〕は該実施例のアクティブマトリクス回路基板の要部
を示す平面図、同図（ｂ）は同面図である。図において
、１はガラス板等の絶縁性基板、２はクロム膜１２とそ
の上に形成されたクロムフッ化物層１３からなるゲート
電極、５はゲート絶縁膜、４は非晶質シリコン膜からな
る半導体膜、５はクロム膜１２とアルミニウム膜５１か
ら々るドレイン電極、６はクロム膜１２とアルミニウム
膜５１からなるソース電極、７は酸化スズと酸化インジ
ウムから々る表示画素電極、８はクロム膜１２とその上
に形成したクロム７ツ化物層１３からなる走査線、９は
クロム膜１２とアルミニウム膜５１からなる信号線を示
す。本実施例の特徴は、走査線８に本発明を適用して、
クロム膜１２の表面にクロムフッ化物層１５を形成して
いる点にある。

以下、第６図によυ本実節例の製造工程を説明する。

１、　洗浄したガラス板等の絶縁性基板１上に、スパッ
タリング法等によシフロム膜１２を形成する（同図（Ａ
））。

Ｚ　フッ素化合物気体を含むガスプラズマに上記Ｙロム
膜１２をさらし、クロム７ツ化物層１３を１〜４０ｎｍ
の厚みで形成する（同図（Ｂ））０＆　通常のフォトリ
ングラフィ工程でレジストパターンを形成し、硝酸第２
セリクムアンモニウム溶液でエツチングを行って、ゲー
ト電極２、走査線８等を形成する（同図（Ｃ）　）　、
）４、　プラズマＣＶＤ法により、ｐ−ＳＩＮ膜、ａ−
８１膜、ｎ”ａ−ｓｉ膜を順次真空を破らずに連続成膜
する（同図（Ｄ））。

＆　周知のフォトリングラフィ工程とドライエツチング
によシ非晶質シリコン膜からなる半導体膜４によるパタ
ーンを形成する（同図（Ｅ）　）　０＆　非晶質シリコ
ンの場合と同じ手続きで、ｐ−８ｊＮ膜をエツチングを
行い、走査線８の外部端子部や接続部（第５図には図示
せず）を露出させる（第６図（Ｆ））。

ｌ　塩酸を含む溶液に浸漬し、走査線８の上記露出部か
らクロムフッ化物層１６を除去する（同図（Ｇ））。

＆　スパッタリング法等によシ、クロム膜とアルミニウ
ム膜とを順次成膜する（同図（Ｈ））。

θ　周知のフォトエツチング工程により、クロム膜１２
やアルミニウム膜５１からなる信号線９、ドレイン電極
５およびソース電極６を形成する（同図（１））。

１α　周知のドライエツチング法により、ｎａ　−３ｉ
膜を薄膜トランジスタのチャネル部から除去する（同図
（Ｊ））。

１１、　　スパッタリング法等によ、９、Ｉ’ｌ’Ｏ膜
（Ｉｎａ卯Ｔｉｎ　　０Ｘｉｄａ膜）を１００　ｎｍの
厚みで形成する（同図（Ｋ））。

１２、　　周知のフォトエツチング工程により、上記工
Ｔｏ膜を加工し、表示画素電極７を形成する（同図（Ｌ
））。

以上で本実施例が完成する。ここで、本実施例の特徴も
、同図（Ｂ）と（Ｇ）にあシ、このようにして基板サイ
ズが１００ｍｍｘ１００ｍｍから３００ｍｍＸ３００ｍ
ｍのアクティブマトリクス回路基板を製造すると、クロ
ムによる走査線８の加工不良による欠陥は著しく低減で
きた０ 実施例４： 本実施例は、実施例３の第５図に示したアクティブマト
リクス回路基板を用いた液晶表示装置からなる画像表示
装置に関するもので、第７図（ａ）はその要部の平面図
、同図（ｂ）は断面図を示したものである。

図において、７０は第５図に示したアクティブマトリク
ス基板、２０は偏光板、２１はカラーフィルタ、２３は
透明導電膜からなる表示画素電極７の対向電極で同じく
透明導電膜から構成されているもの、２２、２６はそれ
ぞれ保護膜、２４は配向膜、２５はその空隙に充填され
た液晶を示す。

この画像表示装置の例は、上記のような構成でカラー表
示用のものを示している。また、この表示装置は、周知
のカラー液晶表示装置の製造工程と同様な製造工程で容
易に製造することができる〇なお、実際の表示装置にお
いては、第７図に示した構成のほかに、周知の画像表示
駆動手段として、谷穐電気回路制御系および背面からの
照明手段などが設けられるが、これらについては図示お
よび説明を省略した。

〔発明の効果〕

本発明によれば、クロムを主成分とする薄膜からなる薄
膜パターンにおいて、クロム膜のレジスト、エツチング
液および水に対する濡れ性を良くし、レジストとの接着
性やエツチングの均一性、および洗浄効果等を大幅に改
善できるので、大面積基板においても、クロム膜の微細
加工を歩留シ良く行うことができる。

【図面の簡単な説明】

第１図（’）＋　（１））は本発明による薄膜パターン
の一実施例を示すそれぞれ平面図と断面図、第２図は該
実施例の薄膜パターンの製造工程を示す流れ図、第６図
は本発明の詳細な説明する図、第４図は本発明の他の実
施例を製造工程で示した流れ図、第５図（〜は本発明に
よるアクティブマトリクス回路基板の一実施例を示す平
面図、同図（ｂ＞ｓ　（Ｃ）はそれぞれ同図（ａ）の断
面図、第６図は第５図の実施例の製造工程を示す流れ図
、第７図（ａ）、　（ｂ）は本発明による画像表示装置
の一実施例を示すそれぞれ平面図と断面図、第８図は薄
膜トランジスタの断面図、第９図は従来例のアクティブ
マトリクス回路基板の要部を示す平面図である。 １・・・絶縁性基板、２・・・ゲート電極、３・・・ゲ
ート絶縁膜、４・・・半導体膜、５・・・ドレイン電極
、６・・・ソース電極、７・・・表示画素電極、８・・
・走査線、９・・・信号線、１１・・・クロム膜パター
ン、１２・・・クロム膜、１５・・・クロム７ツ化物層
、　ｔ４・・・レジストハターン、２０・・・偏光板、
２１・・・カラーフィルタ、２２．２６・・・保護膜、
２３・・・対向電極、２４・・・配向膜、２５・・・液
晶、４１・・・絶縁性薄膜、４２・・・導電体配線、５
１・・・アルミニウム膜、７０・・・アクティブマトリ
クス基板、８０・・・薄膜トランジスタ部、８１・・・
電荷保持コンデンサ。 第　１回 ｊフ　：　７０ム８興八°クーン １２：　　７０ム月貢 ７３：　７ａム７ツｌｔ＃ｈ、層 １コ、１１シ！ＭＵＭ二ＪＪＬ ＩＶ７０ム順ハ９ター〉 ！？゛７０ム月貫 ｊ３ニア０ム７・ノ化物層 ノ４：　Ｌンストハ１ターン 第 ５１Ｉ￥１ 第 東縛゛エネル１゛ （ｅｖ） 東縛工津ルト［ｅＶ） ニ］ ニ■＝ モヨ ７テ雪 第 １：ｕ肥豫江纂オ反 ２：　ケ゛−ト°宸オ七 ５：　ドＬイ＞電ｈ ２：ソース電」ｈ

Claims (1)

1. 【特許請求の範囲】 １、クロムを主成分とする薄膜からなる薄膜パターンに
   おいて、当該クロムを主成分とする薄膜の表面に、１ｎ
   ｍ以上４０ｎｍ以下の厚みでクロムのフッ化物層を形成
   させたことを特徴とする薄膜パターン。 ２、請求項１記載の薄膜パターンにおいて、少なくとも
   当該薄膜パターンとは別の導体膜パターンとの接続部ま
   たは他の外部回路との接続部でのクロムのフッ化物層の
   厚みを２ｎｍ以下としたことを特徴とする薄膜パターン
   。 ３、請求項１または２に記載の薄膜パターンにおいて、
   クロムのフッ化物層が、クロムを主成分とする薄膜表面
   をフッ素化合物気体を含むガスプラズマにさらして形成
   したものであることを特徴とする薄膜パターン。 ４、請求項２記載の薄膜パターンを製造する方法であっ
   て、クロム膜を成膜する工程と、クロム膜の表面にクロ
   ムのフッ化物層を形成する工程と、クロム膜のフォトエ
   ッチングを行って薄膜パターンを形成する工程と、少な
   くとも、前記クロム膜からなる配線パターンと他の導電
   体膜からなる配線パターンとの接続部または他の外部回
   路との接続部でのクロムのフッ化物層を２ｎｍ以下の厚
   みになるまで除去する工程とを含むことを特徴とする薄
   膜パターンの製造方法。 ５、半導体薄膜の活性層、ゲート絶縁膜およびドレイン
   、ソース、ゲートの３電極を有してなる個々の薄膜トラ
   ンジスタのゲート間およびドレイン間をそれぞれ第１お
   よび第２のバスラインで接続してなるアクティブマトリ
   クス回路基板であって、少なくとも前記第１あるいは第
   ２のバスラインに、請求項１ないし３のいずれか１項に
   記載の薄膜パターンを適用したことを特徴とするマトリ
   クス回路基板。 ６、請求項５記載のマトリクス回路基板のソース電極に
   接続された表示画素電極に対向して対向電極が設けられ
   るとともに、前記両電極の間隙に液晶が充填・密閉され
   て表示セルを構成してなることを特徴とする画像表示装
   置。