JPS614233A - 透明導電膜のエツチング方法 - Google Patents

透明導電膜のエツチング方法

Info

Publication number
JPS614233A
JPS614233A JP12455184A JP12455184A JPS614233A JP S614233 A JPS614233 A JP S614233A JP 12455184 A JP12455184 A JP 12455184A JP 12455184 A JP12455184 A JP 12455184A JP S614233 A JPS614233 A JP S614233A
Authority
JP
Japan
Prior art keywords
conductive film
transparent conductive
metal thin
thin film
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP12455184A
Other languages
English (en)
Other versions
JPH0434815B2 (ja
Inventor
Toshio Yanagisawa
俊夫 柳澤
Keiji Sakai
酒井 啓次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP12455184A priority Critical patent/JPS614233A/ja
Publication of JPS614233A publication Critical patent/JPS614233A/ja
Publication of JPH0434815B2 publication Critical patent/JPH0434815B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は表示素子や撮像素子ζ二相いられる透明導電膜
のエツチング方法に関する。
〔発明の技術的背景とその問題点〕
液晶表示素子や撮像素子に用いられる透明導電膜は、酸
化インジウム或は酸化錫を少量添加した酸化インジウム
である場合が多い。この種の透明導電膜のエツチング方
法としては、塩酸或は硝酸添加の塩酸によるウェットエ
ツチングや、四塩化炭素ガス等を用いたガスプラズマに
よるドライエツチングの手法が知られている。
しかしながら、これらの手法によりエツチングされた透
明導電膜の端面は、傾斜が急になる。第2図は従来技術
でエツチングされた透明導電膜の断面形状を示す図であ
る。即ち同図(、)は塩酸によるウェットエツチングを
、用いた場合の断面形状、同図(b)はプラスマド2イ
エツチングを用いた場合の断面形状を表わしている。な
お同図5=おいて、(1)は基板、(2)は透明導電膜
である。
このように基板部上でパターニングされた透明導電膜上
υ上に、第8図に示すように薄膜(L邊を形成した場合
、段差部のカバレージθ騰は一般的によくなく、段差部
と平坦部の膜質が異なったポーラスな膜になることが多
い。また第4図に示すように、薄膜(1邊上に配線層I
を形成した場合、段差部で配線層側と透明導電膜上υと
の短絡時や配線層(14)の断線θeが発生することが
ある。これらの問題の発生は1バターニングされた透明
導電膜の端面の傾斜が急であることに起因し、従来これ
を防ぐ有効な手法がなかった。
〔発明の目的〕
本発明はこのような従来の欠点を解決するためになされ
たもので、表示素子等の電極形成に有効でパターニング
された透明導電膜の端面になだらかな傾斜をもたせるこ
との可能な透明導電膜のエツチング方法の提供を目的と
する。
〔発明の実施例〕
以下本発明の詳細を図面を参照して説明する。
第1図は本発明の一実施例を示す断面図である。
まず第1図(11)に示すように、基板(イ)上にイン
ジウム酸化物を主成分とする透明導電膜(21)例えば
5重量%の酸化錫を含む酸化インジウムを15ooi、
スパッタリングにより形成する。次に第1図(b)に示
すように、透明導電膜(2刀上にモリブデンを主成分と
する金属薄膜(2乃例えばモリブデンを5oon 、ス
パッタリングにより形成する。続いて第1図(c)に示
すように、金属薄膜(2擾上にポジ形フォトレジスト(
至)として東京応化QF’PR−800を塗布した後、
第1図(d)に示すように、フォトリソグラフィーによ
り所定のレジストパターンを形成する。そしてポストベ
ーク後、硝酸を含む塩酸例えば濃度61チの硝酸と濃度
36チの塩酸と純水とをそれぞれ1:9:10の割合で
混合してできたエツチング液中に、基板−を浸す。する
と最初に金属* #(2榎がエツチング液中の硝酸と反
応し、硝酸はモリブデンに対し等方性エッチャントであ
るので、金属薄膜り擾は第1図(e)に示すようにエツ
チングされる。それから透明導電膜(21)も、エツチ
ング液中の硝酸や塩酸と反応して等方的にエツチングさ
れるようになる。なおこのエツチング液によれば、金属
薄膜(2)のエツチング速度は、透明導電膜01)のエ
ツチング速度よりも大きくなる。従って金属薄膜c2擾
の横方向Q荀のエツチング速度は、透明導電膜(2j)
の横方向(財)と下方向(ハ)のエツチング速度に比べ
て大きい。これは透明導電膜(2旬のマスク開口部が、
時間とともに大きくなることを意味している。そして透
明導N膜(2ηの(ホ)の部分のエツチングされた深さ
は、同の部分のエツチングされた深さに比べ、エツチン
グ液に触れた時間の差の分だけ小さい。それで結局、透
明導電膜(21)は端面の傾斜が徐々になだらかになる
ようにエツチングされていく。こうしてエツチング液中
に基板−を5分間浸すことにより、第1図(f)に示す
ように不所望の透明導電MAQ1)及び霊鳥薄膜(2乃
はエツチングされる。最後に第1図(g)に示すように
、残ったレジスト(ハ)を剥離する。こうしてパターニ
ングされた透明導電膜(21)を観察した結果、透明導
電膜上)の端面の基本法線(至)に対する角度(イ)、
即ち斜度は70変で充分になだらかであった。
なお残っている戴k14薄膜04が不必要な場合には、
希硝酸に浸したりケミカルドライエツチングを行なった
りして容易に除去できる。
パターニングされた透明導電膜の端面の斜度は、透明導
電膜の膜厚と釜属薄膜の膜厚との比、即ち透明導電膜の
膜厚を監属薄膜の膜厚で割った値である膜厚比に依存す
る。例えば透明導電膜と金属−薄膜の膜厚をそれぞれ島
ooA 、 1oooAとして膜厚比が1.5であると
き、斜度は80度となる。また透明導電膜と誠属薄j1
見の膜厚をそれぞれ15ooA、 15oAとして膜厚
比10であるとき、斜度は(2)度となろうそして実用
的な膜厚比は0.1から10tでの間でちる。
更にエツチング液として使われる塩酸中の硝酸の成分比
も、パターニングされた透明導電膜の端面の形状に大き
な影響を与える。即ち硝酸の成分比が高いtlど斜度が
大きくなるが、最適な範囲は1%から20チまでである
なお透明導電膜は、酸化インジウムが主体である限り、
酸化錫の重量%はこの実施例とW、なってもよく、或は
酸化インジウムそのものでもよい。
また金属薄膜は、シリコンを含んだモリブデンシリサイ
ド等でもよい。そしてエツチングの際のレジストとして
は、有機フォトレジストのほか、クロム等の金属薄膜や
CVDSiO2等の無機絶縁薄膜でもよい、、マたパタ
ーニングは、フォトレジストを用いたリソグラフィーに
限らず、印刷(−よるパターニング或はクロムや5i0
2等のマスク被着でもよい。
〔発明の効果〕
以上説明したように本発明の透明導電膜のエツチング方
法は、透明導電膜上にモリブデンを主成分とする金属薄
膜を積層した後にバターニング及4   5”′グな行
なう01・パターニングされた透明導電膜の端面は傾斜
がゆるやかになり、表示素子等の電極形成に用いると有
効である。
【図面の簡単な説明】
第1図は本発明の一実施例を示す断面図、第2図は従来
の方法でエツチングした透明導電膜のエツチング形状を
示す断面図、第3図と第4図は従来の方法でエツチング
した透明導電膜上に他の薄膜を形成した場合に生じる問
題点を説明するための断面図である。 (21)・・・透明導電膜 (22・・・金属薄膜 代理人 弁理士 則 近 憲 佑 (ほか1名)第10
図 (DL)(f)) LC)  ・    <cb <9> 第2図 (α)       (f、> 第3図    第4図

Claims (3)

    【特許請求の範囲】
  1. (1)インジウム酸化物を主成分とする透明導電膜上に
    モリブデンを主成分とする金属薄膜を形成する工程と、
    前記金属薄膜上に所定のレジストパターンを形成する工
    程と、硝酸を含む塩酸で前記透明導電膜及び前記金属薄
    膜をエッチングする工程とを備えたことを特徴とする透
    明導電膜のエッチング方法。
  2. (2)前記透明導電膜の膜厚を前記金属薄膜の膜厚で割
    つた値が0.1から10までの間にあることを特徴とす
    る特許請求の範囲第1項記載の透明導電膜のエッチング
    方法。
  3. (3)前記塩酸中の硝酸の成分比が1%から20%まで
    の間にあることを特徴とする特許請求の範囲第1項記載
    の透明導電膜のエッチング方法。
JP12455184A 1984-06-19 1984-06-19 透明導電膜のエツチング方法 Granted JPS614233A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12455184A JPS614233A (ja) 1984-06-19 1984-06-19 透明導電膜のエツチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12455184A JPS614233A (ja) 1984-06-19 1984-06-19 透明導電膜のエツチング方法

Publications (2)

Publication Number Publication Date
JPS614233A true JPS614233A (ja) 1986-01-10
JPH0434815B2 JPH0434815B2 (ja) 1992-06-09

Family

ID=14888275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12455184A Granted JPS614233A (ja) 1984-06-19 1984-06-19 透明導電膜のエツチング方法

Country Status (1)

Country Link
JP (1) JPS614233A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0660381A1 (en) * 1993-12-21 1995-06-28 Koninklijke Philips Electronics N.V. Method of manufacturing a transparent conductor pattern and a liquid crystal display device
JPH0941158A (ja) * 1995-07-31 1997-02-10 Asahi Denka Kogyo Kk 酸化物エッチング製品の製造方法および装置
US6329300B1 (en) 1999-07-29 2001-12-11 Nec Corporation Method for manufacturing conductive pattern layer by two-step wet etching process
KR100513051B1 (ko) * 1998-12-30 2005-10-26 주식회사 하이닉스반도체 반도체 소자의 게이트 전극 형성 방법_

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0660381A1 (en) * 1993-12-21 1995-06-28 Koninklijke Philips Electronics N.V. Method of manufacturing a transparent conductor pattern and a liquid crystal display device
JPH0941158A (ja) * 1995-07-31 1997-02-10 Asahi Denka Kogyo Kk 酸化物エッチング製品の製造方法および装置
KR100513051B1 (ko) * 1998-12-30 2005-10-26 주식회사 하이닉스반도체 반도체 소자의 게이트 전극 형성 방법_
US6329300B1 (en) 1999-07-29 2001-12-11 Nec Corporation Method for manufacturing conductive pattern layer by two-step wet etching process

Also Published As

Publication number Publication date
JPH0434815B2 (ja) 1992-06-09

Similar Documents

Publication Publication Date Title
EP0249211B1 (en) Method of manufacturing a thin film transistor
JP2614403B2 (ja) テーパエッチング方法
US4684435A (en) Method of manufacturing thin film transistor
US5366588A (en) Method of manufacturing an electrically conductive pattern of tin-doped indium oxide (ITO) on a substrate
US4451554A (en) Method of forming thin-film pattern
JP2002237594A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法および薄膜トランジスタを含むディスプレイ・デバイス
JPS614233A (ja) 透明導電膜のエツチング方法
JP2713174B2 (ja) アクティブマトリクス基板の製造方法
JP3200639B2 (ja) 薄膜トランジスタパネルの製造方法
JPH06236893A (ja) Tft液晶表示装置の製造方法
KR100615437B1 (ko) 배리어층을 가지는 구리 배선의 식각 방법
JPH02139972A (ja) 半導体装置の製造方法
JP3270920B2 (ja) 液晶表示装置の製造方法
KR960012270B1 (ko) 투명 도전성기관 제조방법
JPH07176525A (ja) 低抵抗配線の形成方法
JPH02130551A (ja) 薄膜パターンとその製造方法ならびにそれを用いたマトリクス回路基板と画像表示装置
JPS6372007A (ja) 透明導電膜のエツチング方法
JPS6254427A (ja) 半導体装置の製造方法
JP2503001B2 (ja) 薄膜トランジスタの製造方法
JPH0548106A (ja) 薄膜トランジスタ及びその製造方法
JP3208646B2 (ja) 液晶表示装置およびその製法
JP2873759B2 (ja) 半導体装置のウエットエッチング前処理方法
JPS61145530A (ja) 薄膜トランジスタアレイの製造方法
JPH06163587A (ja) 薄膜トランジスタおよびその製造方法
JP2878516B2 (ja) フォトレジストの現像液、現像方法及び薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees