JP2713174B2 - アクティブマトリクス基板の製造方法 - Google Patents
アクティブマトリクス基板の製造方法Info
- Publication number
- JP2713174B2 JP2713174B2 JP17595894A JP17595894A JP2713174B2 JP 2713174 B2 JP2713174 B2 JP 2713174B2 JP 17595894 A JP17595894 A JP 17595894A JP 17595894 A JP17595894 A JP 17595894A JP 2713174 B2 JP2713174 B2 JP 2713174B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- resist pattern
- forming
- active matrix
- matrix substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、アクティブマトリクス
基板の製造方法に関し、特に液晶ディスプレイ等の表示
装置を構成するための薄膜トランジスタアレイからなる
アクティブマトリクス基板の製造方法に関する。
基板の製造方法に関し、特に液晶ディスプレイ等の表示
装置を構成するための薄膜トランジスタアレイからなる
アクティブマトリクス基板の製造方法に関する。
【０００２】
【従来の技術】従来の薄膜トランジスタアレイからなる
アクティブマトリクス基板は、図３（ａ）〜（ｃ）に示
すように、絶縁基板（１）上に導電膜（２）を形成しフ
ォトレジスト（３）を塗布した（図３（ａ））後に、フ
ォトレジスト（３）に潜像を形成し現像を行ない、レジ
ストパターンを形成し、このレジストパターンをマスク
として導電膜（２）をエッチング除去しパターン化し
（図３（ｂ））、続いてレジストパターンを除去して導
電膜（２）よりゲート電極を形成（図３（ｃ））してい
た。この方法で製造したゲート電極は、断面形状におい
て側壁の一部が垂直になったり、逆テーバー状になった
りするという欠点があり、このため上層の配線電極が断
線する確率が高いという不具合があった。
アクティブマトリクス基板は、図３（ａ）〜（ｃ）に示
すように、絶縁基板（１）上に導電膜（２）を形成しフ
ォトレジスト（３）を塗布した（図３（ａ））後に、フ
ォトレジスト（３）に潜像を形成し現像を行ない、レジ
ストパターンを形成し、このレジストパターンをマスク
として導電膜（２）をエッチング除去しパターン化し
（図３（ｂ））、続いてレジストパターンを除去して導
電膜（２）よりゲート電極を形成（図３（ｃ））してい
た。この方法で製造したゲート電極は、断面形状におい
て側壁の一部が垂直になったり、逆テーバー状になった
りするという欠点があり、このため上層の配線電極が断
線する確率が高いという不具合があった。
【０００３】この欠点を改善する方法の一つとして特開
昭５９−１６５４３７が知られている。この方法は第４
図（ａ）〜（ｅ）に示すように、シリコン基板に酸化膜
を形成した絶縁基板（１）に導電層（２）、窒化シリコ
ン膜（４）、レジスト膜（３）を形成し（図４
（ａ））、フォトレジスト法によりレジスト膜（３）に
レジストパターンを形成し、このレジストパターンをマ
スクとして窒化シリコン膜（４）をエッチング除去し
（図４（ｂ））、さらに導電層（２）をエッチング除去
する（図４（ｃ））。レジストパターン（３）を除去し
た後、窒化シリコン膜パターン（４）をマスクとして導
電層のパターン（２）を、導電層膜厚の途中まで異方的
にエッチングして断面形状において側壁を階段状にし
（図４（ｄ））、さらに窒化シリコン膜パターン（４）
を除去して導電膜（２）よりゲート電極を形成（図４
（ｅ））する方法である。
昭５９−１６５４３７が知られている。この方法は第４
図（ａ）〜（ｅ）に示すように、シリコン基板に酸化膜
を形成した絶縁基板（１）に導電層（２）、窒化シリコ
ン膜（４）、レジスト膜（３）を形成し（図４
（ａ））、フォトレジスト法によりレジスト膜（３）に
レジストパターンを形成し、このレジストパターンをマ
スクとして窒化シリコン膜（４）をエッチング除去し
（図４（ｂ））、さらに導電層（２）をエッチング除去
する（図４（ｃ））。レジストパターン（３）を除去し
た後、窒化シリコン膜パターン（４）をマスクとして導
電層のパターン（２）を、導電層膜厚の途中まで異方的
にエッチングして断面形状において側壁を階段状にし
（図４（ｄ））、さらに窒化シリコン膜パターン（４）
を除去して導電膜（２）よりゲート電極を形成（図４
（ｅ））する方法である。
【０００４】また、他の方法の一つとして特開平２−１
０３３０が知られている。この方法は、図５（ａ）〜
（ｅ）に示すように、絶縁基板（１）上に第１の導電層
（２ａ）、レジスト膜（３）を形成し（図４（ａ））、
フォトレジスト法によりレジストパターン（３）を形成
し、このレジストパターン（３）をマスクとして第１の
導電層（２ａ）をパターン化する（図５（ｂ））。レジ
ストパターン除去後、第２の導電層（２ｂ）、レジスト
膜（３）を形成し（図５（ｃ））、フォトレジスト法に
より第１の導電層パターン（２ａ）よりわずかに小さい
レジストパターン（３）を形成し、このレジストパター
ン（３）を用いて第２の導電層（２ｂ）をパターン化し
（図５（ｄ））、その後フォトレジストパターン（３）
を除去し、２層の導電膜の断面形状を階段状にしたゲー
ト電極（２ａ）、（２ｂ）を形成（図５（ｅ））する方
法である。
０３３０が知られている。この方法は、図５（ａ）〜
（ｅ）に示すように、絶縁基板（１）上に第１の導電層
（２ａ）、レジスト膜（３）を形成し（図４（ａ））、
フォトレジスト法によりレジストパターン（３）を形成
し、このレジストパターン（３）をマスクとして第１の
導電層（２ａ）をパターン化する（図５（ｂ））。レジ
ストパターン除去後、第２の導電層（２ｂ）、レジスト
膜（３）を形成し（図５（ｃ））、フォトレジスト法に
より第１の導電層パターン（２ａ）よりわずかに小さい
レジストパターン（３）を形成し、このレジストパター
ン（３）を用いて第２の導電層（２ｂ）をパターン化し
（図５（ｄ））、その後フォトレジストパターン（３）
を除去し、２層の導電膜の断面形状を階段状にしたゲー
ト電極（２ａ）、（２ｂ）を形成（図５（ｅ））する方
法である。
【０００５】
【発明が解決しようとする課題】上記の従来技術のアク
ティブマトリクス基板の製造方法では、製造したゲート
電極の側壁の一部が垂直になったり、逆テーバー状にな
ったりして上層の配線電極が断線するという問題点があ
った。また上記の従来技術の製造方法は、工程数が多
く、製造コストが高くなるという問題点があった。逆ス
タガ型薄膜トランジスタについて、図６（ａ）（ｂ）に
示すと、絶縁基板（１）上にゲート電極（２）とゲート
電極配線（５）を形成し、その上にゲート絶縁膜
（６）、半導体膜（７）、ソース電極（８）、ドレイン
電極（９）およびドレイン電極配線（１０）を形成して
いるものである。なお図６中の（１１）はオーミック
層、（１２）は表示電極である。そして、このような逆
スタガ型薄膜トランジスタアレイは、絶縁基板上にゲー
ト電極とゲート電極配線を同一工程で形成し、その上に
ゲート絶縁膜、半導体膜、ソース・ドレイン電極および
ドレイン電極配線を形成して成るという構造のものであ
るから、そのアクティブマトリクス基板の製造方法にお
いて、上層電極であるソース・ドレイン電極およびドレ
イン電極配線が断線し、歩留が低いという問題点があっ
た。
ティブマトリクス基板の製造方法では、製造したゲート
電極の側壁の一部が垂直になったり、逆テーバー状にな
ったりして上層の配線電極が断線するという問題点があ
った。また上記の従来技術の製造方法は、工程数が多
く、製造コストが高くなるという問題点があった。逆ス
タガ型薄膜トランジスタについて、図６（ａ）（ｂ）に
示すと、絶縁基板（１）上にゲート電極（２）とゲート
電極配線（５）を形成し、その上にゲート絶縁膜
（６）、半導体膜（７）、ソース電極（８）、ドレイン
電極（９）およびドレイン電極配線（１０）を形成して
いるものである。なお図６中の（１１）はオーミック
層、（１２）は表示電極である。そして、このような逆
スタガ型薄膜トランジスタアレイは、絶縁基板上にゲー
ト電極とゲート電極配線を同一工程で形成し、その上に
ゲート絶縁膜、半導体膜、ソース・ドレイン電極および
ドレイン電極配線を形成して成るという構造のものであ
るから、そのアクティブマトリクス基板の製造方法にお
いて、上層電極であるソース・ドレイン電極およびドレ
イン電極配線が断線し、歩留が低いという問題点があっ
た。
【０００６】
【課題を解決するための手段】本発明は、逆スタガ型薄
膜トランジスタアレイからなるアクティブマトリクス基
板の製造方法において、絶縁基板上に導電膜を形成する
工程と、前記導電膜上にフォトレジストを形成する工程
と、前記フォトレジストに潜像を形成し現像液を用い第
１の現像を行いレジストパターンを形成する工程と、前
記レジストパターンをマスクとし前記導電膜をエッチン
グ除去しパターン化する工程と、前記レジストパターン
を第１の現像に用いた現像液を用いさらに第２の現像を
行い、オーバーエッチングする工程と、前記オーバーエ
ッチングされたレジストパターンをマスクとし、パター
ニングされた前記導電膜をさらに導電膜膜厚の約半分エ
ッチングする工程と、前記レジストパターンを除去して
ゲート電極を形成する工程を含むことを特徴とするアク
ティブマトリクス基板の製造方法である。
膜トランジスタアレイからなるアクティブマトリクス基
板の製造方法において、絶縁基板上に導電膜を形成する
工程と、前記導電膜上にフォトレジストを形成する工程
と、前記フォトレジストに潜像を形成し現像液を用い第
１の現像を行いレジストパターンを形成する工程と、前
記レジストパターンをマスクとし前記導電膜をエッチン
グ除去しパターン化する工程と、前記レジストパターン
を第１の現像に用いた現像液を用いさらに第２の現像を
行い、オーバーエッチングする工程と、前記オーバーエ
ッチングされたレジストパターンをマスクとし、パター
ニングされた前記導電膜をさらに導電膜膜厚の約半分エ
ッチングする工程と、前記レジストパターンを除去して
ゲート電極を形成する工程を含むことを特徴とするアク
ティブマトリクス基板の製造方法である。
【０００７】また本発明は、逆スタガ型薄膜トランジス
タアレイからなるアクティブマトリクス基板の製造方法
において、絶縁基板上に第１の導電膜と第２の導電膜を
順次形成する工程と、前記第２の導電膜上にフォトレジ
ストを形成する工程と、前記フォトレジストに潜像を形
成し現像液を用い第１の現像を行いレジストパターンを
形成する工程と、前記レジストパターンをマスクとし前
記第２の導電膜及び第１の導電膜をエッチング除去しパ
ターン化する工程と、前記レジストパターンを第１の現
像に用いた現像液を用いさらに第２の現像を行い、オー
バーエッチングする工程と、前記オーバーエッチングさ
れたレジストパターンをマスクとし、前記第２の導電膜
をエッチングする工程と、前記レジストパターンを除去
してゲート電極を形成する工程を含むことを特徴とする
アクティブマトリクス基板の製造方法である。
タアレイからなるアクティブマトリクス基板の製造方法
において、絶縁基板上に第１の導電膜と第２の導電膜を
順次形成する工程と、前記第２の導電膜上にフォトレジ
ストを形成する工程と、前記フォトレジストに潜像を形
成し現像液を用い第１の現像を行いレジストパターンを
形成する工程と、前記レジストパターンをマスクとし前
記第２の導電膜及び第１の導電膜をエッチング除去しパ
ターン化する工程と、前記レジストパターンを第１の現
像に用いた現像液を用いさらに第２の現像を行い、オー
バーエッチングする工程と、前記オーバーエッチングさ
れたレジストパターンをマスクとし、前記第２の導電膜
をエッチングする工程と、前記レジストパターンを除去
してゲート電極を形成する工程を含むことを特徴とする
アクティブマトリクス基板の製造方法である。
【０００８】
【作用】上記のように、本発明の逆スタガ型薄膜トラン
ジスタアレイからなるアクティブマトリクス基板の製造
方法は、絶縁基板上に単層または２層の導電膜を形成す
る工程と、前記導電膜上にフォトレジストを形成する工
程と、前記フォトレジストに潜像を形成し第１の現像を
行ないレジストパターンを形成する工程と、前記レジス
トパターンをマスクとし前記単層または２層の導電膜を
エッチング除去しパターン化する工程と、前記レジスト
パターンをさらに第２の現像を行い、オーバーエッチン
グする工程と、前記オーバーエッチングされたレジスト
パターンをマスクとし、前記パターニングされた単層ま
たは２層の導電膜をさらに導電膜膜厚の半分程度エッチ
ングする工程と、前記レジストパターンを除去してゲー
ト電極を形成する工程を含んでいるもので、本発明にお
いては、ゲート電極の断面形状を階段状にできるもの
で、製造工程を大幅に増加させないで上層電極の断線が
生ずることがないアクティブマトリクス基板を製造でき
るものである。
ジスタアレイからなるアクティブマトリクス基板の製造
方法は、絶縁基板上に単層または２層の導電膜を形成す
る工程と、前記導電膜上にフォトレジストを形成する工
程と、前記フォトレジストに潜像を形成し第１の現像を
行ないレジストパターンを形成する工程と、前記レジス
トパターンをマスクとし前記単層または２層の導電膜を
エッチング除去しパターン化する工程と、前記レジスト
パターンをさらに第２の現像を行い、オーバーエッチン
グする工程と、前記オーバーエッチングされたレジスト
パターンをマスクとし、前記パターニングされた単層ま
たは２層の導電膜をさらに導電膜膜厚の半分程度エッチ
ングする工程と、前記レジストパターンを除去してゲー
ト電極を形成する工程を含んでいるもので、本発明にお
いては、ゲート電極の断面形状を階段状にできるもの
で、製造工程を大幅に増加させないで上層電極の断線が
生ずることがないアクティブマトリクス基板を製造でき
るものである。
【０００９】
【実施例】本発明の実施例について図面を参照して説明
する。 〔実施例１〕図１（ａ）〜（ｅ）本発明の第１の実施例
のアクティブマトリクス基板のゲート電極形成までの製
造方法を示す断面図である。絶縁基板（１）上に導電膜
（２）としてクロム膜をアルゴンスパッタ法により２０
００Å形成し、フォトレジスト（３）を塗布する（図１
（ａ））、次にフォトレジスト（３）を露光し潜像を形
成し、現像液で最初の現像を行ないレジストパターンを
形成し、さらに下層の導電膜（２）として用いたクロム
膜を硝酸セリウムアンモニウムを主成分とするエッチン
グ液でエッチング除去しパターン化する（図１
（ｂ））。その後再び現像液で現像を行ない、フォトレ
ジストパターン（３）をオーバー現像する（図１
（ｃ））。このオーバー現像したレジストパターン
（３）を用いて、導電膜（２）として用いたクロム膜を
塩素ガスを主成分とするエッチングガスを用いて１００
０Å程度ドライエッチングする（図１（ｄ））。その後
レジストパターンを除去し（図１（ｅ））、アクティブ
マトリクス基板のゲート電極を形成するものである。
する。 〔実施例１〕図１（ａ）〜（ｅ）本発明の第１の実施例
のアクティブマトリクス基板のゲート電極形成までの製
造方法を示す断面図である。絶縁基板（１）上に導電膜
（２）としてクロム膜をアルゴンスパッタ法により２０
００Å形成し、フォトレジスト（３）を塗布する（図１
（ａ））、次にフォトレジスト（３）を露光し潜像を形
成し、現像液で最初の現像を行ないレジストパターンを
形成し、さらに下層の導電膜（２）として用いたクロム
膜を硝酸セリウムアンモニウムを主成分とするエッチン
グ液でエッチング除去しパターン化する（図１
（ｂ））。その後再び現像液で現像を行ない、フォトレ
ジストパターン（３）をオーバー現像する（図１
（ｃ））。このオーバー現像したレジストパターン
（３）を用いて、導電膜（２）として用いたクロム膜を
塩素ガスを主成分とするエッチングガスを用いて１００
０Å程度ドライエッチングする（図１（ｄ））。その後
レジストパターンを除去し（図１（ｅ））、アクティブ
マトリクス基板のゲート電極を形成するものである。
【００１０】〔実施例２〕また、本発明の第２実施例の
アクティブマトリクス基板のゲート電極形成までの製造
方法を示す断面図を図２（ａ）〜（ｅ）に示す。絶縁基
板（１）上に第１の導電膜（２ａ）としてクロム膜を１
０００Åアルゴンスパッタ法で形成し、さらに第２の導
電膜（２ｂ）としてアルミ膜を１０００Å形成し、その
上にフォトレジスト（３）を塗布する（図２（ａ））。
次にフォトレジスト（３）を露光し潜像を形成し、現像
液で最初の現像を行いレジストパターンを形成し、さら
に下層の導電膜（２ａ）、（２ｂ）として用いたクロム
膜、アルミ膜を塩素ガスを主成分とするエッチングガス
を用いてドライエッチングする（図２（ｂ））。その後
再び現像液で現像を行い、フォトレジストパターン
（３）をオーバー現像する（図１（ｃ））。このオーバ
ー現像したレジストパターン（３）を用いて、第２の導
電膜（２ｂ）として用いたアルミ膜をリン酸を主成分と
するエッチング液でエッチング除去する（図１
（ｄ））。その後レジストパターンを除去し（図１
（ｅ））、アクティブマトリクス基板のゲート電極を形
成するものである。
アクティブマトリクス基板のゲート電極形成までの製造
方法を示す断面図を図２（ａ）〜（ｅ）に示す。絶縁基
板（１）上に第１の導電膜（２ａ）としてクロム膜を１
０００Åアルゴンスパッタ法で形成し、さらに第２の導
電膜（２ｂ）としてアルミ膜を１０００Å形成し、その
上にフォトレジスト（３）を塗布する（図２（ａ））。
次にフォトレジスト（３）を露光し潜像を形成し、現像
液で最初の現像を行いレジストパターンを形成し、さら
に下層の導電膜（２ａ）、（２ｂ）として用いたクロム
膜、アルミ膜を塩素ガスを主成分とするエッチングガス
を用いてドライエッチングする（図２（ｂ））。その後
再び現像液で現像を行い、フォトレジストパターン
（３）をオーバー現像する（図１（ｃ））。このオーバ
ー現像したレジストパターン（３）を用いて、第２の導
電膜（２ｂ）として用いたアルミ膜をリン酸を主成分と
するエッチング液でエッチング除去する（図１
（ｄ））。その後レジストパターンを除去し（図１
（ｅ））、アクティブマトリクス基板のゲート電極を形
成するものである。
【００１１】
【発明の効果】以上説明したように、本発明によれば、
レジストを現像液を用いて２度現像するだけでゲート電
極の断面形状を階段状にできるため、ゲート電極の側壁
の一部が垂直になったり、逆テーバー状になったりする
ことがなく、製造工程を大幅に増加させないで上層電極
の断線がおこり難いアクティブマトリクス基板を製造で
き、製造コストが高くなることがないという効果を有す
る。また、特に逆スタガ型薄膜トランジスタアレイのア
クティブマトリクス基板の製造方法において、上層電極
であるソース・ドレイン電極およびドレイン電極配線は
断線がおこり難いため、歩留が高いという効果を有す
る。
レジストを現像液を用いて２度現像するだけでゲート電
極の断面形状を階段状にできるため、ゲート電極の側壁
の一部が垂直になったり、逆テーバー状になったりする
ことがなく、製造工程を大幅に増加させないで上層電極
の断線がおこり難いアクティブマトリクス基板を製造で
き、製造コストが高くなることがないという効果を有す
る。また、特に逆スタガ型薄膜トランジスタアレイのア
クティブマトリクス基板の製造方法において、上層電極
であるソース・ドレイン電極およびドレイン電極配線は
断線がおこり難いため、歩留が高いという効果を有す
る。
【図１】 本発明の第１の実施例の製造方法を示す断面
図。
図。
【図２】 本発明の他の実施例の製造方法を示す断面
図。
図。
【図３】 従来のアクティブマトリクス基板のゲート電
極形成までの製造方法を示す断面図。
極形成までの製造方法を示す断面図。
【図４】 従来の他のアクティブマトリクス基板のゲー
ト電極形成までの製造方法を示す断面図。
ト電極形成までの製造方法を示す断面図。
【図５】 従来のもう一つのアクティブマトリクス基板
のゲート電極形成までの製造方法を示す断面図。
のゲート電極形成までの製造方法を示す断面図。
【図６】 逆スタガ型薄膜トランジスタの構造を示す
図。
図。
１ 絶縁基板 ２ 導電膜、ゲート電極 ３ フォトレジスト、フォトレジストパターン ４ 窒化シリコン膜、窒化シリコン膜パターン
Claims (2)
- 【請求項１】 逆スタガ型薄膜トランジスタアレイから
なるアクティブマトリクス基板の製造方法において、絶
縁基板上に導電膜を形成する工程と、前記導電膜上にフ
ォトレジストを形成する工程と、前記フォトレジストに
潜像を形成し現像液を用い第１の現像を行ないレジスト
パターンを形成する工程と、前記レジストパターンをマ
スクとし前記導電膜をエッチング除去しパターン化する
工程と、前記レジストパターンを第１の現像に用いた現
像液を用いさらに第２の現像を行い、オーバーエッチン
グする工程と、前記オーバーエッチングされたレジスト
パターンをマスクとし、パターニングされた前記導電膜
をさらに導電膜膜厚の約半分エッチングする工程と、前
記レジストパターンを除去してゲート電極を形成する工
程を含むことを特徴とするアクティブマトリクス基板の
製造方法。 - 【請求項２】 逆スタガ型薄膜トランジスタアレイから
なるアクティブマトリクス基板の製造方法において、絶
縁基板上に第１の導電膜とそれとは異なる材質の第２の
導電膜を順次形成する工程と、前記第２の導電膜上にフ
ォトレジストを形成する工程と、前記フォトレジストに
潜像を形成し現像液を用い第１の現像を行いレジストパ
ターンを形成する工程と、前記レジストパターンをマス
クとし前記第２の導電膜及び前記第１の導電膜をエッチ
ング除去しパターン化する工程と、前記レジストパター
ンを第１の現像に用いた現像液を用いさらに第２の現像
を行い、オーバーエッチングする工程と、前記オーバー
エッチングされたレジストパターンをマスクとし、前記
第２の導電膜をエッチングする工程と、前記レジストパ
ターンを除去してゲート電極を形成する工程を含むこと
を特徴とするアクティブマトリクス基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17595894A JP2713174B2 (ja) | 1994-07-05 | 1994-07-05 | アクティブマトリクス基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17595894A JP2713174B2 (ja) | 1994-07-05 | 1994-07-05 | アクティブマトリクス基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0823103A JPH0823103A (ja) | 1996-01-23 |
| JP2713174B2 true JP2713174B2 (ja) | 1998-02-16 |
Family
ID=16005238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17595894A Expired - Fee Related JP2713174B2 (ja) | 1994-07-05 | 1994-07-05 | アクティブマトリクス基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2713174B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100729776B1 (ko) * | 1999-08-12 | 2007-06-20 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| JP2005159293A (ja) | 2003-09-18 | 2005-06-16 | Nec Kagoshima Ltd | 基板処理装置及び処理方法 |
| JP2007273826A (ja) * | 2006-03-31 | 2007-10-18 | Tokyo Electron Ltd | リフロー方法、パターン形成方法および液晶表示装置用ｔｆｔ素子の製造方法 |
| JP5224228B2 (ja) * | 2006-09-15 | 2013-07-03 | Ｎｌｔテクノロジー株式会社 | 薬液を用いた基板処理方法 |
| JP2012042584A (ja) * | 2010-08-17 | 2012-03-01 | Seiko Epson Corp | 光フィルター、光フィルターモジュール、分光測定器および光機器 |
| KR20210034703A (ko) * | 2011-01-28 | 2021-03-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 및 반도체 장치 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63163848A (ja) * | 1986-12-26 | 1988-07-07 | Toshiba Corp | レジストパタ−ン形成方法 |
| JPH05190508A (ja) * | 1992-01-14 | 1993-07-30 | Matsushita Electric Ind Co Ltd | 薄膜のエッチング方法および積層薄膜のエッチング方法 |
-
1994
- 1994-07-05 JP JP17595894A patent/JP2713174B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0823103A (ja) | 1996-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6670104B2 (en) | Pattern forming method and method of manufacturing thin film transistor | |
| JPS62291067A (ja) | 薄膜トランジスタの製造方法 | |
| WO2011134389A1 (zh) | Ffs型tft-lcd阵列基板的制造方法 | |
| JPH11307780A (ja) | 薄膜トランジスタの製造方法 | |
| JP2002009056A (ja) | 微細パターン形成方法およびその方法により製造した装置 | |
| JP2713174B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JPH1092933A (ja) | 半導体装置の製造方法 | |
| JP3591061B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100648214B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| KR20020089625A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| JPS61224359A (ja) | 薄膜トランジスタアレイの製造法 | |
| JP2007059926A (ja) | パターン形成方法及び薄膜トランジスタの製造方法 | |
| JP2004363371A (ja) | 電子デバイスの製造方法 | |
| KR100663288B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| JP3528388B2 (ja) | トランジスタアレイの製造方法 | |
| JPH0434815B2 (ja) | ||
| KR100341129B1 (ko) | 박막 트랜지스터-액정 표시 장치의 제조방법 | |
| US7238556B2 (en) | Thin film transistor structure and method of manufacturing the same | |
| JP3258077B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH06224161A (ja) | 半導体装置の製造方法 | |
| JP2503001B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2008047932A (ja) | 薄膜トランジスタの製造方法 | |
| KR100277875B1 (ko) | 커패시터 제조방법 | |
| KR100370120B1 (ko) | 콘택 형성 방법 | |
| KR20040057641A (ko) | 반도체소자의 살리사이드 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081031 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091031 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091031 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101031 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |