JPH0434815B2 - - Google Patents

Info

Publication number
JPH0434815B2
JPH0434815B2 JP12455184A JP12455184A JPH0434815B2 JP H0434815 B2 JPH0434815 B2 JP H0434815B2 JP 12455184 A JP12455184 A JP 12455184A JP 12455184 A JP12455184 A JP 12455184A JP H0434815 B2 JPH0434815 B2 JP H0434815B2
Authority
JP
Japan
Prior art keywords
transparent conductive
conductive film
metal thin
thin film
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP12455184A
Other languages
English (en)
Other versions
JPS614233A (ja
Inventor
Toshio Yanagisawa
Keiji Sakai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP12455184A priority Critical patent/JPS614233A/ja
Publication of JPS614233A publication Critical patent/JPS614233A/ja
Publication of JPH0434815B2 publication Critical patent/JPH0434815B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は表示素子や撮像素子に用いられる透明
導電膜のエツチング方法に関する。
〔発明の技術的背景とその問題点〕
液晶表示素子や撮像素子に用いられる透明導電
膜は、酸化インジウム或は酸化錫を少量添加した
酸化インジウムである場合が多い。この種の透明
導電膜のエツチング方法としては、塩酸或は硝酸
添加の塩酸によるウエツトエツチングや、四塩化
炭素ガス等を用いたガスプラズマによるドライエ
ツチングの手法が知られている。
しかしながら、これらの手法によりエツチング
された透明導電膜の端面は、傾斜が急になる。第
2図は従来技術でエツチングされた透明導電膜の
断面形状を示す図である。即ち同図aは塩酸によ
るウエツトエツチングを用いた場合の断面形状、
同図bはプラズマドライエツチングを用いた場合
の断面形状を表わしている。なお同図において、
1は基板、2は透明導電膜である。
このように基板10上でパターニングされた透
明導電膜11上に、第3図に示すように薄膜12
を形成した場合、段差部のカバレージ13は一般
的によくなく、段差部と平坦部の膜質が異なつた
ポーラスな膜になることが多い。また第4図に示
すように、薄膜12上に配線層14を形成した場
合、段差部で配線層14と透明導電膜11との短
絡15や配線層14の断線16が発生することが
ある。これらの問題の発生は、パターニングされ
た透明導電膜の端面の傾斜が急であることに起因
し、従来これを防ぐ有効な手法がなかつた。
〔発明の目的〕
本発明はこのような従来の欠点を解決するため
になされたもので、表示素子等の電極形成に有効
でパターニングされた透明導電膜の端面になだら
かな傾斜をもたせることの可能な透明導電膜のエ
ツチング方法の提供を目的とする。
〔発明の概要〕
即ち本発明は、インジウム酸化物を主成分とす
る透明導電膜上にモリブデンを主成分とする金属
薄膜を形成する工程と、金属薄膜上に所定のレジ
スタパターンを形成する工程と、硝酸を含む塩酸
で透明導電膜及び金属薄膜をエツチングする工程
とを備えたことを特徴とする透明電膜のエツチン
グ方法である。
〔発明の実施例〕
以下本発明の詳細を図面を参照して説明する。
第1図は本発明の一実施例を示す断面図であ
る。まず第1図aに示すように、基板20上にイ
ンジウム酸化物を主成分とする透明導電膜21例
えば5重量%の酸化錫を含む酸化インジウムを
1500Å、スパツタリングにより形成する。次に第
1図bに示すように、透明導電膜21上にモリブ
デンを主成分とする金属薄膜22例えばモリブデ
ン500Å、スパツタリングにより形成する。続い
て第1図cに示すように、金属薄膜22上にポジ
形フオトレジスト23として東京応化OFPR−
800を塗布した後、第1図dに示すように、フオ
トリソグラフイーにより所定のレジストパターン
を形成する。そしてポストベーク後、硝酸を含む
塩酸例えば濃度61%の硝酸と濃度36%の塩酸と純
水とをそれぞれ1:9:10の割合で混合してでき
たエツチング液中に、基板20を浸す。すると最
初に金属薄膜22がエツチング液中の硝酸と反応
し、硝酸はモリブデンに対し等方性エツチヤント
であるので、金属薄膜22は第1図eに示すよう
にエツチングされる。それから透明導電膜21
も、エツチング液中の硝酸や塩酸と反応して等方
的にエツチングされるようになる。なおこのエツ
チング液によれば、金属薄膜22のエツチング速
度は、透明導電膜21のエツチング速度よりも大
きくなる。従つて金属薄膜22の横方向24のエ
ツチング速度は、透明導電膜21の横方向24と
下方向25のエツチング速度に比べて大きい。こ
れは透明導電膜21のマスク開口部が、時間とと
もに大きくなることを意味している。そして透明
導電膜21の26の部分のエツチングされた深さ
は、27の部分のエツチングされた深さに比べ、
エツチング液に触れた時間の差の分だけ小さい。
それで結局、透明導電膜21は端面の傾斜が徐々
になだらかになるようにエツチングされていく。
こうしてエツチング液中に基板20を5分間浸す
ことにより、第1図fに示すように不所望の透明
導電膜21及び金属薄膜22はエツチングされ
る。最後に第1図gに示すように、残つたレジス
ト23を剥離する。こうしてパターニングされた
透明導電膜21を観察した結果、透明導電膜21
の端面の基本法線28に対する角度29、即ち斜
線は70度で充分になだらかであつた。なお残つて
いる金属薄膜22が不必要な場合には、希硝酸に
浸したりケミカルドライエツチングを行なつたり
して容易に除去できる。
パターニングされた透明導電膜の端面の斜度
は、透明導電膜の膜厚と金属薄膜の膜厚との比、
即ち透明導電膜の膜厚を金属薄膜の膜厚で割つた
値である膜厚比に依存する。例えば透明導電膜と
金属薄膜の膜厚をそれぞれ1500Å,1000Åとして
膜厚比が1.5であるとき、斜度は80度となる。ま
た透明導電膜と金属薄膜の膜厚をそれぞれ1500
Å,150Åとして膜厚比10であるとき、斜度は30
度となる。そして実用的な膜厚比は0.1から10ま
での間である。
更にエツチング液として使われる塩酸中の硝酸
の成分比も、パターニングされた透明導電膜の端
面の形状に大きな影響を与える。即ち硝酸の成分
比が高いほど斜度が大きくなるが、最適な範囲は
1%から20%までである。
なお透明導電膜は、酸化インジウムが主体であ
る限り、酸化錫の重量%はこの実施例と異なつて
もよく、或は酸化インジウムそのものでもよい。
また金属薄膜は、シリコンを含んだモリブデンシ
リサイド等でもよい。そしてエツチングの際のレ
ジストとしては、有機フオトレジストのほか、ク
ロム等の金属薄膜やCVDSiO2等の無機絶縁薄膜
でもよい。またパターニングは、フオトレジスト
を用いたリソグラフイーに限らず、印刷によるパ
ターニング或はクロムやSiO2等のマスク被着で
もよい。
〔発明の効果〕
以上説明したように本発明の透明導電膜のエツ
チング方法は、透明導電膜上にモリブデンを主成
分とする金属薄膜を積層した後にパターニング及
びエツチングを行なうので、パターニングされた
透明導電膜の端面は傾斜がゆるやかになり、表示
素子等の電極形成に用いると有効である。
【図面の簡単な説明】
第1図は本発明の一実施例を示す断面図、第2
図は従来の方法でエツチングした透明導電膜のエ
ツチング形状を示す断面図、第3図と第4図は従
来の方法でエツチングした透明導電膜上に他の薄
膜を形成した場合に生じる問題点を説明するため
の断面図である。 21……透明導電膜、22……金属薄膜。

Claims (1)

  1. 【特許請求の範囲】 1 インジウム酸化物を主成分とする透明導電膜
    上にモリブデンを主成分とする金属薄膜を形成す
    る工程と、前記金属薄膜上に所定のレジストパタ
    ーンを形成する工程と、硝酸を含む塩酸で前記透
    明導電膜及び前記金属薄膜をエツチングする工程
    とを備えたことを特徴とする透明導電膜のエツチ
    ング方法。 2 前記透明導電膜の膜厚を前記金属薄膜の膜厚
    で割つた値が0.1から10までの間にあることを特
    徴とする特許請求の範囲第1項記載の透明等電膜
    のエツチング方法。 3 前記塩酸中の硝酸の成分比が1%から20%ま
    での間にあることを特徴とする特許請求の範囲第
    1項記載の透明導電膜のエツチグ方法。
JP12455184A 1984-06-19 1984-06-19 透明導電膜のエツチング方法 Granted JPS614233A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12455184A JPS614233A (ja) 1984-06-19 1984-06-19 透明導電膜のエツチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12455184A JPS614233A (ja) 1984-06-19 1984-06-19 透明導電膜のエツチング方法

Publications (2)

Publication Number Publication Date
JPS614233A JPS614233A (ja) 1986-01-10
JPH0434815B2 true JPH0434815B2 (ja) 1992-06-09

Family

ID=14888275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12455184A Granted JPS614233A (ja) 1984-06-19 1984-06-19 透明導電膜のエツチング方法

Country Status (1)

Country Link
JP (1) JPS614233A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0660381A1 (en) * 1993-12-21 1995-06-28 Koninklijke Philips Electronics N.V. Method of manufacturing a transparent conductor pattern and a liquid crystal display device
JP3456804B2 (ja) * 1995-07-31 2003-10-14 旭電化工業株式会社 酸化物エッチング製品の製造方法および装置
KR100513051B1 (ko) * 1998-12-30 2005-10-26 주식회사 하이닉스반도체 반도체 소자의 게이트 전극 형성 방법_
JP2001044166A (ja) 1999-07-29 2001-02-16 Nec Akita Ltd 導電膜パターンの形成方法

Also Published As

Publication number Publication date
JPS614233A (ja) 1986-01-10

Similar Documents

Publication Publication Date Title
EP0249211B1 (en) Method of manufacturing a thin film transistor
US4514253A (en) Manufacture of thin film transistor
US4202914A (en) Method of depositing thin films of small dimensions utilizing silicon nitride lift-off mask
KR20100009499A (ko) 포토레지스트의 가장자리부의 버의 형성방법과 어레이 기판의 제조방법
US4451554A (en) Method of forming thin-film pattern
US5366588A (en) Method of manufacturing an electrically conductive pattern of tin-doped indium oxide (ITO) on a substrate
JP2606900B2 (ja) パターン形成方法
KR930001956B1 (ko) 미세패턴의 형성방법
JPH06310492A (ja) チタン系薄膜のエッチング液及び半導体装置の製造方法
US5017459A (en) Lift-off process
JPH0434815B2 (ja)
JP2713174B2 (ja) アクティブマトリクス基板の製造方法
JPH0774087A (ja) Mlrパターン形成方法
JP3351028B2 (ja) アルミ系金属膜のパターニング方法
KR960012270B1 (ko) 투명 도전성기관 제조방법
JPH07176525A (ja) 低抵抗配線の形成方法
JPH07321091A (ja) エッチング方法及び配線形成方法
KR0174945B1 (ko) 메탈층 패턴 형성 방법
JPH02130551A (ja) 薄膜パターンとその製造方法ならびにそれを用いたマトリクス回路基板と画像表示装置
JP2878516B2 (ja) フォトレジストの現像液、現像方法及び薄膜トランジスタの製造方法
JP2921503B2 (ja) 電気的コンタクトの製造方法
JP2521329B2 (ja) 半導体装置の製造方法
JP2872298B2 (ja) 半導体装置の製造方法
JP2774791B2 (ja) 電子デバイス
JPS6372007A (ja) 透明導電膜のエツチング方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees