JPH04239123A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04239123A JPH04239123A JP191591A JP191591A JPH04239123A JP H04239123 A JPH04239123 A JP H04239123A JP 191591 A JP191591 A JP 191591A JP 191591 A JP191591 A JP 191591A JP H04239123 A JPH04239123 A JP H04239123A
- Authority
- JP
- Japan
- Prior art keywords
- active region
- semiconductor
- impurity atoms
- semiconductor crystal
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000000034 method Methods 0.000 title claims abstract description 16
- 230000015572 biosynthetic process Effects 0.000 title abstract description 4
- 239000012535 impurity Substances 0.000 claims abstract description 26
- 239000013078 crystal Substances 0.000 claims abstract description 20
- 239000000523 sample Substances 0.000 claims abstract description 7
- 230000008020 evaporation Effects 0.000 claims description 2
- 238000001704 evaporation Methods 0.000 claims description 2
- 230000005684 electric field Effects 0.000 claims 1
- 239000011810 insulating material Substances 0.000 claims 1
- 238000007796 conventional method Methods 0.000 abstract description 3
- 239000000969 carrier Substances 0.000 abstract description 2
- 230000010354 integration Effects 0.000 abstract 1
- 230000005669 field effect Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体結晶中に所定の型
で所定の濃度の能動領域を正確に形成する方法に係り、
特に能動領域の大きさが０．１ミクロン以下の微小領域
である高性能高集積トランジスタを形成する場合に有効
な半導体装置形成方法に関する。
で所定の濃度の能動領域を正確に形成する方法に係り、
特に能動領域の大きさが０．１ミクロン以下の微小領域
である高性能高集積トランジスタを形成する場合に有効
な半導体装置形成方法に関する。
【０００２】
【従来の技術】従来半導体結晶中に特定の導電型を持っ
た層を形成する方法としては、不純物原子の熱拡散法や
イオン注入法又はエピタキシャル法が知られており半導
体装置製造方法として広く用いられている。
た層を形成する方法としては、不純物原子の熱拡散法や
イオン注入法又はエピタキシャル法が知られており半導
体装置製造方法として広く用いられている。
【０００３】この様な半導体能動層形成方法は例えばフ
ィジクス アンド テクノロジ−オブ セミコン
ダクタ− デバイセズ（１９６７年ジョン ワイリ
− アンドサンズ）（Ｐｈｙｓｉｃｓ ａｎｄ
Ｔｅｃｈｎｏｌｏｇｙ ｏｆ Ｓｅｍｉ−ｃｏｎｄ
ｕｃｔｏｒ Ｄｅｖｉｃｅｓ，１９６７，Ｊｈｏｎ
Ｗｉｌｅｙ＆Ｓｏｎｓ ｂｙ Ａ．Ｓ．Ｇｒｏｏ
ｖｅ）などに詳細に論じられている。
ィジクス アンド テクノロジ−オブ セミコン
ダクタ− デバイセズ（１９６７年ジョン ワイリ
− アンドサンズ）（Ｐｈｙｓｉｃｓ ａｎｄ
Ｔｅｃｈｎｏｌｏｇｙ ｏｆ Ｓｅｍｉ−ｃｏｎｄ
ｕｃｔｏｒ Ｄｅｖｉｃｅｓ，１９６７，Ｊｈｏｎ
Ｗｉｌｅｙ＆Ｓｏｎｓ ｂｙ Ａ．Ｓ．Ｇｒｏｏ
ｖｅ）などに詳細に論じられている。
【０００４】
【発明が解決しようとする課題】近年半導体素子作製技
術が飛躍的に向上し素子の物理的な大きさが０．１ミク
ロン程度近ずくにつれ半導体結晶中へ不純物原子を導入
する際の精度が空間的にも濃度においても高い精度が要
求されている。従来の能動領域形成方法においては不純
物原子を空間的にも濃度においても十分な精度で導入出
来なかったり、導入した不純物原子の電気的活性化率を
１００％に出来ないなどの問題が生じていた。
術が飛躍的に向上し素子の物理的な大きさが０．１ミク
ロン程度近ずくにつれ半導体結晶中へ不純物原子を導入
する際の精度が空間的にも濃度においても高い精度が要
求されている。従来の能動領域形成方法においては不純
物原子を空間的にも濃度においても十分な精度で導入出
来なかったり、導入した不純物原子の電気的活性化率を
１００％に出来ないなどの問題が生じていた。
【０００５】
【課題を解決するための手段】発明者はＳＴＭ探針を用
いてＳＴＭ探針と半導体結晶間の印加電圧を調節するこ
とにより、半導体結晶表面上の特定の１原子を剥ぎ取り
更に所望の原子を剥ぎ取った原子の空席に埋め込むこと
が可能であることを見出した。この方法を半導体装置能
動領域形成工程に用いることにより、結晶中に導入する
不純物原子の数と位置を正確に制御できることを確認し
た。上記方法によれば導入すべき不純物原子の位置と数
を１００％正確に制御できるため従来の方法で問題とな
っていた不純物濃度や不純物原子導入の空間的不確定性
を完全に克服することが可能となった。
いてＳＴＭ探針と半導体結晶間の印加電圧を調節するこ
とにより、半導体結晶表面上の特定の１原子を剥ぎ取り
更に所望の原子を剥ぎ取った原子の空席に埋め込むこと
が可能であることを見出した。この方法を半導体装置能
動領域形成工程に用いることにより、結晶中に導入する
不純物原子の数と位置を正確に制御できることを確認し
た。上記方法によれば導入すべき不純物原子の位置と数
を１００％正確に制御できるため従来の方法で問題とな
っていた不純物濃度や不純物原子導入の空間的不確定性
を完全に克服することが可能となった。
【０００６】
【作用】不純物原子を導入する位置を１原子レベルで正
確に決定できるため、不純物の濃度及び電気的な活性化
率は１００％設計値通りに実現することが可能である。
確に決定できるため、不純物の濃度及び電気的な活性化
率は１００％設計値通りに実現することが可能である。
【０００７】
【実施例】以下本発明の１実施例を図面を用いて説明す
る。
る。
【０００８】第１図は本発明の方法を用いてｎ型電界効
果トランジスタを作製する場合の工程を示したものであ
る。
果トランジスタを作製する場合の工程を示したものであ
る。
【０００９】先ず、半導体結晶表面に長さＬが１で幅Ｗ
が２の能動領域となるべき領域３の両端に高濃度ｎ型領
域４を予めイオン注入及びアニ−ル工程で作製しておき
、化学処理と超高真空中の熱処理により領域３の清浄表
面を作製する。その後ＳＴＭ針５を用いて領域３の原子
像観察を行ない不純物原子を埋め込む位置の確認を行な
う。その後所定の濃度の不純物原子６をＳＴＭ針５を用
いた電界蒸発及び被着作業により導入すべき位置に埋め
込む。
が２の能動領域となるべき領域３の両端に高濃度ｎ型領
域４を予めイオン注入及びアニ−ル工程で作製しておき
、化学処理と超高真空中の熱処理により領域３の清浄表
面を作製する。その後ＳＴＭ針５を用いて領域３の原子
像観察を行ない不純物原子を埋め込む位置の確認を行な
う。その後所定の濃度の不純物原子６をＳＴＭ針５を用
いた電界蒸発及び被着作業により導入すべき位置に埋め
込む。
【００１０】半導体基板結晶に対する上記工程を第２図
に示した超高真空チャンバ７にて行ない当該基板結晶を
搬送路８を経由して結晶成長炉９に移動させる。結晶成
長炉９に於いて基板結晶と同一の結晶を数原子層成長し
プロセス完了とする。
に示した超高真空チャンバ７にて行ない当該基板結晶を
搬送路８を経由して結晶成長炉９に移動させる。結晶成
長炉９に於いて基板結晶と同一の結晶を数原子層成長し
プロセス完了とする。
【００１１】尚、不純物原子を導入する原子位置は不純
物原子が所望の導電型を実現する位置を選ぶ必要がある
。このことは化合物半導体結晶中に不純物原子を導入す
るときに特に重要であり、例えばＧａＡｓにＳｉを導入
しｎ型半導体とする場合ＳｉはＧａ原子と入れ替わるよ
うに導入する必要がある。
物原子が所望の導電型を実現する位置を選ぶ必要がある
。このことは化合物半導体結晶中に不純物原子を導入す
るときに特に重要であり、例えばＧａＡｓにＳｉを導入
しｎ型半導体とする場合ＳｉはＧａ原子と入れ替わるよ
うに導入する必要がある。
【００１２】尚、図３に示すように集積化された半導体
素子１０を作製する場合にはそのマスクパタンに対応し
たＳＴＭ針１１を用いることにより素子作製時間を大幅
に短縮することが可能となる。
素子１０を作製する場合にはそのマスクパタンに対応し
たＳＴＭ針１１を用いることにより素子作製時間を大幅
に短縮することが可能となる。
【００１３】
【発明の効果】本発明を用いることにより不純物原子の
濃度及び空間的位置を極めて正確に制御しながら導入す
ることが可能となり半導体素子の動作電圧を１００％正
確に制御することが可能となった。又、不純物原子位置
を能動層領域内で秩序正しく並べることが可能になった
ため、キャリアの不純物原子散乱が大幅に低減されキャ
リア移動度がおよそ１桁大きくなる効果が確認された。
濃度及び空間的位置を極めて正確に制御しながら導入す
ることが可能となり半導体素子の動作電圧を１００％正
確に制御することが可能となった。又、不純物原子位置
を能動層領域内で秩序正しく並べることが可能になった
ため、キャリアの不純物原子散乱が大幅に低減されキャ
リア移動度がおよそ１桁大きくなる効果が確認された。
【図１】本発明に基ずき電界効果トランジスタの能動領
域を作製する方法を示す模式図である。
域を作製する方法を示す模式図である。
【図２】本発明に基ずき不純物原子を能動領域内に導入
するための加工装置構成を示す模式図である。
するための加工装置構成を示す模式図である。
【図３】本発明を高い高率で実現するための装置構成を
示す模式図である。
示す模式図である。
１…電界効果トランジスタのゲ−ト長，２…電界効果ト
ランジスタのゲ−ト幅，３…電界効果トランジスタの能
動領域，４…電界効果トランジスタのオ−ミック接合形
成領域，５…ＳＴＭ探針，６…不純物原子，７…ＳＴＭ
探針を用いた不純物原子導入処理室，８…能動領域上の
半導体素子形成領域を作製する処理室，１０…集積化さ
れた半導体素子，１１…集積化された素子に合わせ用意
されたＳＴＭ探針．
ランジスタのゲ−ト幅，３…電界効果トランジスタの能
動領域，４…電界効果トランジスタのオ−ミック接合形
成領域，５…ＳＴＭ探針，６…不純物原子，７…ＳＴＭ
探針を用いた不純物原子導入処理室，８…能動領域上の
半導体素子形成領域を作製する処理室，１０…集積化さ
れた半導体素子，１１…集積化された素子に合わせ用意
されたＳＴＭ探針．
Claims (1)
- 【請求項１】半導体結晶中に予め定めた導電型の能動領
域を形成する工程において、ＳＴＭ探針と能動領域とな
る清浄表面に位置する所定の原子間に高電界を印加し当
該原子を電界蒸発せしめた後、これにより発生した原子
の空席において予め定めた能動領域の導電型を実現する
不純物原子をＳＴＭ探針により埋め込み最後に上記清浄
表面全体に上記半導体結晶と同一又は異なる半導体結晶
層又は絶縁物層を形成することを特色とした半導体能動
領域形成方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03001915A JP3127472B2 (ja) | 1991-01-11 | 1991-01-11 | 半導体装置の製造方法 |
| US07/934,672 US5416331A (en) | 1991-01-11 | 1992-01-10 | Surface atom fabrication method and apparatus |
| EP92902728A EP0522168A1 (en) | 1991-01-11 | 1992-01-10 | Surface atom machining method and apparatus |
| PCT/JP1992/000015 WO1992012528A1 (en) | 1991-01-11 | 1992-01-10 | Surface atom machining method and apparatus |
| US08/441,700 US5689494A (en) | 1991-01-11 | 1995-05-15 | Surface atom fabrication method and apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03001915A JP3127472B2 (ja) | 1991-01-11 | 1991-01-11 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04239123A true JPH04239123A (ja) | 1992-08-27 |
| JP3127472B2 JP3127472B2 (ja) | 2001-01-22 |
Family
ID=11514883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03001915A Expired - Fee Related JP3127472B2 (ja) | 1991-01-11 | 1991-01-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3127472B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009512847A (ja) * | 2005-10-21 | 2009-03-26 | サントル ナショナル デ ラ ルシェルシュ シィアンティフィク （セ．エヌ．エール．エス．） | 読み取り／書き込みチップ、ヘッドおよび装置、およびその使用法、およびその製造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102208824B1 (ko) | 2015-09-11 | 2021-01-28 | 콤비 가부시키가이샤 | 유모차 |
| KR101935485B1 (ko) * | 2017-11-28 | 2019-01-07 | 최시용 | 전동 보조 방식의 유모차 |
-
1991
- 1991-01-11 JP JP03001915A patent/JP3127472B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009512847A (ja) * | 2005-10-21 | 2009-03-26 | サントル ナショナル デ ラ ルシェルシュ シィアンティフィク （セ．エヌ．エール．エス．） | 読み取り／書き込みチップ、ヘッドおよび装置、およびその使用法、およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3127472B2 (ja) | 2001-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7459731B2 (en) | Device containing isolation regions with threading dislocations | |
| TWI382456B (zh) | 鬆弛矽化鍺層的磊晶成長 | |
| JPS63172431A (ja) | ３−５族の材料基板上への電気絶縁層の堆積方法およびこれを利用したｍｉｓ構造の製造方法 | |
| JP4313299B2 (ja) | 薄膜トランジスタ製造方法 | |
| JPH04239123A (ja) | 半導体装置の製造方法 | |
| KR101329352B1 (ko) | 반도체 장치의 제조방법 | |
| JPH0684809A (ja) | エピタキシャル層の形成法 | |
| JPS6134921A (ja) | 半導体装置の製造方法 | |
| JPH0338824A (ja) | 半導体細線の製造方法 | |
| JP2810175B2 (ja) | 気相成長方法 | |
| JP2674560B2 (ja) | Ｆｅｔの製造方法 | |
| JPS63278217A (ja) | 半導体基板の製造方法 | |
| JPH0422329B2 (ja) | ||
| JPH04134830A (ja) | 半導体装置用ウェーハ | |
| JPH01149466A (ja) | 半導体装置 | |
| JPH01294336A (ja) | 電子放出素子の製造方法 | |
| JPH01102924A (ja) | 半導体基板の熱処理方法 | |
| KR20160040475A (ko) | 기판 성장 그래핀의 제조방법 및 기판 성장 그래핀 | |
| Chi | PN junction fabrication technology | |
| JP2003188167A (ja) | 半導体酸化膜の製造方法 | |
| KR20160044611A (ko) | 기판 성장 그래핀의 제조방법 및 기판 성장 그래핀 | |
| KR20160044609A (ko) | 기판 성장 그래핀의 제조방법 및 기판 성장 그래핀 | |
| JPH0483331A (ja) | シリコン結晶表面処理方法 | |
| JPH01149349A (ja) | 電子放出素子 | |
| KR20160032847A (ko) | 기판 성장 그래핀의 제조방법 및 기판 성장 그래핀 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |