JPH01149466A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は非晶質基板上に形成される半導体装置にに関す
る。

［従来技術］ 従来、半導体電子素子や光素子等に用いられる単結晶薄
膜は、単結晶基板上にエピタキシャル成長させる事で形
成されていた０例えば。

Ｓｉ単結晶基板（シリコンウェハ）上には、Ｓｉ、Ｇｅ
、ＧａＡｓ等を液相、気相又は固相からエピタキシャル
成長することが知られており、またＧａＡｓ単結晶基板
上にはＧ　ａ　Ａ　ｓ　ｔＧａＡ見Ａｓ等の単結晶がエ
ピタキシャル成長することが知られている。このように
して形成された半導体薄膜を用いて、半導体素子および
集積回路、半導体レーザやＬＥＤ等の発光素子等が作製
される。

また、最近、二次元電子ガスを用いた超高速トランジス
タや、量子井戸を利用した超格子素子等の研究開発が盛
んであるが、これらを可能にしたのは、例えば超高真空
を用いたＭＢＥ　（分子線エピタキシー）やＭＯＣＶＤ
　（有機金属化学気相法）等の高精度エピタキシャル技
術である。

このような単結晶基板上のエピタキシャル成長では、基
板のｊｌＬＭ晶材料とエピタキシャル成長層との間に、
格子定数と熱膨張係数とを整合をとる必要がある０例え
ば、絶縁物単結晶基板であるサファイア上にＳｔ単結晶
薄膜をエピタキシャル成長させることは可能であるが、
格子定数のずれによる界面での結晶格子欠陥およびサフ
ァイアの成分であるアルミニウムのエピタキシャル層へ
の拡散等が電子素子や回路への応用上の問題となってい
る。

この様に、エピタキシャル成長による従来の単結晶薄膜
形成方法は、その基板材料に大きく依存する事が分る。

Ｍａｔｈｅｗｓ等は、基板材料とエピタキシャル成長層
との組合せを調べている（ＥＰＩＴＡＸＩＡＬ　ＧＲＯ
ＷＴＨ，Ａｃａｄｅａ＋ｉｃ　Ｐｒｅｓｓ、　ＮｅｗＹ
ｏｒｋ、　１９７５　ｅｄ、　ｂｙ　Ｊ、　Ｗ、　Ｍａ
ｔｈｅｗｓ）。

また、基板の大きさは、現在Ｓｉウェ八へ６インチ程度
であり、ＧａＡｓ、サファイア基板の大型化はさらに遅
れている。加えて、単結晶基板は製造コストが高いため
に、チップ当りのコストが高くなる。

このように、従来の方法によって、良質な素子が作製可
能な単結晶層を形成するには、基板材料の種類が極めて
狭い範囲に限定されるという問題点を有していた。

一方、半導体素子を基板の法線方向に積層形成し、高集
積化および多機能化を達成する三次元集積回路の研究開
発が近年盛んに行われており、また安価なガラス上に素
子をアレー上に配列する太陽電池や液晶画素のスイッチ
ングトランジスタ等の大面積半導体装置の研究開発も年
々型んになりつつある。

これら両者に共通することは、半導体薄膜を非晶質絶縁
物上に形成し、そこにトランジスタ等の電子素子を形成
する技術を必要とすることである０、その中でも特に、
非晶質絶縁物上に高品質の単結晶半導体を形成する技術
が望まれている。

一般的に、５ｉ０２等の非晶質絶縁物基板上に薄膜を堆
積させると、基板材料の長距離秩序の欠如によって、堆
積膜の結晶構造は非晶質又は多結晶となる。ここで非晶
質膜とは、最近接原子程度の近距離秩序は保存されてい
るが、それ以上の長距離秩序はない状態の膜であり、多
結晶膜とは、特定の結晶方位を持たない単結晶粒が粒界
で隔離されて集合した膜である。

例えば、５ｉｏｔ上にＳＬをＣＶＤ法によって形成する
場合、堆積温度が約６００℃以下であれば非晶質シリコ
ンとなり、それ以上の温度であれば粒径が数百〜数千人
の間で分布した多結晶シリコンとなる。ただし、多結晶
シリコンの粒径およびその分布は形成方法によって大き
く変化する。

さらに、非晶質または多結晶膜をレーザや棒状ヒータ等
ノエネルギービームによって溶融固化させる事によって
１ミクロンあるいはミリメートル程度の大粒径の多結晶
薄膜が得られている（ＳｉｎｇｌｅＣｒｙｓｔａｌ　５
ｉｌｉｃｏｎ　ｏｎ　ｎｏｎ−ｓｉｎｇｌｅ−ｃｒｙｓ
ｔａｌｉｎｓｕｌａｔｏｒｓ、　Ｊｏｕｒｎａｌ　ｏｆ
　ｃｒｙｓｔａｌ　にｒｏｗｔｈｖｏ１．　６３．　　
Ｎｏ−３，０ｃｔｏｂｅｒ、　　１９８３　　ｅｄｉｔ
ｅｄ　　ｂｙＧ、　Ｗ、　Ｃｕ１ｌｅｎ）　。

さらに、固相におけるものとして異常粒成長（アブノー
マルグレイングロウス）又は、表面エネルギーを駆動力
として２次再結晶によってもミクロンオーダーの大粒径
の多結晶膜が得られている（Ｔ、Ｙａｎｅｈａｒａ、　
ｅｔａｌ、、　Ｍａｔ、　Ｋｅｓ　Ｓｏｃ、　Ｓｙｍｐ
−Ｐ、５１７．　ｖｏｌ、２５．１９８４　／　Ｙ、　
Ｗａｄａ、　ｅｔ　ａｌ、、　Ｊ。

Ｅｌｅｃｔｒｏｃｈｅｍｉ、　Ｓａｃ、　ｖｏｌ、１２
９．　Ｎｏ、９．　Ｐ、１９９９゜１９７９／　　Ｌ、
　Ｍｅｉ、　ｅｔ　ａｌ、、　ｌ　Ｅｌｅｃｔｒｏｃｈ
ｅｍｉ。

Ｓａｃ、　ｖｏｌ、１２９．　Ｎｏ、８．　Ｐ−１７９
１，１９８２／　Ｃ，Ｖ。

Ｔｈｏｍｐｓｏｍ、　ｅｔ　ａｌ、、　Ａｐｐｌ、　Ｐ
ｈｙｓ、　Ｌｅｔ、　４４．　Ｎｏ、６゜Ｐ、６０３．
１９８４）。

このようにして形成された各結晶構造の薄膜にトランジ
スタを形成し、その特性から電子易動度を測定すると、
非晶質シリコンでは〜０．１ｃｍ″／■・ｓｅｅ、数百
人の粒径を有する多結晶シリコンでは１〜１０Ｃｒｎ′
／ＶＩＩＳｅＣ１溶融固化による大粒径の多結晶シリコ
ンでは単結晶シリコンの場合と同程度の易動度が得られ
ている。

この結果から、結晶粒内の単結晶領域に形成された素子
と、粒界にまたがって形成された素子とは、その電気的
特性に大きな差異のあることが分る。すなわち、従来法
で得られていた非晶質上の堆＠膜は非晶質又は粒径分布
をもった多結晶構造となり、そこに作製された素子は、
単結晶層に作製された素子に比べて、その性能が大きく
劣るものとなる。そのために、用途としては簡単なスイ
ッチング素子、太陽電池、光電変換素子等に限られる。

また、溶融固化によって大粒径の多結晶薄膜を形成する
方法は、ウェハごとに非晶質又は単結晶ｇ膜をエネルギ
ービームで走査するために、大粒径化に多大な時間を要
し、量産性に乏しく、また大面積化に向かないという問
題点を有していた。

以上述べたように、従来の結晶成長方法およびそれによ
って形成される結晶では、三次元集積化や大面積化が容
易ではなく、デバイスへの実用的な応用が困難であり、
優れた特性を有するデバイスを作製するために必要とさ
れる単結晶および多結晶等の結晶を容易に、かつ、低コ
ストで形成することができなかった。

［発明が解決しようとする問題点１ 本出願に係る発明は、上記した問題点を解決するために
なされたものである。

すなわち、本出願に係る発明は、下地基板の種類に限定
されることのない半導体装置を提供することを目的とす
る。

また、本出願鰐係る発明は、半導体装置の特性に優れる
とともに該特性にバラツキのなく、さらに、低価格でか
つ容易に製造することができる半導体装置を提供するこ
とを目的とする。

［問題点を解決するための手段］ 木発明は、核形成密度の小さな表面（以下非核形成面と
いう）を有する基体と；面方位が制御され熱履歴を有す
る当該基体に配された種子結晶より成長した半導体結晶
であって、半径方向に向って導電型の異なる連続した複
数の半導体層からなり、かつ、該各半導体層が表面に露
出している半導体結晶ど；該露出した半導体層の適宜な
位置に設けられた、装置に必要な配線と：を具備するこ
とを特徴とする半導体装置に要旨が存在する。

（以下余白） ［作用］ 以下に木発明をよりよく理解するために１本発明の主要
な構成要件を項目別に説明を加える。

く基体〉 本発明では、まず基体を用意する。基体は１表面に非核
形成面（核形成密度が小さい面）を有していればその材
質、形状、寸法等には特に限定されず任意の材質、形状
、寸法のものを使用できる。

結局本発明で使用される基体は、非核形成面を有してい
れば良く、それ以外の構成的な要件は必要としない。

ここで、表面に非核形成面を有する基体とは、まず、あ
る基体自身の表面が非核形成面である場合は当然に該当
する０例えば、５ｉ０２基体（ガラス、石英基板等）が
あ−げられる、また、ある基体自身の表面は非核形成面
ではなくとも（例えば結晶性の基体の場合）、その基体
表面に非核形成面を生ずる材料からなる膜を堆積した場
合にも、表面に非核形成面を有する基体に該当する０例
えば、金属、半導体、磁性体、圧電体あるいは絶縁体よ
りなる基板表面に、ＮＳＣ膜、ＰＳＧ膜、熱酸化５ｉＯ
２１Ｂｊ等を堆積せしめたような場合である。

結局、別言するならば、非核形成面は、基体の表面がそ
うである必要はなく、基板と同じか、又は異なる材質で
なる非核形成面を形成する材料を堆積させたものであっ
てもよい。

なお、非核形成面を有する膜を堆積せしめる場合におけ
る堆積方法は１例えば、ＣＶＤ法、スパッタ法、ＬＰＥ
法、ＭＢＥ法その他の任意の堆積法を用いればよい。

なお、上記において非核形成面とは、核形成密度の小さ
な表面のことであり、被形Ｉ＆密度が小さいとは、絶対
的基準において小さい場合と１種子結晶の表面との比較
において小さい場合の両者が含まれる。すなわち、非核
形成面に対し種子結晶表面において選択的にエピタキシ
ャル成長が起こり種子結晶から成長した結晶が単結晶と
なり、非核形成面上には、核形成及び堆積が生じなけれ
ばればよいので相対的基準において小さい場合も含まれ
る。

また、核形成密度は、温度、圧力、添加ガスＣＨＣＡ、
ガス等のエツチングガスを結晶成長を行なうためのソー
スガスと同時に供給し、核形成を抑制すれば抜形ｒ＆密
度は一層低くなる）その他の結晶形成処理時の条件によ
って変化するが、変化させた条件下で、非核形成面の核
形成密度は小さいほどよい。

く種子単結晶〉 本発明の大きな特徴は、上記基体に、面方位の制御され
た種子単結晶を配設することにある。この点を以下に詳
細に説明する。

種子単結晶を形成するためには、種子となる材料を基板
上に配設する過程と、それに熱処理を施す過程とからな
る０種子となる材料は、非晶質でも多結晶でもよいが、
それぞれの場合によって後の熱処理条件が異なる。

（方法ｌ） 非核形成面に、表面の面方位が方位制御され。

かつ１表面の面精が微小な薄膜の種子多結晶を配し、次
いで該多結晶を熱処理することにより該他結晶を種子単
結晶とする方法。

（方法２） 非核形成面に溶融固化されることで単結晶化するに′充
分微小な大きさを有する。結晶成長の種子となる材料を
配し、前記種子となる材料に熱処理を施して溶融固化す
ることで面方位の制御された種子単結晶とする方法。

（方法３） 非核形成面に結晶成長の種子となる材料で形成された微
小な非晶質体を配し当該非晶質体に熱処理を施すことに
より面方位の制御された種子単結晶とする方法。

（方法４） 非核形成面に凝集するに充分薄く、かつ、単一体のまま
凝集するに充分微細な面積を有する。結晶の種子となる
材料を配し、該種子となる材料に熱処理を施して凝集を
生起させることで面方位の制御された種子結晶とする方
法。

以上の方法について以下に詳細に説明する。

（方法１の説明） 本発明者は、ある特定の場合に、面方位が制御された多
結晶を熱処理すると、制御された面方位は維持されたま
ま多結晶は異常粒成長して大粒径の単結晶薄膜に変質す
ることを発見した。

そして、制御された面方位は維持されたまま単結晶に変
質するか否かは表面の面精に関係していることを知見し
、該面精が微小の場合に制御された面方位は維持された
まま微小面積中に粒界を含まない単結晶に変質すること
を確認した。

この現象は、本発明者により発見されたものであり、微
小部における異常粒成長（アブノーマルグレイングロウ
ス）、２次再結晶又は表面エネルギーを駆動力とした２
次再結晶の作用であると考えられる。

・多結晶 ・方位制御 所望の面方位に制御するには、該所望の面方位に応じた
堆積法において所定の堆積条件に設定すればよい。

・厚さ 種子多結晶の厚さとしては、ｌＩＬｍ以下が好ましく、
より好ましくは０　、５１Ｌｍ以下である。

・面積 面積が微小であることは熱処理と関係し、微小であるほ
ど単結晶に変質しやすい０粒径で面積を表わすと、１０
ＩＬｍ以下が好ましく、より好ましくは５ルｍ以下であ
る。

・熱処理 面方位制御された微小な面積の薄膜の種子多結晶は、熱
処理を行うことより固相で面方位制御された微小な種子
単結晶に変質する。

例えば、Ｓｉ又は、Ｇｅからなる数百人の粒径でｌＩＬ
ｍ以下、好ましくは０．５７ｚｍ以下の厚さで、最長１
０ＩＬｍ以下、好ましくは５ＩＬｍ以下の大きさの方位
制御された種子多結晶は、温度７００〜１３００℃で数
ｌθ分分数数時間熱処理を施す事により該種子多結晶と
同一の方位に制御された粒界を含まない種子単結晶に粒
成長し変質する。方位制御された種子多結晶膜の材質、
厚さ、大きさ、熱処理の温度のパラメータは、相互に関
係するものである０種子多結晶膜の厚さが薄い程および
大きさが小さい程、単結晶化し易い。

熱処理の好ましい温度は、種子多結晶の材質の融点の関
係から材質により変わる、例えばＳｉ多結晶膜の時は８
００〜１４００℃が好ましく、Ｇｅ種子多結晶の場合は
６００〜９００℃が好ましい。

熱処理温度の具体的な温度は上記したとおりであるが、
Ｓｉ、Ｇｅ以外の材質の場合は、概略として、Ｔ＠Ｘ０
．４以上の温度で熱処理を行えばよい、ただし、Ｔ自は
絶対温度における融点である。ただ、多結晶の結晶状態
（各種の結晶欠陥の有無１例えば不純物、空孔の存在等
）により上記温度は変動するが、その都度、熱処理温度
は適宜選択すればよい。

なお、種子多結晶膜に第３族系の元素であるＢ、ＡｆＬ
、Ｇａ、Ｉｎ、Ｔ文や、第５族系の元素であるＰ、Ａｓ
、Ｓｂ、Ｂｉ等の不純物を添加すると粒界に沿って原子
の易動度が増加、あるいは粒界を越えて原子がジャンプ
する頻度が促進され、粒界の易動速度が極めて増速され
る。すなわち、固相における異常な粒成長が誘起される
ので、熱処理に先立ち、多結晶にかかる不純物を注入す
ることが好ましい。

（方法２の説明） 方法２は、抜形ｒ＆密度の小さい非核形成面に、溶融固
化されることで単結晶化するに十分微小な大きさを有す
る、結晶成長の種子となる材料を配し、前記種子となる
材料に熱処理を施して溶融固化することで面方位の制御
された種子単結晶とし、該種子結晶を種子として単結晶
を成長させることを特徴とする結晶の成長方法である。

拳種子となる材料 種子となる材料は非晶質でも多結晶でもよい。

非晶質あるいは多結晶の材料としては、減圧ＣＶＤ法、
プラズー７ＣＶＤ法、光ＣＶＤ法ＥＢ（エレクトロンビ
ーム）蒸着法、スパッタ法、ＭＢＥ法などで堆積した非
晶質シリコン、非晶質ゲルマニウム、結晶方位のそろっ
ていない多結晶シリコン、結晶方位のそろっていない多
結晶ゲルマニウム、配向した（基板に垂直な結晶方位が
ほぼそろった）多結晶シリコン、配向した多結晶ゲルマ
ニウムなどを用いることができる。

この種子となる材料は後述する溶融固化されることで単
結晶化するに十分微小な大きさである。

なお、この材料を以下スポット状の膜あるいは微粒子と
いうことがある。

一溶融固化 本方法では、上記スポット状の膜に熱処理を施して溶融
固化することで面方位の制御された種子単結晶とする。

スポット状の堆積膜を溶融固化して種子単結晶に変える
ためには、例えばエネルギービームを照射すればよい、
照射するエネルギービームとしては、各種レーザー（例
えばＣＯ２レーザ−、エキシマレーザ−、Ａｒレーザー
）、電子線、各種ランプなどを用いることができる。

なお、熱処理条件によっては面方位が制御されないこと
があるが、照射条件、冷却条件等を適宜選択することに
より面方位を制御する。

（方法３の説明） 方法３の非晶質体としては減圧ＣＶＤ法、プラズマＣＶ
Ｄ法、光ＣＶＤ法、ＥＢ（エレクトロンビーム）蒸着法
、スパッタ法、ＭＢＥ法などで堆積した非晶質シリコン
、非晶質ゲル憂ニウム、などを用いることができる。

非晶質体は微小である。その厚さには特に限定されない
が、ｌＪＬｍ以下が好ましく、０．５１Ｌｍ以下がより
好ましい、また、パターニングされた領域の大きさは、
１０ＪＬｍ角以下が好ましく。

５ＩＬｍ角以下がより好ましい。

・熱処理 方法３における熱処理は、Ｔ−Ｘｏ、４以上が好ましい
（ただし、Ｔａは絶対温度における融点）。

なお１種子結晶の材料としてＳｉを例にとると、実際の
Ｓｉの融点は約１４２０〜１４５０℃であり、単結晶化
するための温度も高温度となり、実際のプロセスには高
温すぎて必ずしも好ましくない、そこで、不純物（例え
ばＰ）をドーピングした。Ｐを高濃度にドーピングする
ことによって熱処理回部温度は約８００℃まで一気に下
がる。この事実によって非晶質Ｓｉの熱処理法がプロセ
ス温度付近でより一層実用的に達成できる。

ドーピング元素としては、例えばＰ、Ａｓの第５族元素
あるいはＢの第３族元素が好ましい、その量としては１
Ｘ１０２０／ｃｎｆ以上が好ましく、より好ましくはド
ーピング元素のＳｉに対する固溶限付近がよい、ただし
、固溶限は各元素によって、また、温度によって異なる
０例えば、Ｓｉに対しｒＡｓは約２Ｘ１０２１／ｃｒｎ
’、Ｐは約ｌＸ１０２１／ｃゴ、Ｂは約４Ｘ　１０２０
／　ｃｍ’　〜６Ｘ１０２”／Ｃｒｎ”である。

また、この熱処理法による単結晶化は、多結晶を用いて
も充分可詣であることもわかっているが、非晶質の方が
多結晶に比べてアニール効果（すなわち、単結晶化のし
やすさ）が大きい。

本方法において形成した単結晶種子には、（１１１）配
向性がある。何故非晶質Ｓｉを用いてアニールしたもの
が（ｔｉｌ）面を形成するかはまだはっきりとはわかっ
ていないが、活性化されたＳｉが再結晶化する際に、（
１１１）面を基板平行面にする再結晶化が最もエネルギ
ー的に安定しているためだと考えられる。

（方法４の説明） ・種子となる材料 種子となる材料は、多結晶でも非晶質でもよく、また、
その材料としては、Ｇｅ、Ｓｉ等があげられる。

この材料の厚さは、後述する熱処理を施した時に凝集す
るに充分薄い厚さである０例えば、０．１ｐｍ以下の膜
厚が好ましい。

また、面積として、単一体のまま凝集するに充分微細な
面積を有する０例えば、パターニングで径で７ｇｍ以下
が好ましく、２ｇｍ以下がより好ましい。

以下この材料を超薄膜という場合がある。

・熱処理・凝集 本発明では上述した結晶の種子となる材料に熱処理を施
して凝集を生起させる。すなわち、上述した結晶の種子
となる材料に融点以下の温度で熱処理を施すと（例えば
Ａｒ中で７５０℃×１時間）、あたかも、液相の様に凝
集現象が起こり、該超薄膜は凝集体となる。そして、そ
の特徴的な点は、形成された凝集体は、単結晶であり、
かつ、その面方位は一定の方位を有しているという点で
ある。つまり１本方法は、凝集時単結晶化現象を利用し
、方位の揃った種子単結晶を配置する。なお、上記の凝
集化現象は、表面エネルギーを最小にするため、固相で
も原子が移動することを示している。

結局１本方法の結晶の種子となる材料のような超薄膜の
場合１体蹟に対する表面桔の占める割合が著しく増大し
、その結果、表面エネルギーの減少を駆動力として融点
よりはるかに低い温度で凝集現象が起こる。なお、他の
材料の場合にも同様の現象が得られる。

また、本方法における結晶の種子となる材料は、単一体
のまま凝集するに充分微細な面積を有しているので、熱
処理によって分裂することはなく単一性は保持される。

以上の４つの方法において、種子結晶は同一基体に１個
のみ配設してもよいし複数個配設してもよい、１個配設
する時、基体に配する多結晶膜の位置は、成長する結晶
における中心の位置とほぼ一致する。

また、複数個配設する場合においては１位置及び粒径が
制御された多結晶膜を望む場合には各種子結晶間の距離
を成長させたい各単結晶の大きさに合せればよい。

く結晶形成処理〉 基体の非核形成面に種子結晶を配設した後は結晶形成処
理を行なう、結晶形成処理とは、種子結晶を種子として
結晶成長をせしめ、より大きな単結晶とする処理である
。

結晶形成処理の方法としては、例えば、ＣＶＤ法、ＬＰ
Ｅ法、ＭＯＣＶＤ法等があげられるが、もちろんこれら
の方法以外の方法を用いてもよい。

なお、結晶成長させる材質は、種子単結晶の材質と同一
でもよいし異なってもよい０例えば、種子単結晶をＧｅ
とした場合、結晶成長させる材質はＧｅ　、Ｓ　ｉ　、
ＧａＡｓ　、ＧａＡｌＡｓその他の化合物半導体とする
ことができる。また１種子単結晶がＳｉの場合にも同様
に結晶成長させる材質はＧｅ　、Ｓ　ｉ　、ＧａＡｓ　
、ＧａＡｌＡｓその他の化合物半導体とすることができ
る。

以下に結晶成長の作用を説明する。

その基本原理は、選択エピタキシャル成長とエピタキシ
ャル横方法成長の原理にある０選択エピタキシャル成長
を説明する前に、本発明の理解を容易にするために、一
般的な結晶成長のメカニズムを以下に説明する。

・一般的メカニズム 堆積面の基板が、飛来する原子と異なる種類の材料、特
に非晶質材料よりなる場合、飛来する原子は基板表面を
自由に拡散し、又は、再蒸発する。そして原子同志の衝
突の末、核が形成され、その自由エネルギＧの変化ΔＧ
が最大となるような核（この核は一般に安定核、成長核
あるいは臨界核と呼ばれる）の大きさｒｃ以上になると
、ΔＧは減少し、核は安定に三次元的に成長を続け、島
状となる。

このように核が成長して島状になり、更に成長して島同
志が接触して網目状に基板表面を覆い、最後に連続膜と
なって基板表面を完全に覆う、このような過程を経て基
板上に薄膜が堆積する。特に基体が非晶質の場合に良好
な多結晶薄膜となる。

・選択エピタキシャル成長 上記した一般的成長に対し、選択エピタキシャル成長の
場合は、表面エネルギー、付着係数、表面拡散速度等の
結晶成長下過程での核形成を左右する因子の材料間での
差を利用して、基板上に選択的にエピタキシャル成長を
行なわしめるものである。

すなわち、基体上における安定核の発生を抑止しく従っ
て、基体からの結晶成長は生じない）、種子単結晶表面
からのみエピタキシャル成長を行なわしめるものである
。

本発明では、基体表面は非核形成面であるので、かかる
、安定核の発生は抑制され、種子単結晶のみから選択的
に結晶成長が生ずる。

さらに、本発明においては、種子単結晶表面から次第に
結晶は、横方向にもエピタキシャル成長し、やがて基体
を覆う形で単結晶が形成されていく。

なお、非核形成面となる理由は、次のように考えられる
。

一般的には飛来原子の基板表面上で表面拡散距離が異常
に大きいか、あるいは吸着係数が異常に小さい事に起因
する。また、飛来原子と基板物質が化学反応を起こし、
生成物質の蒸気圧が高く、蒸発してしまう事もある。

例えば、Ｓｉを５ｉ０２基体上に９００℃以上で堆積さ
せると、 Ｓｉ＋５ｉ０２　　→２ＳｉＯ↑ となりＳｉは堆積できない（Ｔ、　Ｙａｎｅｈａｒａ　
ｅｔａｌ。

Ｊ、Ａ、Ｐ、５３．Ｐ、６８３９．１９８２　）。

また、 Ｇ　ｅ　＋　Ｓ　ｉ　Ｏ２＋　Ｇ　ｅ　Ｏ↑＋ＳｉＯ↑
の反応も起こり得る。また、吸着原子と反応する添加ガ
スを送る事も可使であり、吸着原子は全てエツチングさ
れてしまう０例えばＳｉ、Ｇｅに対してＨＣＩが有効で
ある。主に、Ｈ２ガスのＳｉＯ２基板表面吸着によって
、Ｓｉの５ｉ０２上の吸着サイトが皆無となる事もある
（ｔ、Ａ、Ｐ。

Ｃ１ａｓｓｅｎ　　＆　　　Ｂｌｏｅｍ、　　Ｊ、　　
Ｅｌｅｃｔｒｏ−ｃｈｅｍｉｃａｌ。

５ｏｃｉｅｔｙ、　１２８．１３５３．１９８１）　。

このような非核形成とする条件は、温度、圧力、供給さ
れる原料ガスの流量等で調整すればよい。

さらに、本発明では１種子単結晶の表面の方位は方位制
御されており、表面が方位制御された単結晶を種子単結
晶として選択エピタキシャル成長と横方向エピタキシャ
ル成長を行うと、表面から成長した単結晶の面方位は一
定しており、その単結晶に半導体装置を形成した場合に
その特性が一定していることは、本発明による幾多の実
験により確認されているところである。

以上のように結晶形成処理の成長させる材料としては、
Ｇｅ　、Ｓ　ｉ　、ＧａＡｓ　、ＧａＡＪＩＡｓ等があ
げられる。すなわち、ホモエピタキシャル成長、ヘテロ
エピタキシャル成長のどちらをも行なうことができる。

本発明の非晶質絶縁基板上の単結晶シリコン微粒子を単
結晶のまま２次元的あるいは３次元的に成長させる方法
としては、ＣＶＤエピタキシャル成長法や液相エピタキ
シャル成長法などを用いることができる。ＣＶＤエピタ
キシャル成長法に用いるソースガスとしては、５ｉＨｎ
。

５ｉＨ２Ｃ見２　．５ｉＨＣ１ｓ　　、ＳｉＣ見４　。

Ｓｉ２Ｈ６などが用いられる。エツチングガスとしては
ＨＣ又、Ｆ２．Ｃ又２．ＣＨＦ３゜ＣＦ４　、ＣＣ３Ｌ
２　Ｆ２　、ＣＣ文３Ｆなどを用いることができる。こ
のエツチングガスの存在が、５ｉｆｚ上へのシリコンの
直接堆載をおさえるのに重要である。基板温度はソース
ガスの種類により異なるが、８００〜１１００℃、圧力
は減圧がよく、２０〜２００Ｔｏｒｒ程度である。液相
エピタキシャル成長法のソース溶液としては、Ｓｎを溶
媒としたＳｉ溶液、Ｇａを溶媒としたＳｉ溶液などを用
いることができる。Ｓｎ溶媒の場合、例えば成長温度９
００℃、冷却速度０．２”Ｏ／ｗｉｎで結晶成長が可能
である。

また、本発明の非晶質絶縁物基板上のゲルマニウム単結
晶微粒子を種子にてＧａＡｓなとの単結晶をヘテロエピ
タキシャル成長させて大きなＧａＡｓなとの単結晶を得
る方法としてはＭＯＣＶＤ法、液相エピタキシャル法な
どがある。

本発明においては、半導体結晶を成長させる段階で所望
の不純物をドーピングすることによって、１または２以
上の導電型半導体領域を少なくとも前記半導体結晶の一
部に形成することを特徴とする。

本発明は、２ｓｉ板上に配設し１種子単結晶を中心とし
て、半導体結晶を成長させる段階で、所望の不純物を所
望の時間ドーピングすることによって、半導体結晶内に
不純物の種類と量及び半導体領域の厚さが制御された導
電型半導体領域を形成することを可能とするものである
。

（以下余白） ［実施例］ （実施例１） 本実施例では、Ｓｉ多結晶を出発種子結晶とし、＜１１
０＞の面方位を持つＳｉ単結晶（以下結晶島ということ
がある）を８０ｇｍ径の大きさまで気相成長させた。

以下に本実施例を詳細に説明する。

本実施例においては、基板として４ｉ　ｎｃｈのＳｉ単
結晶ウェハを使用した。このＳｉ単結晶ウェハを熱酸化
処理することにより、その表面に約２０００人厚の５ｉ
Ｏｚ層を形成した０本実施例ではこのＳ　ｉ　Ｏ２層が
非核形成面を形成している０次に、　このｓ　ｉ　０２
　ｆｆ上に、ＬＰＣＶＤ法により以下の条件でＳｉ薄膜
を形成した。

圧カニ１．０Ｔｏｒｒ 使用ガス：　Ｓ　ｉ　Ｈ４（Ｈｅ希釈）温度：６５０℃ 膜厚：５００人 Ｘ線回折によりこの５ｉＦＪ膜の面方位を測定したとこ
ろ、その面方位は＜１１０＞であった。

また、このＳｉ薄膜を透過電子顕微鏡で観察し、その粒
径を測定したところ、約５００人の多結晶薄膜である事
がわかった。

この得られたＳｉ薄膜に、ＰＯＣｌ３によるリンガラス
堆積（条件＝９５０℃、３０ｍ１ｎ）により７．５Ｘ１
０２０／ｃｍ３ｃｙ）Ｐをドーピングした。

次に、ステッパーを用いたフォトリソグラフとＳＦ６ガ
スによる反応性イオンエツチング（ＲＩ　Ｅ）により、
格子状に１００　ｐｍ間隔で配列したｌｐｍ角の微小な
多結晶が５Ｘ１００個存在する部位を残し、その他の部
分をエツチングした。

次に、熱処理炉にてＮ２ガス中で１１００℃Ｘ３０ｍ１
ｎ熱処理を行った。熱処理後、透過電子顕微鏡で結晶粒
界の有無を調べたところ、ｌｐｍ角の中に結晶粒界はな
かった。

このようにしてＳｉＯ２膜ｌ上に種子単結晶２を配設し
た。この種子単結晶２を種子としてＳｔ選択エピタキシ
ャル成長させる。この時の基本条件は、 圧カニ１５０Ｔｏｒｒ エツチングガス：ＨＣ！Ｌ　１Ｍ／ｍｉｎキャリアガス
：Ｈ２ｉｏｏ見／　ｍ　ｉ　ｎ使用ガス：５ｉＨ２Ｃ見
３ 流量：０．６見／　ｍ　ｉ　ｎ 温度：９５０℃ 結晶形成処理時間：６０ｍ１ｎ である。

本実施例では、第１図（Ｂ）に示すように、単結晶の成
長初期段階では、ｎ型タイプのドーピングガスを使用し
て、適当な大きさのｎ型Ｓｉ単結晶３上にｐ型Ｓｔ単結
晶４を連続的にエピタキシャル成長させる。さらに同様
に、ｐ型Ｓｉ単結晶４が一定の厚さとなったところで、
ドーピングガスをｎタイプに切り換えて、ｐ型Ｓｉ単結
晶４上にｎ型Ｓｉ単結晶５を連続的にエピタキシャル成
長させて、第１図（Ｂ）のようなｐ−ｎ−ｐ層が連続し
て精層された島状のＳｉ単結晶を作成する。

ドーピングガスは、ｎ型に対してはＰ　Ｈ３、Ｐ型に対
してはＢ２　Ｈ６がある。

結晶形成処理を施した後、結晶物品をＣＶＤ装置から取
り出し、金属顕微鏡により、成長した単結晶（結晶島と
もいう）を観察した。単結晶は良好なファセットを有し
ており、また、その粒径は８０ＪＬｍで１粒径分布（各
単結晶間における粒径のバラツキ）が殆どなかった。ま
た、５０ｘｉｏｏ個の単結晶は、出発種子結晶である多
結晶膜を配した位置を中心に形成されており、その周辺
の５ｉＯｚ膜上を８０ＪＬｍ径の範囲にわたり覆ってい
た。この結晶島の存在しない領域のＳｉＯ２膜上には、
Ｓｉ単結晶の堆積、成長はなかった。

微小部Ｘ線回折装置において３０ｇｍΦに絞ったＸ線を
使用してその面方位を測定したところ、結晶島は＜１１
０＞の面方位を有していた。

次に、第１図（Ｃ）に示すように、成長した島状のＳｉ
単結晶を適当な高さのところで平坦化することによって
半導体基材を作製することができる６本実施例の半導体
基材は、第１図（Ｃ）。

第２図に示すように、切頭円錐体であり、ｎ型Ｓｉ単結
晶３の外側に向ってｐ型Ｓｉ単結晶４、ｎ型Ｓｉ単結晶
５が形成される。

平坦化の代表的なものとしてはラッピングφポリシング
法と、エッチバック法が挙げられる。

ラッピング・ポリシング法とは、機械的にＳ−ｉ単結晶
を上部から研磨しくラッピング）、さらに表面を薬品処
理と研磨によって鏡面仕上げ（ボリシング）を行う方法
である。

エッチバック法とは、Ｓｉ単結晶を覆うようにレジスト
を適当な厚さに、平坦に施し、ＲＩＥ（Ｒｅａｃｔｉｖ
ｅ−Ｉｏｎ−Ｅｔｃｈｉｎｇ）によってレジストとＳｉ
単結晶を一緒にエツチングしていく方法である。

上記の製造工程で作製された半導体基材にバイポーラト
ランジスタを形成するには、通常の半導体装置製造プロ
セスを用いればよい。

第３図（Ａ）は上記の半導体基材を用いたｎ−ｐ−ｎ型
バイポーラトランジスタの構成図であり、第３図（Ｂ）
はｐ　−ｎ　−ｐ型バイポーラトランジスタの構成図で
ある。

第３図（Ａ）に示すように、ｎ−ｐ−ｎ型バイポーラト
ランジスタは、第１図（Ｃ）、第２図に示した半導体基
材の内側のｎ型半導体領域にエミッタ電極（図中（Ｅ）
、以下の実施例において同符号を用いる）、Ｐ型半導体
領域にベース電極（図中（Ｂ）、以下の実施例において
同符号を用いる）、外側のｎ型半導体領域にコレクタ電
極（図中（Ｃ）、以下の実施例において同符号を用いる
）が形成される。

また、第３図（Ｂ）に示すように、ｐ−ｎ−ｐ型バイポ
ーラトランジスタは、単結晶成長過程において、ドーピ
ングガスの添加順序を変えることによって、第１図（Ｃ
）、および第２図に示した半導体基材と導電型の反対な
半導体基材を形成し、この半導体基材の内側のｐ型半導
体領域にエミッタ電極、ｎ型半導体領域にベース電極、
外側のｐ型半導体領域にコレクタ電極が形成される。

なお、本発明の半導体装置としては、バイポーラトラン
ジスタ以外にも、接合型電界効果トランジスタ、ＭＯＳ
型電界効果トランジスタ、サイリスタ、整流素子等が可
能である。

以下、各種半導体装置について説明する。

（１）接合型電界効果トランジスタ 第４図（Ａ）は、接合型電界効果トランジスタの動作を
説明するための構成図であり、第４図（Ｂ）は、本発明
の実施例に係る接合型電界効果トランジスタの構成図で
ある。

第４図（Ａ）に示すように接合型電界効果トランジスタ
の一般的な基本構成は、ｎ型半導体領域を挟んで両側に
ｐ型半導体領域を形成し、さらにこの２つのｐ型半導体
領域にゲート電極（図中（Ｇ）、以下の各実施例におい
て同符号を用いる）を形成し、この対向するゲート電極
と垂直となるように、ｎ型半導体領域にソース電極（図
中（Ｓ）、以下の各実施例において同符号を用いる）を
形成するものであり、ソースからドレインへの電子の流
路（チャネル）の幅をゲートに印加する電圧の電界効果
によって制御することによって、ソース・ドレイン間の
電波を制御するものである。

本発明を用いて、この接合型電界効果トランジスタを作
製する場合は、第４１Ｎ　ＣＢ）に示すように、単結晶
を成長させる段階でそれぞれ所望の不純物をドーピング
して、第１のｐ型半導体領域上にｎ型半導体領域を形成
し、さらにその上に第２のｐ型半導体領域を形成した後
、単結晶を平坦化し、第１のｐ型半導体領域と第２のｐ
型半導体領域とにゲート電極を形成し、ｎ型半導体領域
にソース電極とドレイン電極と一定距離をおいて形成す
る。

（２）ＭＯＳ型電界効果トランジスタ 第５図（Ａ）は、ＭＯＳ型電界効果トランジスタの動作
を説明するための構成図であり、第５図（Ｂ）は、の実
施例に係る接合型電界効果トランジスタの構成図である
。

第５図（Ａ）に示すように、ＭＯＳ型電界効果トランジ
スタ（ここではｐチャネルＭＯ３型電界効果トランジス
タについて説明する）の一般的な構成は、ｎ型半導体基
板に一定距離をおいて、２つのｐ型半導体領域を形成し
、これらのｐ型半導体領域に挟まれたｎ型半導体領域上
にゲート絶縁膜を介してＡ９．等のゲート電極を形成す
るものでありゲートが零電位のときは、ｐｎ接合が電流
を遮断するが、ゲートに負電位（ｐチャネルＭＯ５）ラ
ンジスタの場合）を印加すると、その電界効果によって
、ゲート酸化膜とｎ型半導体基板の界面にｐチャネル層
が発生し、ソース・ドレイン間に電流を流すことが可能
となるものである。

このＭＯ３型電界効果トランジスタを作製する場合は、
単結晶を成長させる段階でそれぞれ所望の不純物をドー
ピングして、第１のＰ型半導体領域上にｎ型半導体領域
を形成し、さらにその上に第２のＰ型半導体領域を形成
した後、単結晶を平坦化し、第１のｐ型半導体領域にド
レイン電極、ｎ型半導体領域にゲート電極、第２のｐ型
半導体領域にソース電極を形成する。

（３）サイリスタ 第６図（Ａ）は、サイリスタの動作を説明するための構
成図であり、第６図（Ｂ）は、本発明の実施例に係るサ
イリスクの構成図である。

第６図（Ａ）に示すように、サイリスタの一般的な構成
は、ｐ型半導体領域とｎ型半導体領域と交互に積層させ
た４層構造からなり、両端部のｐ型半導体領域、ｎ型半
導体流域にそれぞれ７ノード電極（図中（Ａ））　、カ
ソード電極（図中（Ｋ））を形成し、両ｎ型半導体領域
に挟まれたｐ型半導体領域にゲート（図中（Ｇ））電極
を形成するものであり、この素子は順方向電流の通電時
間をコントロールできるダイオードの様な働きをし、２
方向に安定したスイッチング機部を持っている。すなわ
ち、 （ａ）カソードに正、アノードに負の電圧を印加したと
きの「逆阻止状態」 このときは、ゲート電極に無関係である。

（ｂ）アノードに正、カソードに負の電圧を印加し、ゲ
ートに零もしくは負の電圧を印加したときの「オフ状態
」 （Ｃ）オフ状態のサイリスタのゲートに正の電圧を印加
したときの「イオン状態」 等を作り出せる素子である。

なお、このサイリスタを作製する場合は、単結晶を成長
させる段階でそれぞれ所望の不純物をドーピングして、
第１のｎ型半導体領域、第１のｐ型半導体領域、第２の
ｎ型半導体領域、第２のＰ型半導体領域を順に積層させ
た後、単結晶を平坦化し、第１のｎ型半導体領域にカソ
ード電極、第１のｐ型半導体領域にゲート電極、第２の
ｐ型半導体領域にアノード電極を接続する。

（４）整流素子 第７図（Ａ）は、整流素子の一例の動作を説明するため
の構成図であり、第７図（Ｂ）は、本発明によって形成
した整流素子の構成図である。

第７図（Ａ）に示すように、本実施例における整流素子
の基本構成は、ｉ　（Ｉｎｔｒｉｎｓｉｃ）型半導体領
域を挟んで両側にｐ型半導体領域とｎ型半導体領域を形
成したものであり、比較的消費電力の大きい用途に好適
に用いられる。

なお、この整流素子を作製する場合は、単結晶を成長さ
せる段階で、ｐ型不純物をドーピングして、ｐ型半導体
領域を形成し、その上にｉ型半導体領域を形成し、さら
にｎ型不純物をドーピングして、ｎ型半導体領域を形成
した後、ｐ型半導体領域とｎ型半導体領域に電極を形成
する。もちろん、仲間のｉ型半導体領域のデポジション
を省いて、単にｐｎ接合のみのダイオードとしてもよい
。

（実施例２） 本実施例では、Ｓｉ多結晶を出発種子結晶とし、＜１０
０＞の面方位を持ち、単結晶同士の粒界の位数及び単結
晶の粒径が制御された単結晶群を得た。ここで単結晶群
とは単結晶同士が隣接して集合したものである。

実施例１と同様に、４ｉ　ｎｃｈのＳｉ単結晶ウェハを
熱酸化処理して表面に約２０００　の厚さの５ｉ０２１
１膜を形成した。（第８図）次に、実施例１とは本土条
件を異ならしめ、５ｉ０２膜上にＬＰＣＶＤ法により以
下の条件で、出発種子結晶となる薄膜のＳｉ多結晶を形
成した。

圧　カニ１．０Ｔｏｒｒ 使用ガス：５ｉＨａＣＨｅ希釈） 温　度ニア００℃ 膜厚：５００ Ｘｉ回折でこのＳｉｔ［の面方位を測定したところ、そ
の面方位は＜１００＞であった、実施例１と同様に、こ
のＳｉ単結晶の粒径を測定したところ、約５００　の多
結晶薄膜である事がわかった。

この得られた薄膜のＳｉ多結晶に、イオン注入により、
　７　、５Ｘ　１０２’／　ｃｍ”　（７）Ｐをドーピ
ングした。

次にステッパーを用いたフォトリングラフとＳＦ６ガス
による反応性イオンエツチング（ＲＩ　Ｅ）で２００　
ｇｍ間隔で格子状に配列した１１Ｌｍ角のＳｉ多結晶を
５００Ｘ５００個残し、その他の部位をエツチングした
。

次に、熱処理炉にてＮ２ガス中で、１１００℃Ｘ３０ｍ
１ｎ熱処理を行なった後、この種子１２を透過電子顕微
鏡で詳細に調べた結果、ｌｐｍ角の中に結晶粒界はなか
った。

上記測定後、ＣＶＤ装置に投入し１次のＳｉ結品形成処
理を施した０本実施例もホモエピタキシャル成長である
。

圧　カニ１５０Ｔｏｒｒ 使用ガス：５ｉＨｚＣｕ２ 流　量二０．６又／　ｍ　ｉ　ｎ 温　度：９５０℃ 結晶形成処理時間：９０ｍ１ｎ エツチングガス：Ｂ０文　１見／　ｍ　ｉ　ｎキャリア
ガス：　Ｈ２１００１／　ｍ　ｉ　ｎ単結晶を形成する
段階で、所望の種類及び量の不純物体を、所望の時間だ
けドーピングして、単結晶内に所望の種類の導電型半導
体領域を所望の大きさ及び位置に形成する。

例えば、５ｉＨ２Ｃ見２．ＨＣ見、Ｂ２のそれぞれのガ
スの流量を０．６又／　ｍ　ｉ　ｎ、１．０１　／　ｍ
　ｆ　ｎ、１００　！；Ｌ／　ｍ　ｉ　ｎとし、ドーピ
ングガス（ＰＨ３、Ｂ２　Ｈｂ等）を所望の流量だけ混
合させれば、温度９６０℃、圧力１５０Ｔｏｒｒの条件
下で、基板１１上にはＳｉ核が形成されず、種子結晶１
２上のみＳｉ核を選択核形成させることができ、所望の
大きさのｐ層あるいはｎ型導電型半導体結晶領域を単結
晶内の所望の位置に作製することができる。

本実施例では、第８図（Ｂ）に示すように、単結晶の成
長初期段階では、ｎ型タイプのドーピングガスを使用し
て、適当な大きさのｎ型半導体結晶領域（以下、ｎ型領
域と記す）１３を成長させ、その後、ドーピングガスを
ｐタイプに切り換えて、ｎ型領域１３上にｐ型半導体結
晶領域（以下、ｐ型領域と記す）１４を連続的にエピタ
キシャル成長させて、ｎ−ｐ層が連続してｖｉ層された
島状のＳＸ単結晶を作製する。

結晶形成処理を施した後、ＣＶＤ装置から結晶物品を取
り出し、単結晶を高倍率の金属顕微鏡により観察した。

このＳｉ単結晶の粒径分布はほとんどなく、約１００ル
ｍであった。

成長後の単結晶を、実施例１と同様にＸ線回折装置を用
いて面方位を観察したところ、最初の他結晶の方位と等
しい＜１００＞である事を確認した。

次に、第８図（Ｃ）に示すように、成長した島状のＳｉ
単結晶を適当な高さのところで平坦化することによって
第８図（Ｃ）に示すように、単結姑 品を頭内錐体とし、ｎ型領域１３の外側にｐ型領域１４
を形成する。

次に、第８図（Ｄ）に示すように、微細加工技術を用い
てｐ型領域１４を二分割して、ｐ型領域１４’、１４”
を形成する。

微細加工技術は特に限定されることなく、通常のレジス
トプロセスと、エツチングプロセスとからなるリングラ
フ技術を用いて加工を行なうことができる。

レジストプロセスは、レジスｌ布、露光、現像、ハード
ベーク工程からなり、レジストのパターンニングは必要
とされる精度により、紫外線、電子線、Ｘ線等が用いら
れる。

エツチングプロセスは、ウェットエツチング。

ドライエツチングのいずれを用いてもよいが、高精度が
要求される場合には反応性イオンエツチング等の異方性
エツチングが可能な方法を用いることが望ましい。

上記の製造工程で作製された半導体基材にバイポーラト
ランジスタを形成するには、通常の半導体素子製造プロ
セスを用いればよい。

第９図は上記の半導体基材を用いたｐ−ｎ−ｐ型バイポ
ーラトランジスタの構成図である。

第９図に示すように、ｐ−ｎ−ｐ型バイポーラトランジ
スタは、第８図（Ｄ）に示した半導体基材の内側のｎ型
領域１３にベース電極（図中（Ｂ））、ｐ型領域１４２
にエミッタ電極（図中（Ｅ））、ｐ型領域１４１にコレ
クタ電極（図中（Ｃ））が形成される。

なお、上記半導体基材は外側のｐ属領域１４を分割して
、ｐ−ｎ−ｐ型バイポーラトランジスタを構成したが、
内側の半導体結晶領域を分割してｐ−ｎ−ｐ型バイポー
ラトランジスタを形成することも可能である。

第１Ｏ図は本発明によるｐ−ｎ−ｐ型バイポーラトラン
ジスタの他の実施例を示す構成図である。

第１０図に示すように、単結晶成長過程において、ドー
ピングガスの添加順序を変えることによって、第８図（
Ｃ）に示した半導体結晶領域と導電型の反対な半導体結
晶領域を形成し、内側のｐ型領域を分割して、ｐ型領域
１５１，１５２とし、それぞれコレクタ電極、エミッタ
電極を形成し、外側のｎ型領域１６にベース電極を形成
する。

なお、本発明の半導体装置としてはバイポーラトランジ
スタ以外にも、接合型電界効果トランジスタ、ＭＯ３型
電界効果トランジスタ、整流素子、ＳＣＲ、）ライアッ
ク等が可能である。

第１１図は本発明の実施例に係るトチイアツクの構成図
である。なお、半導体基材の製造工程については、第８
図に示した半導体基材と同様なので、詳細説明は省略す
る。

トライアックはＡＣｒｆＪｌａの可能な３極素子である
。逆並ＡしたＳＣＲと等価であり、ゲートに正負いずれ
の信号をトリガーとして与えてもターンオフさせること
ができる。

第８図に示した製造工程と同様にして、単結晶成長過程
においてドーピングガスの添加順序を変えることによっ
て、ｎ型領域、ｐ型領域、ｎ型領域を積層形成し、その
後成長した島状のＳｉ単結晶を適当な高さのところで平
坦化することによっ藝 てＳｉ単結晶を頭内錐体とし、ｎ型領域の外側に向って
Ｐ型領域、ｎ型領域が形成される。外側のｎ型領域及び
ｐ型領域を二分割し、さらに分割されたｎ型領域の一方
を二分割して、ｎ型領域１７１　．１７２．１７３とＰ
層領域１４１゜１４２を形成する。ｎ型領域１７＋、１
７２に主電極（図中（Ｔ＋　）、（Ｔ２））　、ｎ型領
域１７３にゲート電極（図中（Ｇ））を形成することに
より、ｎｐｎｐｎの５層構成のトチイアツクが形成され
る。

なお、以上の実施例は、単結晶成長過程において、ドー
ピングガスの添加順序を変えることによって、各種の導
電型半導体結晶領域を形成したが、他の製造条件、例え
ば結晶材料の種類を変えることにより、特性の異なる複
数の半導体結晶領域を形成し、これらの半導体結晶領域
を分割して、素子形成することも可能である。

このように、同性能の複数の半導体結晶領域を簡易な工
程で分離形成することができ、かつ微細加工技術を用い
て高精度に分割することができる。

なお、半導体結晶を成長させる段階で、所望の不純物を
ドーピングすれば、所望の数のｐｎ接合部が結晶中に形
成され、形成された導電型半導体結晶領域を所望の形状
に分割すれば、簡易な工程で各種の半導体素子を形成す
ることができる。

（実施例３） 本実施例では、種子単結晶としては、実施例１．２で形
成したＳｔ材料のものを用い、それに対してＧａＰをヘ
テロエピタキシャル成長させた。

原料にはトリメチルガリウム（ＴＭＧ）とＰ　Ｈ３を用
いた。ＰＨ３については、反応管へ導入される直前に熱
クラッキング法によって分離し供給した。■族／Ｖ族モ
ル比は１．５であり。

Ｈ２希釈した。なお、この時にｐ型にするために、（Ｃ
ｚＨｓ）２Ｚｎを０．０２％混入させた。

次に、ある程度ｐ型のＧａＰ結晶が成長したところでド
ーピングガスをＨ２Ｓｅ（０，０５％）に切替え、ｎ型
層を成長させた。

ｐ型およびｎ型の２層構造のＧａＰ島ができたところで
、ｐ型層が露出するよう基板と平行に機械的研磨を行な
い、平坦化した。

平坦化されたＧａＰ結晶に電極を施し、ＬＥＤ−素子を
形成した。

ｐ型電極としては、Ａｇ−Ｉ　ｎ−Ｚｎ　（８：１　：
　１）の合金を用い、これを蒸着し、６５０℃、Ａｒ雰
囲気で５分間熱処理を行なった。他方、ｎ型電極として
は、Ａｕ−Ｎｉ　（２０：　１）の合金を用い、これを
蒸着し、５５０℃、Ｈ２雰囲気で２分間熱処理を行なっ
た。

このようにして得られたＧａＰのＬＥＤ素子は、他の単
結晶ウェハを用いてつくられたＧａＰと同様、５６０ｎ
ｍ付近にピークをもつ発光スペクトルを示した。

（実施例４） 本実施例では出発種子結晶としてＧｅ多結晶を用い、＜
１００＞の面方位を持つＧａＡｓ単結晶を４０ＪＬｍ径
の大きさまで気相成長させた。すなわち、本実施例はへ
テロエピタキシャル成長せしめた例である。

以下に本実施例を詳細に説明する。

８ｃｍ角のＡｌ１２０３基板に、ＳｉＯ２層を、常圧Ｃ
ＶＤ法により４００℃で、５００人厚スル積した。

次に、ＲＦスパッタ法により以下に示す条件でＧｅ薄膜
を形成した。

圧　カニ３ｍＴｏｒｒ 使用ガス：Ａｒ パワー：５０Ｗ 温　度：６００℃ 膜　厚：５００人 形成されたＧ　ｅ　薄膜は、＜１００＞に配向したＧｅ
多結晶薄膜だった。

このＧｅ多結晶膜にＰを５Ｘ１０２’／ｃｍ３で、　イ
オン注入した０本実施例ではこのＧｅ多結晶膜が出発種
子結晶となる。

次に、フォトリングラフとＨ２Ｏ２：Ｈ２Ｏによる化学
エツチングでＧｅ多結晶薄膜１．２１Ｌｍ角を格子状に
１００　ｐＬｍ間隔で５０Ｘ１００個の部位を残し、そ
の多の部分を除去した。

次に、熱処理炉にて、Ｎ２ガス中で８５０℃×３０分の
熱処理を行なった。熱処理炉より取り出しランダムに３
０個所のＧｅ結晶について、透過電子顕微鏡により観察
したところ１．２給ｍ角中に結晶粒界はなかった。

次に、ＭＯＣＶＤにより下記条件で結晶形成処理を施し
た。

基板温度：６７０℃ 使用ガス：アルシン（ＡＳＨ３） ０５ＣＣＭ トリメチルガリウム（ＴＭＧ） ＳＣＣＭ キャリアガス流量：３０又／　ｍ　ｉ　ｎ処理時間：８
０ｍ１ｎ この成長の際に、ｎ型ドーパントとしてＳｉを、ｐ型ド
ーパントとしてＢｅを用いることによりＧａＰの成長と
同様にｐ型、ｎ型を任意に制御することができた。

上記結晶形成処理を行なった後、取り出し、上述した解
析手法により、結晶の効果を行なった。

その結果、Ｇｅ多結晶膜を配した５０Ｘ１００（１１の
部位を中心に、ＧａＡｓ単結晶が、４０１Ｌｍの大きさ
で基体状に成長していた。

ＧａＡｓ単結晶島について面方位を測定した所、＜１０
０＞だった。

また、ＳｉＯ２膜面には、ＧａＡｓの成長及び堆積はな
かった。

平坦化、電極作成については前実施例と同様である。

第３．４実施例の効果をより具体的に列挙すると、次の
とおりである。

１）任意基板上の成長であるため、基板は高価な化合物
半導体基板に限定されない。

２）任意の位置にのみ結晶を成長させることができるの
で、素子形成時に素子同志の完全に絶縁分離がされてい
る。

３）本発明を実施することによって得られるｐｎ接合面
は基板と平行でなく垂直に近い方向に露出するため、素
子形成時のフォトエツチング工程等が大幅に省略できる
。

［発明の効果１ 以上、詳細に説明したように、本発明の半導体装置によ
れば、異種材料基板上に配設した種子単結晶を中心とし
て、半導体結晶を成長させる段階で、所望の不純物を所
望の時間ドーピングすることによって、結晶内に、所望
の不純物濃度のｐ型半導体領域、ｎ型半導体領域あるい
は不純物を含まないｉ型半導体領域を、所望の厚さ及び
位置に、極めて容易に、しかも完全に分離した状態で形
成することができる。

本発明による半導体装置は、略円輪状に形成されるので
、特にパワートランジスタ等の半導体素子に優れた効果
を与える。

また、これらデバイスは、結晶が方位制御されているた
め、キャリヤ易動度の結晶方位の異方性によるトランジ
スタ特性差が生じないため、歩留りも良く、優れたデバ
イスを形成できる。

また、安価なガラスやセラミック等を下地材料とすれば
、駆動回路を一枚のガラス等の集蹟した大型フラットバ
レルデイスプレィ等に大面ａ装置への応用が可能となる
。

【図面の簡単な説明】

第１図（Ａ）〜（Ｃ）は、本発明の半導体装置の製造方
法例を示す工程図である。第２図は本発明の半導体装置
の平面図である。第３図（Ａ）。 （Ｂ）は本発明に係るバイポーラトランジスタの構造図
である。第４図（Ａ）は、接合型電界効果トランジスタ
の動作を説明するための構成図であり、第４図（Ｂ）は
本発明に係る接合型電界効果トランジスタの構成図であ
る。第５図（Ａ）は、ＭＯＳ型電界効果トランジスタの
動作を説明するための構成図であり、第５図（Ｂ）は、
本発明によって形成した接合型電界効果トランジスタの
構成図である。第６図（Ａ）は、サイリスタの動作を説
明するための構成図であり、第６図（Ｂ）は、本発明に
係るサイリスタの平面図である。 第７図は、ｐｉｎダイオードの実施例を示す構造図であ
る。第８図〜第１１図は、他の実施例を示す構成図であ
る。 第１図 第２図 第４図 第５図 （Ａ）　　　　　　　　　　　　　　　　（Ｂ）５ＶＧ
ＶＤ 第６図 （Ａ）　　　　　　　　　　　　　（８）第７図 第８図

Claims (4)

【特許請求の範囲】
1. （１）核形成密度の小さな表面（以下非核形成面という
   ）を有する基体と；面方位が制御され熱履歴を有する当
   該基体に配された種子結晶より成長した半導体結晶であ
   って、半径方向に向って導電型の異なる連続した複数の
   半導体層からなり、かつ、該各半導体層が表面に露出し
   ている半導体結晶と；該露出した半導体層の適宜な位置
   に設けられた、装置に必要な配線と；を具備することを
   特徴とする半導体装置。
2. （２）中心から２番目以降の半導体層のうち少なくとも
   １つが、半径方向に沿って少なくとも２つ以上に分割さ
   れている特許請求の範囲第１項に記載の半導体装置。
3. （３）半径方向に向って導電型の異なる連続した複数の
   半導体層は、種子結晶より半導体結晶に成長させる際に
   、ドーピング条件を段階的に変更することによって形成
   されたものである特許請求の範囲第１項乃至第２項に記
   載の半導体装置。
4. （４）前記半導体結晶は化合物半導体材料よりなる特許
   請求の範囲第１項乃至第２項に記載の半導体装置。