JP3127472B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3127472B2 JP3127472B2 JP03001915A JP191591A JP3127472B2 JP 3127472 B2 JP3127472 B2 JP 3127472B2 JP 03001915 A JP03001915 A JP 03001915A JP 191591 A JP191591 A JP 191591A JP 3127472 B2 JP3127472 B2 JP 3127472B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- atoms
- crystal
- impurity
- stm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Description
【0001】
【産業上の利用分野】本発明は、半導体結晶中に所定の
導電型で所定の不純物濃度の能動領域を正確に形成する
半導体装置の製造方法に係り、特に能動領域の大きさが
0.1ミクロン以下の微小領域である高性能高集積トラ
ンジスタを有する半導体装置の製造方法に関する。
導電型で所定の不純物濃度の能動領域を正確に形成する
半導体装置の製造方法に係り、特に能動領域の大きさが
0.1ミクロン以下の微小領域である高性能高集積トラ
ンジスタを有する半導体装置の製造方法に関する。
【0002】
【従来の技術】従来半導体結晶中に特定の導電型を持っ
た層を形成する方法としては、不純物原子の熱拡散法や
イオン注入法又はエピタキシャル法が知られており、半
導体装置の製造に広く用いられている。
た層を形成する方法としては、不純物原子の熱拡散法や
イオン注入法又はエピタキシャル法が知られており、半
導体装置の製造に広く用いられている。
【0003】この様な半導体能動層形成方法は例えばフ
ィジクス アンド テクノロジ−オブ セミコンダクタ
− デバイセズ(1967年ジョン ワイリ− アンド
サンズ)(Physics and Technolo
gy of Semi−conductor Devi
ces,1967,Jhon Wiley&Sons
by A.S.Groove)などに詳細に論じられて
いる。
ィジクス アンド テクノロジ−オブ セミコンダクタ
− デバイセズ(1967年ジョン ワイリ− アンド
サンズ)(Physics and Technolo
gy of Semi−conductor Devi
ces,1967,Jhon Wiley&Sons
by A.S.Groove)などに詳細に論じられて
いる。
【0004】
【発明が解決しようとする課題】近年半導体素子作製技
術が飛躍的に向上し素子の物理的な大きさが0.1ミク
ロン程度に近ずくにつれ半導体結晶中へ不純物原子を導
入する際の精度が空間的にも濃度においても高い精度が
要求されている。従来の能動領域形成方法においては不
純物原子を空間的にも濃度においても十分な精度で導入
出来なかったり、導入した不純物原子の電気的活性化率
を100%に出来ないなどの問題が生じていた。
術が飛躍的に向上し素子の物理的な大きさが0.1ミク
ロン程度に近ずくにつれ半導体結晶中へ不純物原子を導
入する際の精度が空間的にも濃度においても高い精度が
要求されている。従来の能動領域形成方法においては不
純物原子を空間的にも濃度においても十分な精度で導入
出来なかったり、導入した不純物原子の電気的活性化率
を100%に出来ないなどの問題が生じていた。
【0005】
【課題を解決するための手段】発明者はSTM探針を用
いてSTM探針と半導体結晶間の印加電圧を調節するこ
とにより、半導体結晶表面上の特定の1原子を剥ぎ取り
更に所望の原子を剥ぎ取った原子の空席に埋め込むこと
が可能であることを見出した。この方法を半導体装置の
製造における能動領域形成工程に用いることにより、結
晶中に導入する不純物原子の数と位置を正確に制御でき
ることを確認した。上記方法によれば導入すべき不純物
原子の位置と数を100%正確に制御できるため従来の
方法で問題となっていた不純物濃度や不純物原子導入の
空間的不確定性を完全に克服することが可能となった。
いてSTM探針と半導体結晶間の印加電圧を調節するこ
とにより、半導体結晶表面上の特定の1原子を剥ぎ取り
更に所望の原子を剥ぎ取った原子の空席に埋め込むこと
が可能であることを見出した。この方法を半導体装置の
製造における能動領域形成工程に用いることにより、結
晶中に導入する不純物原子の数と位置を正確に制御でき
ることを確認した。上記方法によれば導入すべき不純物
原子の位置と数を100%正確に制御できるため従来の
方法で問題となっていた不純物濃度や不純物原子導入の
空間的不確定性を完全に克服することが可能となった。
【0006】
【作用】不純物原子を導入する位置を1原子レベルで正
確に決定できるため、不純物の濃度及び電気的な活性化
率は100%設計値通りに実現することが可能である。
確に決定できるため、不純物の濃度及び電気的な活性化
率は100%設計値通りに実現することが可能である。
【0007】
【実施例】以下本発明の1実施例を図面を用いて説明す
る。
る。
【0008】第1図は本発明の方法を用いてn型電界効
果トランジスタを作製する場合の工程を示したものであ
る。
果トランジスタを作製する場合の工程を示したものであ
る。
【0009】先ず、半導体結晶表面に長さLが1で幅W
が2の能動領域となるべき領域3の両端に高濃度n型領
域4を予めイオン注入及びアニ−ル工程で作製してお
き、化学処理と超高真空中の熱処理により領域3の清浄
表面を作製する。その後STM針5を用いて領域3の原
子像観察を行ない不純物原子を埋め込む位置の確認を行
なう。その後所定の濃度の不純物原子6をSTM針5を
用いた電界蒸発及び被着作業により導入すべき位置に埋
め込む。
が2の能動領域となるべき領域3の両端に高濃度n型領
域4を予めイオン注入及びアニ−ル工程で作製してお
き、化学処理と超高真空中の熱処理により領域3の清浄
表面を作製する。その後STM針5を用いて領域3の原
子像観察を行ない不純物原子を埋め込む位置の確認を行
なう。その後所定の濃度の不純物原子6をSTM針5を
用いた電界蒸発及び被着作業により導入すべき位置に埋
め込む。
【0010】半導体基板結晶に対する上記工程を第2図
に示した超高真空チャンバ7にて行ない当該基板結晶を
搬送路8を経由して結晶成長炉9に移動させる。結晶成
長炉9に於いて基板結晶と同一の結晶を数原子層成長し
プロセス完了とする。
に示した超高真空チャンバ7にて行ない当該基板結晶を
搬送路8を経由して結晶成長炉9に移動させる。結晶成
長炉9に於いて基板結晶と同一の結晶を数原子層成長し
プロセス完了とする。
【0011】尚、不純物原子を導入する原子位置は不純
物原子が所望の導電型を実現する位置を選ぶ必要があ
る。このことは化合物半導体結晶中に不純物原子を導入
するときに特に重要であり、例えばGaAsにSiを導
入しn型半導体とする場合SiはGa原子と入れ替わる
ように導入する必要がある。
物原子が所望の導電型を実現する位置を選ぶ必要があ
る。このことは化合物半導体結晶中に不純物原子を導入
するときに特に重要であり、例えばGaAsにSiを導
入しn型半導体とする場合SiはGa原子と入れ替わる
ように導入する必要がある。
【0012】尚、図3に示すように集積化された半導体
素子10を作製する場合にはそのマスクパタンに対応し
たSTM針11を用いることにより素子作製時間を大幅
に短縮することが可能となる。
素子10を作製する場合にはそのマスクパタンに対応し
たSTM針11を用いることにより素子作製時間を大幅
に短縮することが可能となる。
【0013】
【発明の効果】本発明を用いることにより不純物原子の
濃度及び空間的位置を極めて正確に制御しながら導入す
ることが可能となり半導体素子の動作電圧を100%正
確に制御することが可能となった。又、不純物原子位置
を能動層領域内で秩序正しく並べることが可能になった
ため、キャリアの不純物原子散乱が大幅に低減されキャ
リア移動度がおよそ1桁大きくなる効果が確認された。
濃度及び空間的位置を極めて正確に制御しながら導入す
ることが可能となり半導体素子の動作電圧を100%正
確に制御することが可能となった。又、不純物原子位置
を能動層領域内で秩序正しく並べることが可能になった
ため、キャリアの不純物原子散乱が大幅に低減されキャ
リア移動度がおよそ1桁大きくなる効果が確認された。
【図1】本発明に基ずき電界効果トランジスタの能動領
域を作製する方法を示す模式図である。
域を作製する方法を示す模式図である。
【図2】本発明に基ずき不純物原子を能動領域内に導入
するための加工装置構成を示す模式図である。
するための加工装置構成を示す模式図である。
【図3】本発明を高い高率で実現するための装置構成を
示す模式図である。
示す模式図である。
1…電界効果トランジスタのゲ−ト長,2…電界効果ト
ランジスタのゲ−ト幅,3…電界効果トランジスタの能
動領域,4…電界効果トランジスタのオ−ミック接合形
成領域,5…STM探針,6…不純物原子,7…STM
探針を用いた不純物原子導入処理室,8…能動領域上の
半導体素子形成領域を作製する処理室,10…集積化さ
れた半導体素子,11…集積化された素子に合わせ用意
されたSTM探針.
ランジスタのゲ−ト幅,3…電界効果トランジスタの能
動領域,4…電界効果トランジスタのオ−ミック接合形
成領域,5…STM探針,6…不純物原子,7…STM
探針を用いた不純物原子導入処理室,8…能動領域上の
半導体素子形成領域を作製する処理室,10…集積化さ
れた半導体素子,11…集積化された素子に合わせ用意
されたSTM探針.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 細木 茂行 東京都国分寺市東恋ヶ窪1丁目280番地 株式会社日立製作所中央研究所内 (56)参考文献 特開 平1−211840(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/22 - 21/268 H01L 21/322 - 21/326 H01L 21/38 - 21/428
Claims (2)
- 【請求項1】STM探針を用いた半導体結晶中の原子を
電界蒸発と、該原子の電界蒸発により発生した上記半導
体結晶中の原子の空席への、STM探針を用いた不純物
原子の被着とにより、上記半導体結晶中で一導電型を呈
する上記不純物原子を上記半導体結晶の所望の位置に埋
め込み、能動領域を形成する工程を有することを特徴と
する半導体装置の製造方法。 - 【請求項2】 上記半導体装置は複数の半導体素子を集積
させたものであり、複数の上記半導体素子に対応するよ
うに複数の上記STM探針を用いることを特徴とする半
導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03001915A JP3127472B2 (ja) | 1991-01-11 | 1991-01-11 | 半導体装置の製造方法 |
US07/934,672 US5416331A (en) | 1991-01-11 | 1992-01-10 | Surface atom fabrication method and apparatus |
EP92902728A EP0522168A1 (en) | 1991-01-11 | 1992-01-10 | Surface atom machining method and apparatus |
PCT/JP1992/000015 WO1992012528A1 (en) | 1991-01-11 | 1992-01-10 | Surface atom machining method and apparatus |
US08/441,700 US5689494A (en) | 1991-01-11 | 1995-05-15 | Surface atom fabrication method and apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03001915A JP3127472B2 (ja) | 1991-01-11 | 1991-01-11 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04239123A JPH04239123A (ja) | 1992-08-27 |
JP3127472B2 true JP3127472B2 (ja) | 2001-01-22 |
Family
ID=11514883
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03001915A Expired - Fee Related JP3127472B2 (ja) | 1991-01-11 | 1991-01-11 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3127472B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101935485B1 (ko) * | 2017-11-28 | 2019-01-07 | 최시용 | 전동 보조 방식의 유모차 |
KR102208824B1 (ko) | 2015-09-11 | 2021-01-28 | 콤비 가부시키가이샤 | 유모차 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2892560B1 (fr) * | 2005-10-21 | 2008-06-27 | Centre Nat Rech Scient | Pointe, tete et dispositif de lecture/ecriture, et son utilisation, et procede de fabrication d'un tel dispositif |
-
1991
- 1991-01-11 JP JP03001915A patent/JP3127472B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102208824B1 (ko) | 2015-09-11 | 2021-01-28 | 콤비 가부시키가이샤 | 유모차 |
KR101935485B1 (ko) * | 2017-11-28 | 2019-01-07 | 최시용 | 전동 보조 방식의 유모차 |
Also Published As
Publication number | Publication date |
---|---|
JPH04239123A (ja) | 1992-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4713358A (en) | Method of fabricating recessed gate static induction transistors | |
US4476622A (en) | Recessed gate static induction transistor fabrication | |
US5877057A (en) | Method of forming ultra-thin oxides with low temperature oxidation | |
EP0165971A1 (en) | METHOD FOR PRODUCING A BIPOLAR TRANSISTOR. | |
EP0334682B1 (en) | Method for forming P-type germanium layer on a gallium arsenide body | |
JP3127472B2 (ja) | 半導体装置の製造方法 | |
JPS5915388B2 (ja) | 半導体装置 | |
KR100434534B1 (ko) | 쇼트키 터널 장벽을 이용한 단일 전자 트랜지스터 및 그 제조방법 | |
US4785340A (en) | Semiconductor device having doping multilayer structure | |
KR100276431B1 (ko) | 규칙적인 실리콘 양자점 형성방법 및 그를 이용한 초미세 반도체 소자 제작방법 | |
JPS60211877A (ja) | 半導体装置の製造方法 | |
JP2863793B2 (ja) | 半導体装置及びその製造方法 | |
JPH03101169A (ja) | 半導体デバイス作製方法 | |
KR100261305B1 (ko) | 수직 채널 트랜지스터의 제조방법 | |
JP3062065B2 (ja) | 半導体装置の製造方法 | |
EP0472328B1 (en) | Method of making a polysilicon emitter bipolar transistor | |
JPS61185923A (ja) | 半導体低抵抗層の形成方法 | |
JPH0684809A (ja) | エピタキシャル層の形成法 | |
JPS60251631A (ja) | 不均一不純物密度分布を有する半導体装置の製造方法 | |
US5888890A (en) | Method of manufacturing field effect transistor | |
JPS588151B2 (ja) | 接合型電界効果トランジスタの製造方法 | |
JPH0257348B2 (ja) | ||
JPH0422329B2 (ja) | ||
JP2660252B2 (ja) | 化合物半導体装置の製造方法 | |
US3506890A (en) | Field effect semiconductor device having channel stopping means |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |