JP2863793B2

JP2863793B2 - 半導体装置及びその製造方法

Info

Publication number: JP2863793B2
Application number: JP2079063A
Authority: JP
Inventors: アドリアヌスファンホルクムアールト
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 1989-03-29
Filing date: 1990-03-29
Publication date: 1999-03-03
Anticipated expiration: 2014-03-03
Also published as: EP0390274A1; NL8900767A; JPH02294074A; DE69009820D1; KR0185381B1; US5070387A; KR900015304A; DE69009820T2; EP0390274B1

Description

【発明の詳細な説明】（産業上の利用分野）本発明は半導体基体、及びこの半導体基体上に形成し
た半導体層を有する半導体本体を具え、前記半導体層
が、その導電率よりも高い導電率を有する平行な細条導
電領域の少なくとも１個のグループを含み、これら細条
状導電領域が埋設されると共に細条状サブ領域を含み、
このサブ領域中に不純物元素が存在する半導体装置に関
するものである。さらに、本発明は、このような半導体
装置の製造方法に関するものである。

（従来の技術）上述した型式の半導体装置は、電子回路や電子部品に
ついて極めて重要な意義を有している。細条状導電領域
は極めて微小な寸法の接続部材として作用でき、しかも
微小寸法にも拘わらず電子部品間で極めて良好な導体接
続部として機能することができる。しかも、細条状導電
領域は電界効果トランジスタのような電子部品として用
いることも可能であり、バルク型のものと比較して高い
導電率を有しているため極めて高い相互コンダクタンス
を得ることができる。さらに、このような構成のトラン
ジスタは極めて小さな寸法のものとすることもできる。

上述した型式の半導体装置及びその製造方法は特開昭
63−99522号公報から既知である。この特許公報におい
て、細条状導電領域は、ガリウム砒素から成る半導体層
中に埋設されている。この既知の細条状導電領域はシリ
コンがドープされている細条状サブ領域を有している。
これらサブ領域は、半導体層を堆積する間に細条状の軟
Ｘ線放射干渉パターンを結晶成長表面上に照射すること
により形成される。放射Ｘ線強度の最も高い区域におい
て、気相シランが変成し、シリコンの細条状サブ領域が
形成される。この細条状サブ領域の幅は、用いるＸ線の
波長に応じて数100Åの数10倍である。そして自由電荷
は内部に細条状サブ領域が位置するより幅の広い細条状
導電領域中に存在する。

（発明が解決しようとする課題）上述した構成の既知の半導体装置の欠点は、細条状導
電領域の最大導電率に対して細条状サブ領域の最小幅が
大きずることである。さらに別の欠点は、ドーピング元
素と共に比較的多量の半導体材料を細条状サブ領域に変
質させる必要があり、この結果導電率を高くしようとす
ると細条状導電領域の幅も広くする必要があることであ
る。さらに、既知の半導体装置の製造方法の欠点は、そ
の製造工程が比較的複雑であることである。

従って、本発明の目的は、上述した欠点をほぼ解消
し、高い導電率を有する細条状導電領域を簡単な方法で
形成できる半導体装置並びにその製造方法を提供するこ
とにある。

（発明の概要）本発明は、細条状サブ領域を外部手段を用いることな
く選択的な方法で形成できるという認識に基いている。

本発明による半導体装置は、冒頭部で述べた型式の半
導体装置において、前記細条状導電領域及び細条状サブ
領域を、その側面が、半導体本体の主結晶表面に極く近
接したほぼ同一の平面で前記半導体基体と対向させるよ
うに構成したことを特徴とする。その表面が主結晶表面
に対して極めて接近した近接面を構成する半導体本体を
出発材料とする場合、この半導体本体の表面を段階状に
形成する。そして段階状部分の１個の段部にドーピング
元素を選択的に含ませることにより細条状サブ領域を形
成することができる。このためには、実質的にドーピン
グ元素又は化合物だけを半導体本体の表面に供給し、ド
ーピング元素が本体表面の到達位置から段部まで移動で
きるだけの十分に高い表面移動度を有し、そして供給し
た不純物元素が段部に集積する必要がある。

本発明半導体装置の第１例では、細条状導電領域はそ
の長手方向に対し直角を成す方向の寸法をこれら領域に
存在する自由電荷キャリアの波長にほぼ等しく得るよう
にする。ドーピング元素はサブ領域に位置させる。即
ち、これから形成された自由電荷キャリアはこれから所
定距離の箇所に変位させることができる。細条状導電領
域の寸法を無視する場合にはこの距離は電荷キャリアの
量と、半導体層を製造する半導体材料の選定とによって
決まる。

本発明半導体装置の他の例では、細条状導電領域の相
対距離をこの領域に存在する自由電荷キャリアの波長よ
りも小さくし得るようにする。この場合には種々の異な
る細条状導電領域を供給することができ、しかも、電荷
キャリアの高密度のために細条状導電領域全部の導電率
を増大させることができる。本発明半導体装置他の例で
は、細条状サブ領域はその長手方向に対し直角をなす方
向の寸法を半導体層の半導体材料の少なくとも1/4〜１
格子定数に等しく得るようにする。サブ領域の最小厚さ
はステップ状プロフィールの１段部の高さにより決ま
る。この高さは一般に半導体層の格子定数の1/4〜１と
する。シリコンのような材料に対し、この高さは格子定
数の少なくとも1/4、いわゆる単一ステップの高さとす
るが、格子定数の1/2、いわゆる二重ステップとするの
が好適である。この材料に対しては格子定数はほぼ0.54
nmとする。上記分数に相当する厚さのある変位は、ドー
ピング元素がシリコン原子の半径とは異なる半径を有す
ると云う事実に基因するものである。砒化ガリウムのよ
うな材料に対しては、格子定数が僅かに異なる値を有す
るが、いわゆる単一のステップは格子定数の1/2に相当
するとともにいわゆる二重ステップは１格子定数に相当
する二重ステップが好適である理由は、１ステップのこ
の高さでは、ほぼ直線状で平行な段部を有するステップ
状プロフィールを形成し得るが、単一のステップの段部
の高さでは、このステップ状プロフィールは一層摩耗し
た段部が得られるようになる。ステップ状プロフィール
が直線状の段部のみでなく、摩耗段部を有する場合に
は、摩耗段部で成長を行うのが好適である。摩耗段部を
本発明とともに用いるのは特に好適でないことは明らか
である。厚い層は数個の細条状サブ領域を積層すること
によって得ることができる。しかし、一般に１段部の高
さに相当するサブ領域の厚さは充分ではない。同様の考
察を幅についても適用する。この幅は、長時間に亘って
ドーピング元素を表面に供給することにより簡単に増大
させることができる。一般に技術的観点から見ると、２
次元の場合と同様に、“デルタドーピング”に関連する
サブ領域を必要とする場合には細条状導体の最小寸法は
理想的となる。この場合には、細条状導電領域に存在す
る自由電荷キャリアは、“δ状”の準１次元の細条状サ
ブ領域に存在するイオンをドーピングすることによって
極めて僅かに妨害されるようになる。これがため、細条
状導電領域の自由電荷キャリアの移動度（μ）は最大と
なり、従って、次式から明らかなように、細条状導電領
域の導電率は最大となる。

Σ＝1/p＝（ｑ＊μ＊ｎ）ここにΣは導電率、ｐは固有抵抗、ｑは単位電荷、ｎ
は細条状導電領域内における自由電荷キャリアのcm3当
たりの数である。細条状導体を電界効果トランジスタに
用いるためには、一般に、高移動度によってのみ導電率
を高くする必要がある。実際上、電荷キャリアの数も大
きくなる（それ自体導電率に寄与する）と、細条状導電
領域の空乏部は比較的高い電圧、例えば5V以上、を必要
とし、この値は仕様に依存して実際に許容し得る電圧よ
りも高くなる。例えば、製造に関連し、細条状サブ領域
の幅または厚さを最小の幅または厚さよりも大きくする
必要のあることを示し得るこの実際的な理由のほかに、
広いまたは厚い細条状サブ領域選定に関する理論的な考
察もある。

本発明半導体装置の他の例では、前記細条状サブ領域
中の不純物の体積濃度を、前記半導体層を構成するバル
ク半導体材料の最大体積濃度よりも高くしたことを特徴
とする。

細条状サブ領域にドーピング元素のみが完全またはほ
ぼ完全に充填されている場合には、極めて高い濃度を部
分的に得ることができる。これは細条状サブ領域の寸法
が小さいために特に可能であり、その結果ドーピング元
素の高濃度により発生するストレスによって半導体層の
品質を著しく劣化するようになる。ドーピング元素の数
が大きいと云う事実により自由電荷キャリアの数も大き
くなり、これにより、細条状サブ領域が位置する細条状
導電領域の自由電荷キャリア（ｎ）の濃度を高くする。
これにより上述した式からも明らかなように、細条状導
電領域の導電率も増大する。また、細条状サブ領域の長
手方向に真下くな寸法を増大することによって自由電荷
キャリアの濃度（ｎ）を増大し、従って、導電率（Σ）
をも増大することができる。これは、特に細条状導電領
域を接続導体として用いる場合に相当する。上述したよ
うにこれは電界効果トランジスタにはほとんど使用しな
い。しかし、細条状サブ領域の寸法を最小にしても、固
体材料における通常の濃度に比較して細条状サブ領域内
のドーピング元素の濃度を極めて高くし得ることは既知
である。

本発明半導体装置の更に他の例では、前記主結晶表面
を（001）面とし、前記近接面が半導体本体表面に平行
になると共に、前記主結晶表面から＜001＞又は＜011＞
方向に高々数度配合方向がずれていることを特徴とす
る。

このような配向ずれを表面に形成することにより平行
段部のステップ状プロフィールを表面に得ることができ
る。１つの段部の高さは半導体本体の格子定数（ａ）の
1/4〜１であり、これら段部（ｗ）間の距離は次式に従
って選択された誤配向（θ）によってきまる。

tan（θ）＝θ＝a/w 上式から明らかなように、角度が小さい場合には角度
のタンジェントは角度に等しくなる。本発明半導体装置
の更に他の例では、前記半導体層が平行な細条状導電領
域の少なくとも２個のグループを有し、これら細条状導
電領域が互いに上下すると共に、一方のグループの細条
状導電領域が隣接するグループの２個の細条状導電領域
の間に位置するように互いに配置したことを特徴とす
る。

この場合には、細条状導電領域の密な堆積を得ること
ができる。細条状サブ領域相対距離が細条状導電領域の
寸法よりも小さいか、または、これに等しい場合には、
３次元超格子を得ることができ、これは準１次元導体で
構成される。かようにして、格子が電荷キャリアの密度
によって依存する限り超格子内に高い移動度を得ること
ができる。投影でみて、細条状導電領域が重なるように
配列し得ることは勿論である。かようにして左程ほど密
でない堆積を得るも、超格子内で電荷キャリアの密度を
増大させることもできる。

本発明半導体装置の更に他の例では、細条状導電領域
をｎ導電型とする。本発明半導体装置は正孔伝導に対し
て極めて有利に用いることもできるが、一般に電子伝導
が好適である。その理由は一般に電子は正孔よりも移動
度が極めて高いからである。

本発明半導体装置の他の例では、半導体層をＶ−Ｖ材
料とする。これら材料、例えば、砒化ガリウムおよび燐
化インジウムが好適である。その理由は固体材料に既に
与えられている移動度が高いからである。

本発明半導体層の更に他の例では、前記細条状導電領
域が40〜200nm幅を有し、前記細条状サブ領域が２〜20n
mの幅を有することを特徴とする。

計算結果に基づきかかる寸法によれば上記材料系の導
電率を最適とすることができる。

本発明半導体装置の他の例では、半導体層はシリコン
を具える。この材料が特に好適である理由はシリコンに
対する技術が高度に研究され尽くしているからである。

本発明半導体層の他の例では、前記細条状導電領域が
約10〜10nmの幅を有し、前記細条状サブ領域が２〜20nm
の幅を有することを特徴とする。

本発明半導体層の他の例では、前記細条状導体部を、
電子回路における接続導体部として用いることを特徴と
する。

この目的のため、細条状導電領域の両端側部にこの細
条状導電領域の長手方向に電流を供給する手段を設け
る。これがため、種々の構成素子および１つの構成素子
の種々の部分の双方は互いに導電的に接続することがで
きる。細条状導電領域の寸法を小さくし、導電率を大き
くすることは回路および構成素子を小型化するうえで極
めて有利である。

本発明半導体層の更に他の例では、前記半導体本体
が、断面とした場合に順次少なくとも比較的低不純物濃
度の半導体基体と、比較的低不純物濃度の半導体層と、
絶縁層とを具え、前記半導体層内に比較的高濃度の自由
電荷キャリヤを有する細条状導電領域のグループを埋設
し、２個の比較的高い不純物濃度の細条状半導体領域を
前記半導体本体表面から半導体層までに形成し、これら
２個の細条状半導体領域の長手方向を前記細条状導電領
域のグループの長手軸線とほぼ直交させると共に、これ
ら２個の細条状半導体領域を細条状導電領域に接続し、
前記絶縁層を半導体本体の表面上の細条状半導体領域間
に配置し、この絶縁層上に導電層を形成したことを特徴
とする。

この装置はソースおよびドレイン間に準１次元導体を
具えるMOS電界効果トランジスタを構成する。この場合
移動度を増大し得るため、極めて高い相互コンダクタン
スを得ることができる。

また、本発明半導体層の製造方法は、半導体基体にス
テップ状プロフィールを形成し、次にこの基体表面に選
択した温度条件下においてステップ状プロフィールの段
部に到達するほど充分に高い表面移動度を有する不純物
原子又は分子を供給し、この段部に前記不純物原子又は
分子が集積して細条状サブ領域を構成し、この細条状サ
ブ領域が単原子層内に位置すると共に前記ステップ状プ
ロフィールの表面の段部と平行に延在し、次に半導体材
料の単一の原子又は分子を供給することにより単原子層
の成長を連結して行なうことを特徴とする。

この場合には、細条状導電領域は細条状サブ領域を囲
むように構成する。成長温度のような選択された成長条
件においてステップ状プロフィールの段部に到達するの
に充分に高い表面移動度を有する元素をドーピング元素
として用いるのが好適である。砒化ガリウムのような材
料に対しては、シリコンその他ｎ導電型のドーピング元
素は好適な元素を構成する。シリコンに対しｎ導電型を
必要とする場合には燐、砒素およびアンチモンが好適で
ある。成長技術としては、OMVPE（有機−金属気相エピ
タキシ）、VPE（気相エピタキシ）またはMBE（分子線エ
ピタキシ）のような気相からの堆積技術を用いることが
できる。従って半導体層は単層の積重ね層とするととも
に細条状サブ領域により一部分を形成する少なくとも１
つの単層を具える。細条状サブ領域の幅は、半導体材料
を構成する元素の存在の下で供給されたドーピング元素
の量によって決まり、また、単位時間当たりの所定供給
の場合にはドーピング元素を表面に供給する時間によっ
て決まる。厚い細条状サブ領域を必要とする場合には次
の単層の成長中正しい量のドーピング元素を正しい瞬時
に、即ち、新たな単層が隣接単層のサブ領域に到達する
瞬時に供給することができる。

本発明半導体装置の製造方法の第１例では単原子層２
個の細条状サブ領域の間に、別の単原子層の細条状サブ
領域が位置するように少なくとも１個の単原子層を成長
させることを特徴とする。

更に他の単層の成長中正しい瞬時にドーピング元素を
供給することにより、細条状サブ領域および細条状導電
領域の密な堆積体を得ることができる。

本発明半導体装置の製造方法の他の例では、前記ステ
ップ状プロフィールの表面が半導体結晶体の主結晶表面
に対してわずかな角度だけ配向ずれを有し、段部の高さ
が半導体結晶の格子定数値又はその半分に対応し、段部
の幅が選択した配向ずれ及び段部の高さによって決定さ
れるように、半導体基体に材料除去処理を施すことによ
り前記ステップ状プロフィールを形成することを特徴と
する。

本発明半導体装置の製造方法の他の例では、前記半導
体層の単原子層及び他の部分の内部に位置する細条状サ
ブ領域を、エピタキシャル成長させるのに十分高い温度
で成長させ、次に半導体層の単原子層及び他の部分を熱
処理により単結晶材料に変成することを特徴とする。

この方法は、シリコン中のSbのように、ドーピング元
素の表面偏析が強い場合には特に重要である。この場合
にはシリコン半導体層およびドーピング元素の双方を常
温で堆積し、その後550℃でSPE（固相エピタキシ）によ
りシリコンの単結晶シリコンへの変成を行うようにす
る。

本発明半導体装置の製造方法の更に他の例では、単原
子層内に位置する細条状サブ領域の成長を、不純物元素
の単原子層を基体表面上に十分に低い温度で形成するこ
とにより行ない、次に十分に高い温度で長時間に亘って
加熱することにより、単原子層の不純物元素の一部をベ
ーキングすることにより基体表面から拡散させて細条状
サブ領域を形成することを特徴とする。

この方法はいわゆる“デジタルドーピング”の２次元
成長時にも順次用い、従って、細条状サブ領域の成長時
にも有利に用いることができる。

（実施例）図面は線図的に表現され正しい倍率で表示されていな
い。特に、厚さ方向の寸法は拡大して示す。実施例を通
じて対応する部材には同一符号を付して説明する。同一
導電型の半導体領域には同一方向のハッチングを付して
表示する。細条状の区域は極めて線図的に図示し、断面
で表示した部分は矩形ではなくほとんど円形のものであ
る。一方、これは、細条状サブ領域の寸法に対する細条
状導体領域の寸法並びに細条状サブ領域の付近に大きな
バンドギャップを有する半導体材料が存在するか否かに
依存する。また、このことは、細条状導電領域中の細条
状サブ領域の正確な位置にも影響を及ぼす。多くの場
合、図面中に表示した細条状サブ領域は細条状導電領域
に対してほぼ芯立てれるように適切に形成する。

第１図は本発明による半導体装置の第１実施例を断面
図で示す。この半導体装置は半導体本体Ｌを有し、その
代表的部分を図面中に図示する。半導体本体Ｌは基体１
を含む。本例では、基体１はドーピング量10¹⁴原子/cm²
で導電型がｐ形のシリコンで構成する。基体１の面５に
階段状の部分（ステップ状プロフィール）を形成する。
基体の面５上に、ドーピング量が10¹⁴原子/cm³でｐ形の
半導体層２を形成する。この半導体層２内に一群の平行
な細条状導電領域３を埋め込む。これら細条状導電領域
３の長手方向は紙面と直交し、本例ではこれら導電領域
３はｎ形とする。これら導電領域３は細条状サブ領域４
を有し、このサブ領域内にドーピング元素が存在し、本
例ではこのドーピング元素をアンチモン原子とする。本
発明においては、細条状導電領域３及び細条状サブ領域
４は側面がそれぞれ平面（v₁,v₂）を以て基体と対向す
るように位置し、これらの平面（v₁,v₂）は主結晶表面
Ｈと極めて近接する近接面とし、本例の場合この主結晶
表面Ｈを紙面と直交する半導体本体Ｌの（001）面とす
る。細条状導電領域３の高さ及び幅は、本例の場合15nm
とし、細条状サブ領域４の幅は約1nmとし、その高さは
約0.3nmとする。この高さ0.3nmはシリコンの格子定数の
約半分に対応する。本発明では細条状サブ領域４の寸法
は極めて小さくすることができる。この理由は、ドーピ
ング元素が、基体表面から半導体層２を経て形成されて
いるステップ状プロフィール５の段部に近接して選択的
にドープされているからである。細条状サブ領域４を微
小寸法とすることができることにより、本発明により多
数の利点が達成される。第１に、細条状サブ領域が形成
されることにより細条状導電領域における自由電荷の移
動が乱れず、この結果導電領域において高い移動度つま
り高い導電率が得られる。第２に、サブ領域が極めて高
濃度のドーピング材料を含むことができるので、この結
果細条状導電領域における自由電荷の濃度つまり導電率
を極めて高くすることができる。しかも、微小寸法であ
るにも拘わらず半導体層２にほとんど機械的な応力が発
生せず、この半導体層２は優れた結晶特性及び電気的特
性を有することができる。本例では、細条状サブ領域４
間の相対距離を約50nmとする。図示の細条状導電領域３
は、電子回路における極めて微小寸法の接続導体部とし
て用いることができる。

この半導体装置は以下のようにして製造することがで
きる（第４図〜第６図参照）。ドーピング濃度10¹⁴原子
/cm³で厚さが約500〜1000μｍのｐ形シリコン単結晶基
体１を出発材料とする。基体１は、例えば半導体結晶ス
ライスを鋸波状に形成することにより得られ、配向Ｖを
有する基板面V₁は、配向方向ｈ（本例では〈001〉方
向）を有する主結晶表面Ｈ（本例では（001）面）に対
して僅かに角度θだけずれている。本例では、基体表面
V₁を、（001）面から第４図の符号ｋで示す〈011〉方向
に僅かにずれるように形成する。その後、MBE（分子線
エピタキシ）を利用して700℃の条件下でシリコン原子
を基体上に投射することによりシリコン単原子層２を基
体１上に結晶成長させる。このシリコン単原子層２の成
長は、いわゆる“ステップフロー（step flow）”に従
って行なう。基体表面に到達したシリコン原子はステッ
プ状プロフィール５の段部まて移動し、その段部に集積
する。けだし、エネルギー的に極めて良好な位置が段部
に存在するためである。次に（第５図参照）、シリコン
単原子層を繰り返し数回成長させ（本例の場合１回成長
させ）、これにより半導体層２が形成される。次に（第
６図参照）、650℃の条件下においてアンチモン原子を
半導体層２の表面に供給する。これらアンチモン原子の
表面移動度は十分に高いから、半導体層２に形成されて
いるステップ状プロフィール５の一方の段部に到達す
る。この瞬時にアンチモン原子が半導体層２内に拡散
し、この結果、細条状サブ領域４及びその周囲の細条状
導電領域３の一部が形成されている。次に、シリコン原
子だけを供給することにより単原子層の成長を連続して
行ない、この結果第１図の構造体が得られる。一群の細
条状サブ領域間の相対的距離は、方向ｈの主結晶表面ｈ
に対する近接面V₁,V₂（角度、Ｖを有する）の配向ずれ
θによって決定される。本例では、θを0.3゜とし、細
条状サブ領域４の高さを0.3nmとする。この結果、細条
状サブ領域４間の相対距離Ｗは、tanθ＝0.3/Wにより規
定され、Ｗ＝52nmとなる。

第２図は本発明による半導体装置の第２実施例の構成
を断面として示す。本例においては、半導体層２は２個
のグループの細条状導電領域（3,13）を含み、これら導
電領域は２個の互いに平行な面（V₂,V₃）を以てそれぞ
れ基体１と対向するように位置し、これら２個の面
（V₂,V₃）は第１実施例と同一の近接面を表わす。本例
では、一方のグループ３の細条状導電領域とこれに近接
する他方のグループ13の細条状導電領域との間の距離は
約10nmとし、同一グループの２個の導電領域間距離より
も一層小さくする。従って、一方のグループの細条状導
電領域が他方のグループの細条状導電領域とオーバラッ
プし、電荷キャリャの濃度が増大することになる。他の
事項、すなわち導電型及び不純物濃度は第１実施例と等
しくする。製造プロセスも第１実施例とはほとんど同じ
である。唯一の差異は、細条状サブ領域４を部分的に成
長させた後（第６図参照）、シリコンだけから成る細条
状区域を部分的に形成し、その後第２グループを構成す
る細条状サブ領域14を部分的に形成する点にある。

第３図は本発明による半導体装置の第３実施例の構成
を断面図として示す。本例でも、半導体層２は細条状導
電領域（3,23）の２個のグループを含み、この導電領域
はそれぞれ細条状サブ領域（4,24）を有し、これら細条
状サブ領域は２個の互いに平行な面（V₂,V₃）を以て基
板と対向するように位置し、これら平行面は第２実施例
と同様な近接面を表わす。本例では、一方のグループ
（３）の細条状導電領域と他方のグループ（23）の隣接
する細条状区域との間の距離は約15nmとし、同一グルー
プの２個の細条状導電領域間の距離よりも一層小さくす
る。一方のグループの細条状導電領域は他方のグループ
の導電領域とちょうどオーバラップし、これにより移動
度が増大する。他の事項すなわち導電型及び不純物濃度
は第１実施例と等しくする。製造プロセスも前述した実
施例とほとんど同一である。唯一の差異は、細条状導電
領域４を形成した後（第６図参照）、単原子層内におい
て、第１グループの中間位置に細条状サブ領域24を次の
単原子層として成長させることである。このようにする
ことにより、２個のグループの一部を構成する細条状導
電領域の最高の濃度区域が形成され、これら細条状導電
領域が相互にちょうどオーバラップし、自由電荷密度つ
まり導電率が極めて高くなる。

第７図は本発明による半導体装置の別の実施例を断面
として示す。この実施例は半導体本体Ｌを具える電界効
果トランジスタである。半導体本体Ｌは基体１を具え、
本例では基体１を10¹⁴原子/cm³の不純物濃度のｐ形シリ
コンとする。そして、基体表面５にステップ状プロフィ
ールを形成する。この階段状の基体表面上に不純物濃度
が10¹⁴原子/cm³でｐ形のシリコンから成る半導体層２を
形成する。この半導体層２内に一群の平行な細条状導電
領域３を埋設する。これら細条状導電領域の長手方向は
紙面と平行とする。本例では細条状導電領域３をｎ形と
し、細条状サブ領域４を有し、このサブ領域内にドーピ
ング元素を存在させ、本例ではこのドーピング元素をリ
ンとする。第７図に示す電界効果トランジスタのVIII−
VIII線で切った断面を第８図に示し、その平面図を第９
図に示す。本発明においては、細条状導電領域３及び細
条状サブ領域４は面（V₁,V₂）を以て基体と対向するよ
うに位置し、この面（V₁,V₂）は主結晶表面Ｈの近接面
を表わす。本例では、主結晶面は半導体本体Ｌの紙面と
直交する（001）面とする。本例では、細条状導電領域
３の高さ及び幅は約15nmとし、細条状サブ領域の幅は1n
mとし、その高さは、シリコンの格子定数の半分に対応
する0.3nmとする。本発明により細条状サブ領域４の寸
法を極めて小さくすることができる。この理由は、ドー
ピング元素が、基体表面から半導体２に亘って形成され
ているステップ状プロフィール５の段部に近接して選択
的に堆積するからである。本発明により細条状サブ領域
を微小寸法とすることにより、種々の効果が達成され
る。第１に、細条状導電領域における自由電荷の移動が
サブ領域による影響をほとんど受けないことである。こ
の結果、導電領域において高い移動度つまり高い導電率
が得られる。第２の作用効果は、細条状サブ領域が極め
て高い不純物濃度を有することができ、この結果導電領
域３において自由電荷密度つまり導電率を極めて高くす
ることができる。しかも、導電率が高くなっても、サブ
領域の寸法が極めて小さいため半導体層２内に機械的応
力がほとんど発生せず、従ってこの半導体層２を良好な
結晶特性及び電気特性のものとすることができる。本例
では、細条状サブ領域間の相対距離は約20nmとする。従
って、細条状サブ領域４の相対距離を除き、本例の半導
体装置は第１図に示す実施例とはほとんど相違していな
い。簡単化するために、基体１の表面及び半導体層２に
形成したステップ状プロフィールは削除することができ
る。この半導体装置は、さらに半導体層２内に埋設した
２個の細条状半導体区域10,11を具える。これら細条状
半導体区域はｎ形で不純物濃度が約10¹⁹原子/cm³であ
り、細条状導電領域4,14と電気的に接続する。半導体本
体６の表面上に、電界効果トランジスタのソース及びド
レイン領域をそれぞれ構成する前述した細条状半導体区
域10及び11の間にSiO₂を含む別の細条状領域15を形成す
る。この別の細条状領域はゲート絶縁膜として作用し、
この領域15上に細条状の導体領域12を形成する。この導
体領域12はタングステンを含み電界効果トランジスタの
ゲート電極を構成する。ソース領域10及びドレイン領域
11の寸法は、１×３μm²とする。ゲート電極12の寸法は
0.5×３μm²とし、細条状領域15の寸法は1.0×３μm²と
する。個々のトランジスタは、半導体本体の表面に形成
した分離溝16により相互に分離する。ソース領域10及び
ドレイン領域11の深さは約0.1μｍとし、ゲート電極の
厚さは0.1μｍとし、細条状導電領域4,14は約20nmの深
さの位置に存在する。前述したように、導電領域4,14は
極めて高い導電率を有しているから、本例のMOS電界効
果トランジスタは、同一寸法の従来のMOS電界効果トラ
ンジスタよりも一層高い相互コンダクタンスを有してい
る。

本例の電界効果トランジスタは、以下のようにして製
造することができる。はじめに、半導体本体を、第１図
〜第３図に示す半導体装置について説明した方法で形成
する。この半導体本体上に、厚さ10〜20nmの酸化層を熱
酸化により形成する。次に、マスキング層を構成する例
えばフォトラッカ層を半導体本体上に形成し、このマス
キング層にフォトリソグラフィにより窓を形成しソース
領域10及びドレイン領域11を構成する区域をエッチング
する。そし、例えばリンイオンをイオン注入してソース
領域10及びドレイン領域11を形成する。フォトラッカ層
を除去し清浄にした後、例えばスパッタリングによりタ
ングステンを含む層12を半導体表面上に形成する。次
に、この層の一部をリソグラフィにより除去し通常のエ
ッチ剤でエッチングし、ゲート電極12を形成する。この
フォトリソグラフィ及びエッチングにより、分離溝16も
形成する。最後に、ソース領域及びトレイン領域に電極
を通常の方法により形成する。

尚、半導体層は別の導電型のものとすることができ、
その不純物濃度も変更することができ、さらに、ドーピ
ング元素も種々の材料を用いることができる。

本発明は上述した実施例だけに限定されず種々の変形
や変更が可能である。例えば、半導体材料の組成は、前
述した実施例に用いた組成以外の組成の半導体材料を用
いることができる。さらに、２元化合物半導体、３元化
合物半導体或はIII−Ｖ族半導体材料も用いることがで
きる。この場合、ドーピング元素を含む細条状サブ領域
が擬似単方向ヘテロ構造体、例えばガリウム砒素−グリ
ウムアルミニウム砒素材料系において最高のバンドエッ
ジを有する材料（ガリウムアルミニウム砒素）から成る
領域内にヘテロ接合部に近接して含まれる半導体装置を
形成することができる。さらに、本発明は、MOS電界効
果トランジスタだけでなくMES型の電界効果トランジス
タ並びにバイポーラトランジスタにも適用することがで
きる。バイポーラトランジスタに適用すれば、本発明に
よる細条状導体領域を利用することにより、極めて薄く
且つ高導電性のベース領域を形成することができる。こ
の結果、優れた特性を有するバイポーラトランジスタを
得ることができる。さらに、細条状導電領域が互いにオ
ーバラップしていない場合、特有の作用効果が得られ
る。すなわち、細条状導電領域と直交する方向における
部位の導電率が極めて低くなり、この作用効果は種々の
用途に利用することができる。例えば、多数の細条状導
電区域がトランジスタの一部を構成する場合、細条状導
電領域と直交する方向の導電率が制限されるためソース
からドレインに流れる電流がゲート電極でカバーされる
区域外へ流出する量が極めて小さくなる。この結果、半
導体装置を互いに極めて接近して配置することができ一
層良好な特性を達成することができる。

【図面の簡単な説明】

第１図は本発明による半導体装置の第１実施例の構成を
示す断面図、第２図は第２実施例の構成を示す断面図、第３図は第３実施例の構成を示す断面図、第４図〜第６図は第１図に示す半導体装置の順次の製造
工程を示す線図、第７図は本発明によるMOS電界効果トランジスタの構成
を示す断面図、第８図は第７図のMOS電界効果トランジスタのVIII−VII
I断面図、第９図は第７図に示す電界効果トランジスタの平面図で
ある。１……基体２……半導体層 3,13,23……細条状導電領域 4,14,24……細条状サブ領域５……ステップ状プロフィールＬ……半導体本体

Claims

(57)【特許請求の範囲】

【請求項１】半導体基体、及びこの半導体基体上に形成
した半導体層を有する半導体本体を具え、前記半導体層
が、その導電率よりも高い導電率を有する平行な細条状
導電領域の少なくとも１個のグループを含み、これら細
条状導電領域が埋設されると共に細条状サブ領域を含
み、このサブ領域中に不純物元素が存在する半導体装置
において、前記細条状導電領域及び細条状サブ領域を、
その側面が、半導体本体の主結晶表面に極く近接したほ
ぼ同一の平面で前記半導体基体と対向させるように構成
したことを特徴とする半導体装置。
【請求項２】請求項１に記載の半導体装置において、前
記細条状導電領域が、その長手方向と直交する方向に、
その中に存在する自由電荷の波長にほぼ等しい寸法を有
することを特徴とする半導体装置。
【請求項３】請求項１又は２に記載の半導体装置におい
て、前記細条状サブ領域の相対距離を、前記細条状導電
領域の寸法よりも小さくしたことを特徴とする半導体装
置。
【請求項４】請求項1,2又は３に記載の半導体装置にお
いて、前記細条状サブ領域が、その長手方向と直交する
方向において、前記半導体層の半導体材料の格子定数の
1/4以上の寸法を有することを特徴とする半導体装置。
【請求項５】請求項１から４までのいずれか１項に記載
の半導体装置において、前記細条状サブ領域中の不純物
の体積濃度を、前記半導体層を構成するバルク半導体材
料の最大体積濃度よりも高くしたことを特徴とする半導
体装置。
【請求項６】請求項１から５までのいずれか１項に記載
の半導体装置において、前記主結晶表面を（001）面と
し、前記近接面が半導体本体表面にほぼ平行になると共
に、前記主結晶表面から＜011＞又は＜011＞方向に高々
数度配向方向がずれていることを特徴とする半導体装
置。
【請求項７】請求項１から６までのいずれか１項に記載
の半導体装置において、前記半導体層が平行な細条状導
電領域の少なくとも２個のグループを有し、これら細条
状導電領域が互いに上下すると共に、一方のグループの
細条状導電領域が隣接するグループの２個の細条状導電
領域の間に位置するように互いに配置したことを特徴と
する半導体装置。
【請求項８】請求項１から７までのいずれか１項に記載
の半導体装置において、前記細条状導電領域をｎ形半導
体としたことを特徴とする半導体装置。
【請求項９】請求項８に記載の半導体装置において、前
記半導体層をIII−Ｖ族半導体材料で構成したことを特
徴とする半導体装置。
【請求項１０】請求項９に記載の半導体装置において、
前記細条状導電領域が40〜200nmの幅を有し、前記細条
状サブ領域が２〜20nmの幅を有することを特徴とする半
導体装置。
【請求項１１】請求項１から８までのいずれか１項に記
載の半導体装置において、前記半導体層をシリコンで構
成したことを特徴とする半導体装置。
【請求項１２】請求項11に記載の半導体装置において、
前記細条状導電領域が約10〜100nmの幅を有し、前記細
条状サブ領域が２〜20nmの幅を有することを特徴とする
半導体装置。
【請求項１３】請求項１から12までのいずれか１項に記
載の半導体装置において、前記細条状導電領域を、電子
回路における接続導体部として用いることを特徴とする
半導体装置。
【請求項１４】請求項９から12までのいずれか１項に記
載の半導体装置において、前記半導体本体が、断面とし
た場合に順次少なくとも比較的低不純物濃度の半導体基
体と、比較的低不純物濃度の半導体層と、絶縁層とを具
え、前記半導体層内に比較的高濃度の自由電荷キャリヤ
を有する細条状導電領域のグループを埋設し、２個の比
較的高い不純物濃度の細条状半導体領域を前記半導体本
体表面から半導体層までに形成し、これら２個の細条状
半導体領域の長手方向を前記細条状導電領域のグループ
の長手軸線とほぼ直交させると共に、これら２個の細条
状半導体領域を細条状導電領域に接続し、前記絶縁層を
半導体本体の表面上の細条状半導体領域間に配置し、こ
の絶縁層上に導電層を形成したことを特徴とする半導体
装置。
【請求項１５】請求項１から13までのいずれか１項に記
載の半導体装置において、細条状導電領域の長手方向に
沿って電流を供給する手段を有することを特徴とする半
導体装置。
【請求項１６】請求項１から15までのいずれか１項に記
載の半導体装置を製造するに際し、半導体基体にステッ
プ状プロフィールを形成し、次にこの基体表面に選択し
た温度条件下においてステップ状プロフィールの段部に
到達するほど十分に高い表面移動度を有する不純物原子
又は分子を供給し、この段部に前記不純物原子又は分子
が集積して細条状サブ領域を構成し、この細条状サブ領
域が単原子層内に位置すると共に前記ステップ状プロフ
ィールの表面の段部と平行に延在し、次に半導体材料の
単一の原子又は分子を供給することにより単原子層の成
長を連続して行なうことを特徴とする半導体装置の製造
方法。
【請求項１７】請求項16に記載の半導体装置の製造方法
において、単原子層の２個の細条状サブ領域の間に、別
の単原子層の細条状サブ領域が位置するように少なくと
も１個の単原子層を成長させることを特徴とする半導体
装置の製造方法。
【請求項１８】請求項16又は17に記載の半導体装置の製
造方法において、前記ステップ状プロフィールの表面が
半導体結晶体の主結晶表面に対してわずかな角度だけ配
向ずれを有し、段部の高さが半導体結晶の格子定数値又
はその半分に対応し、段部の幅が選択した配向ずれ及び
段部の高さによって決定されるように、半導体基体に材
料除去処理を施すことにより前記ステップ状プロフィー
ルを形成することを特徴とする半導体装置の製造方法。
【請求項１９】請求項16,17又は18に記載の半導体装置
の製造方法において、前記半導体層の単原子層及び他の
部分の内部に位置する細条状サブ領域を、エピタキシャ
ル生長させるのに十分高い温度で成長させ、次に半導体
層の単原子層及び他の部分を熱処理により単結晶材料に
変成することを特徴とする半導体装置の製造方法。
【請求項２０】請求項16,17又は18に記載の半導体装置
の製造方法において、単原子層内に位置する細条状サブ
領域の成長を、不純物元素の単原子層を基体表面上に十
分に低い温度で形成することにより行ない、次に十分に
高い温度で長時間に亘って加熱することにより単原子層
の不純物元素の一部をベーキングすることにより基体表
面から拡散させて細条状サブ領域を形成することを特徴
とする半導体装置の製造方法。