JP2009512185A - 半導体ｓｏｉデバイス - Google Patents

半導体ｓｏｉデバイス Download PDF

Info

Publication number
JP2009512185A
JP2009512185A JP2008534140A JP2008534140A JP2009512185A JP 2009512185 A JP2009512185 A JP 2009512185A JP 2008534140 A JP2008534140 A JP 2008534140A JP 2008534140 A JP2008534140 A JP 2008534140A JP 2009512185 A JP2009512185 A JP 2009512185A
Authority
JP
Japan
Prior art keywords
substrate
epitaxial layer
semiconductor
region
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008534140A
Other languages
English (en)
Inventor
ユアン ヴォルフガング
シュリテンホルスト ホルガー
バウアー ライナー
ヴァン ゲッフェン マルク
クラフト カール−ハインツ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of JP2009512185A publication Critical patent/JP2009512185A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)

Abstract

本発明は、基板(11)と、少なくとも１つの半導体素子（T）が設けられたシリコンを具える半導体本体(12)とを有する半導体デバイス(10)を製造する方法であって、シリコンを具えるエピタキシャル半導体層(1)を、第１の半導体基板(14)上で成長させ、前記エピタキシャル層(1)内に、分割領域(2)を形成し、前記第１の基板(14)の、前記分割領域(2)を設けた前記エピタキシャル層(1)の側に、第２の基板(11)を、前記エピタキシャル層(1)との間に電気絶縁領域(3)を介在させて、ウェハ結合によって結合し、このように形成した構造体を、前記分割領域(2)の位置で分割し、その結果、前記第２の基板(11)が、前記絶縁領域(3)上に、前記半導体素子（T）が形成される前記半導体本体(12)を形成する前記エピタキシャル層の一部分（1A）を有する前記基板(11)を形成する、半導体デバイスの製造方法に関するものである。本発明によれば、エピタキシャル層(1)の厚さを３μｍより厚く選択する。厚さが５〜１５μｍであることが好適である。最良の結果は、７〜１３μｍの厚さのときに得られる。デバイス10、特に高電圧ＦＥＴが、高い歩留まりでかつ均一特性（例えばリーク電流）で容易に得られる。本発明はＳＯＩ構造12の製造方法およびこの方法で得られるＳＯＩ構造12も含む。

Description

本発明は、基板と、少なくとも１つの半導体素子が設けられたシリコンを具える半導体本体とを有する半導体デバイスを製造する方法であって、シリコンを具えるエピタキシャル半導体層を、第１の半導体基板上に成長させ、前記エピタキシャル層内に、分割領域を形成し、前記第１の基板の、前記分割領域を設けた前記エピタキシャル層の側に、第２の基板を、前記エピタキシャル層との間に電気絶縁領域を介在させて、ウェハ結合によって結合し、このように形成した構造体を、前記分割領域の位置で分割し、その結果、前記第２の基板が、前記絶縁領域上に、前記半導体素子が形成される前記半導体本体を形成する前記エピタキシャル層の一部分を有する前記基板を形成する、半導体デバイスの製造方法に関するものである。
本発明は、このような方法によって得られる半導体デバイス、このような方法で用いるのに適した半導体本体の製造方法、およびこのような方法によって得られる半導体本体に関するものである。
本発明の方法は、ＩＣ（集積回路）のような半導体デバイスを作製するのに非常に適している。しかし、ディスクリートデバイスのような他のデバイスも同様に、本発明の方法によって得ることができる。
冒頭の段落に記載された方法は、１９９９年７月１３日に公開された特開平１１−１９１６１７から既知である。この公報には、いわゆるＳＯＩ（シリコン・オン・インシュレータ）ウェハ構造のデバイスの製造方法が記載されている。第１実施例の方法では、０．５〜２．５μｍの範囲の厚さを有するシリコンのエピタキシャル層を第１シリコン基板上に形成する。その後、エピタキシャル層上に、酸化物層の形の絶縁領域を熱酸化によって形成する。次に、水素イオンを、酸化物層を通してその下のエピタキシャル層に注入することによって、分割領域をエピタキシャル層内に形成する。次に、シリコンの第２基板を、第１基板上のエピタキシャル層上の酸化物層にウェハ結合する。得られた構造体を分割領域で分割する分割プロセスの後、第２基板は、シリコンを具える半導体本体を形成するエピタキシャル層の一部分を絶縁領域の上に有する、製造すべき半導体デバイスの基板を形成し、この半導体本体には、１つ以上の半導体素子を形成することができる。
このような方法の欠点は、適切な半導体デバイスの歩留まりが、特定の半導体素子（例えばＦＥＴおよび特に高電圧ＦＥＴ（電界効果トランジスタ）を含む半導体デバイスの場合には非常に低いということである。
本発明の目的は、上述した欠点を解消し、デバイス、特に高電圧ＦＥＴを含むデバイスを高い歩留まりで製造する方法を提供することにある。
この目的を達成するために、冒頭の段落に記載されたタイプの方法において、エピタキシャルの厚さは、３μｍより大きく選択することを特徴とする。本発明は、エピタキシャル層の一部分上に形成されるＦＥＴのゲート酸化膜が横方向に変化する厚さを有し、例えばトランジスタの電界および充電キャパシタンス挙動に局所的差異を生ずるという事実によって、特に高圧ＦＥＴの製造の歩留まりが制限されるという驚くべき認識に基づくものである。これらの差異は、例えば、リーク電流あるいはブレークダウン特性の違いになり、歩留まりを減少させる。
さらに、本発明は、このようなゲート酸化膜の変化する厚さは、若干のピラミッド状の欠陥のファセットがエピタキシャル層の表面の局所的に異なる酸化速度を引き起こすことによって生じるという認識に基づくものである。ゲート酸化膜を形成する温度を上昇させると、ゲート酸化膜、通常熱酸化物の厚さの差異は減少し、あるいは消滅しさえする。しかし、このような上昇した温度は、先進プロセスにおける低い熱量の要件によって不可とされる。最後に、本発明は、エピタキシャル層の厚さを３μｍより大きい値に、好ましくは５〜１５μｍの範囲の値まで増加することによって、このような欠陥を取り除くことができるという認識に基づくものである。
最良の結果は、厚さが７〜１３μｍの値のときに得られた。これより厚い値も同様に適切であるが、プロセス時間が増加するので回避されるべきである。問題となる欠陥は大きさが０．３〜１．３μｍ変化し、それゆえ、このような欠陥の影響はエピタキシャル層の通常の厚さですでに消滅していると予想されるので、これは、全く驚くべきことである。
本発明の方法によって、高電圧、すなわち、２０Ｖから例えば１５０Ｖの間の動作電圧を有する半導体デバイスが高い歩留まりで得られる。
分割領域を、エピタキシャル層の表面から０．０５〜２．０μｍ離れた位置に、水素注入によって形成することが好ましい。これは、シリコン具える半導体本体がほぼ同一の厚さを有することを意味する。
本発明の方法の重要な実施例では、第２の基板のために半導体基板を選択し、電気絶縁領域を電気的絶縁層で形成し、この電気的絶縁層を、ウェハ結合前に、第２の基板上に堆積あるいは成長させる。このような方法で、製造プロセスの歩留まりが更に改善されることが分かった。これは、この好適実施例では、絶縁領域が他の（第２の）基板上に存在するため、絶縁領域を通さずに注入を行うので、分割領域の位置をより均一に正確に形成できるという事実によって説明できる
半導体素子、特に高電圧ＦＥＴを、第２基板上の絶縁層上に残留しているエピタキシャル層の一部分に、例えば、シリコン上に熱酸化物を形成し、その上にゲート領域を形成するとともに、（投影図で見て）ゲート領域に接するソースおよびドレイン領域を適切なイオン注入によって半導体本体の表面に形成することによって、形成する。
本発明は、本発明の方法によって得られた半導体デバイスも更に含む。
さらに、本発明は、シリコンと基板を具える半導体本体を製造する方法であって、シリコンを具えるエピタキシャル半導体層を、第１の半導体基板上で成長させ、前記エピタキシャル層内に、分割領域を形成し、前記第１の基板の、前記分割領域を設けた前記エピタキシャル層の側に、第２の基板を、前記エピタキシャル層との間に電気絶縁領域を介在させて、ウェハ結合によって結合し、このように形成した構造体を、前記分割領域の位置で分割し、その結果、前記第２の基板が、前記絶縁領域上に、前記半導体本体を形成する前記エピタキシャル層の一部分を有する前記基板を形成する、半導体本体の製造方法において、前記エピタキシャル層の厚さを３μｍより厚く選択することを特徴とするものである。この方法により、高電圧ＦＥＴを含む半導体デバイスを形成するのに用いることができる、いわゆるＳＯＩ（シリコン・オン・インシュレータ）構造を有する半導体本体が得られる。
デバイスの製造および半導体本体の製造は一箇所であるいは一製造業者によって行われる必要はないので、この方法で得られる半導体本体はそれ自体が魅力的な製品となる。
本発明のこれらのおよびその他の態様は、図面とともに以下の実施例を参照しながら明らかにされる。
図面は概略図であり、一定の比率では描かれていなく、厚さ方向の寸法は明確にするために特に誇張して描かれている。各種図面において、対応する部分は同一の参照符号および同一のハッチングで描かれている。
本実施例で製造される半導体素子は高電圧の電界効果トランジスタである。
デバイス10の製造の第１ステップにおいて（図１参照）、第１基板14（この例ではシリコン）に、１２μｍの厚さのシリコン（この例では純粋なシリコン）を具えるエピタキシャル層１を設ける（図２ａ参照）。この堆積は、０．１５〜１ａｔｍの圧力、１０００〜１２００°Ｃの温度で行う。この例では、エピタキシャル層1は、約１０１５ａｔ／ｃｍ３（固有抵抗約１３Ωｃｍ）のドーピング濃度でｐ型ドープされている。さらに、標準の厚さを有する第２基板11（この例ではシリコン）を用意する（図２ｂ参照）。両基板11、14は、この例では、ｐ導電型であり、真性材料のドーピング濃度から、例えば約１０１５ａｔ／ｃｍ３までの範囲のドーピング濃度を有する。
次に、第１基板14上のシリコン・エピタキシャル層1内に分割領域2を形成する（図３ａ参照）。これは、エピタキシャル層1に水素を注入することによって行う。このように、エピタキシャル層1は２つの部分1A、1Bに分割され、一方の部分1Aは、厚さ０．０５〜２．０μｍ（この例では１．５μｍ）を有し、他方の部分1Bはエピタキシャル層1の残りの厚さを具える。注入エネルギーは１０〜４００ｋｅＶの範囲であり、この例で２００ｋｅＶであり、ドーズ量は１０１６〜１０１７ａｔ／ｃｍ２の範囲であり、この例で約５×１０１６ａｔ／ｃｍ２である。
さらに、第２基板11に、この例では、約１０５０°Ｃで、酸素を含む雰囲気にさらすことよって形成される熱酸化シリコン層3の形で、電気的絶縁層3を設ける（図３ｂ参照）。得られた酸化物層3は、０．１〜１μｍ（この例では１μｍ）の厚さを有する。
その後、電気絶縁層3を設けた第２の基板11を、第１の基板14の、すでにこの段階で分割領域2が設けられているエピタキシャル層1の側に、ウェハ結合する（図４参照）。図５にその結果得られた構造を示す。
次に、図５の構造に分割処理を施し、この分割処理は、炉内で、Ｎ２雰囲気下で、１ａｔｍの圧力で、５００〜６００°Ｃの範囲の温度まで、この例では５００°Ｃに加熱するステップを具える（図６参照）。この処理によって、図５の構造を分割領域2の両側で２つの部分に分割し、上の部分がこの段階における製造すべきデバイス10（上下逆に図示されている）を形成する。
次に、デバイス10は正しい向きに図示され、絶縁層3上のエピタキシャル層1A内にトランジスタTを形成する（図７参照）。トランジスタTは、この例では３０ｎｍの熱酸化物であるゲート酸化膜4を有し、このゲート酸化膜4上に、多結晶シリコンのゲート領域5を形成する。ゲート領域5と整列させて、ｎ型のソースおよびドレイン領域6、7をエピタキシャル部分1Aのシリコン内に形成する。この例では、ＭＯＳ（金属酸化膜半導体）ＦＥＴトランジスタTは、その動作電圧が２０〜１２０Ｖの範囲内になるように、設計され、寸法決定される。ゲート領域5、ソース領域6およびドレイン領域7には、図示しないが適切な接続領域が設けられる。
実装に適した個別のデバイス10は、エッチングやソーイングのような分割技術を適用した後に得られる。本発明の方法により、高電圧ＭＯＳＦＥＴデバイス10が、高い歩留まりでかつ均一の特性で得られる。
本発明が本願明細書で記載されている実施例に限定されないこと、および、本発明の範囲内で、多くの変更および修正が当業者に可能であることは明らかである。
例えば、ディスクリートＭＯＳＦＥＴデバイスの製造について記載してきたが、本発明が、特に、（Ｃ）ＭＯＳ、ＢＩ（Ｃ）ＭＯＳ ＩＣのような（高電圧の）ＩＣおよびバイポーラＩＣの製造に適している点に留意されたい。
さらに、様々な変更が個々のステップに関して可能である点に留意されたい。例えばＶＰＥ（気相エピタキシー）の代わりに、ＭＢＥ（分子線エピタキシー）またはＡＬＥ（原子層エピタキシー）のような他のエピタキシャル成長技術を用いることができる。絶縁層に、ＣＶＤ（化学気相成長）のような他の堆積技術を用いることもでき、絶縁層はシリコン窒化物のような他の誘電材料から作製することもできる。シリコンを具えるエピタキシャル層は、シリコンとゲルマニウムの混晶のような他の材料を具えることができる。
分割領域を、水素イオンの代わりにヘリウム・イオンをエピタキシャル層に注入するというような、他の方法で形成することもできる。
最後に、実施例において、ステップが同時に生じると記載しているが、これは必要な限定ではなく、単に一例なだけである点に留意されたい。
本発明の方法による半導体デバイスの一製造ステップにおける断面図である。 本発明の方法による半導体デバイスの一製造ステップにおける断面図である。 本発明の方法による半導体デバイスの一製造ステップにおける断面図である。 本発明の方法による半導体デバイスの一製造ステップにおける断面図である。 本発明の方法による半導体デバイスの一製造ステップにおける断面図である。 本発明の方法による半導体デバイスの一製造ステップにおける断面図である。 本発明の方法による半導体デバイスの一製造ステップにおける断面図である。

Claims (10)

  1. 基板と、少なくとも１つの半導体素子が設けられたシリコンを具える半導体本体とを有する半導体デバイスを製造する方法であって、
    シリコンを具えるエピタキシャル半導体層を、第１の半導体基板上に成長させ、
    前記エピタキシャル層内に、分割領域を形成し、
    前記第１の基板の、前記分割領域を設けた前記エピタキシャル層の側に、第２の基板を、前記エピタキシャル層との間に電気絶縁領域を介在させて、ウェハ結合によって結合し、
    このように形成した構造体を、前記分割領域の位置で分割し、
    その結果、前記第２の基板が、前記絶縁領域上に、前記半導体素子が形成される前記半導体本体を形成する前記エピタキシャル層の一部分を有する前記基板を形成する、半導体デバイスの製造方法において、
    前記エピタキシャル層の厚さを３μｍより厚く選択することを特徴とする半導体デバイスの製造方法。
  2. 前記エピタキシャル層の厚さが、５〜１５μｍであることを特徴とする請求項１に記載の方法。
  3. 前記エピタキシャル層の厚さが、７〜１３μｍであることを特徴とする請求項１または２に記載の方法。
  4. 前記分割領域を、前記エピタキシャル層の表面から０．０５〜２．０μｍ下に、水素注入によって形成することを特徴とする請求項１〜３のいずれかに記載の方法。
  5. 前記第２の基板のために半導体基板を選択し、前記電気絶縁領域を電気的絶縁層で形成し、前記電気的絶縁層を、前記ウェハ結合前に、前記第２の基板上に堆積あるいは成長させることを特徴とする請求項１〜４のいずれかに記載の方法。
  6. 前記半導体素子が、電界効果トランジスタであることを特徴とする請求項１〜５のいずれかに記載の方法。
  7. 前記電界効果トランジスタが、高電圧電界効果トランジスタであることを特徴とする請求項６に記載の方法。
  8. 請求項１〜７に記載の方法によって得られた半導体デバイス。
  9. シリコンと基板を具える半導体本体を製造する方法であって、
    シリコンを具えるエピタキシャル半導体層を、第１の半導体基板上で成長させ、
    前記エピタキシャル層内に、分割領域を形成し、
    前記第１の基板の、前記分割領域を設けた前記エピタキシャル層の側に、第２の基板を、前記エピタキシャル層との間に電気絶縁領域を介在させて、ウェハ結合によって結合し、
    このように形成した構造体を、前記分割領域の位置で分割し、
    その結果、前記第２の基板が、前記絶縁領域上に、前記半導体本体を形成する前記エピタキシャル層の一部分を有する前記基板を形成する、半導体本体の製造方法において、
    前記エピタキシャル層の厚さを３μｍより厚く選択することを特徴とする半導体本体の製造方法。
  10. 請求項９に記載の方法によって得られた半導体本体。
JP2008534140A 2005-10-06 2006-10-05 半導体ｓｏｉデバイス Withdrawn JP2009512185A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP05109284 2005-10-06
PCT/IB2006/053642 WO2007039881A2 (en) 2005-10-06 2006-10-05 Semiconductor soi device

Publications (1)

Publication Number Publication Date
JP2009512185A true JP2009512185A (ja) 2009-03-19

Family

ID=37763809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008534140A Withdrawn JP2009512185A (ja) 2005-10-06 2006-10-05 半導体ｓｏｉデバイス

Country Status (6)

Country Link
US (1) US20100001322A1 (ja)
EP (1) EP1943670B1 (ja)
JP (1) JP2009512185A (ja)
CN (1) CN101322229B (ja)
TW (1) TW200733244A (ja)
WO (1) WO2007039881A2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102945795B (zh) * 2012-11-09 2015-09-30 湖南红太阳光电科技有限公司 一种宽禁带半导体柔性衬底的制备方法
FR3064398B1 (fr) * 2017-03-21 2019-06-07 Soitec Structure de type semi-conducteur sur isolant, notamment pour un capteur d'image de type face avant, et procede de fabrication d'une telle structure
US11232974B2 (en) * 2018-11-30 2022-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Fabrication method of metal-free SOI wafer

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4902633A (en) * 1988-05-09 1990-02-20 Motorola, Inc. Process for making a bipolar integrated circuit
US6909146B1 (en) * 1992-02-12 2005-06-21 Intersil Corporation Bonded wafer with metal silicidation
JPH11191617A (ja) * 1997-12-26 1999-07-13 Mitsubishi Materials Silicon Corp Ｓｏｉ基板の製造方法
JPH11307747A (ja) * 1998-04-17 1999-11-05 Nec Corp Ｓｏｉ基板およびその製造方法
JP3358550B2 (ja) * 1998-07-07 2002-12-24 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
KR20010034789A (ko) * 1998-10-14 2001-04-25 헨넬리 헬렌 에프 실질적으로 성장 결점이 없는 에피택시얼 실리콘 웨이퍼
US6566233B2 (en) * 1999-12-24 2003-05-20 Shin-Etsu Handotai Co., Ltd. Method for manufacturing bonded wafer
US6633066B1 (en) * 2000-01-07 2003-10-14 Samsung Electronics Co., Ltd. CMOS integrated circuit devices and substrates having unstrained silicon active layers
US6524935B1 (en) * 2000-09-29 2003-02-25 International Business Machines Corporation Preparation of strained Si/SiGe on insulator by hydrogen induced layer transfer technique
US20020168802A1 (en) * 2001-05-14 2002-11-14 Hsu Sheng Teng SiGe/SOI CMOS and method of making the same
JP2003158250A (ja) * 2001-10-30 2003-05-30 Sharp Corp ＳｉＧｅ／ＳＯＩのＣＭＯＳおよびその製造方法
JPWO2003046993A1 (ja) * 2001-11-29 2005-04-14 信越半導体株式会社 Ｓｏｉウェーハの製造方法
US7057234B2 (en) * 2002-12-06 2006-06-06 Cornell Research Foundation, Inc. Scalable nano-transistor and memory using back-side trapping
JP2004241755A (ja) * 2003-01-15 2004-08-26 Renesas Technology Corp 半導体装置
US20040262686A1 (en) * 2003-06-26 2004-12-30 Mohamad Shaheen Layer transfer technique
JP4419147B2 (ja) * 2003-09-08 2010-02-24 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
EP1519409B1 (en) * 2003-09-26 2008-08-20 S.O.I. Tec Silicon on Insulator Technologies S.A. A method of fabrication of a substrate for an epitaxial growth
US20050176252A1 (en) * 2004-02-10 2005-08-11 Goodman Matthew G. Two-stage load for processing both sides of a wafer

Also Published As

Publication number Publication date
WO2007039881A2 (en) 2007-04-12
US20100001322A1 (en) 2010-01-07
TW200733244A (en) 2007-09-01
EP1943670A2 (en) 2008-07-16
EP1943670B1 (en) 2012-12-19
CN101322229A (zh) 2008-12-10
CN101322229B (zh) 2010-12-22
WO2007039881A3 (en) 2007-07-05

Similar Documents

Publication Publication Date Title
US7453107B1 (en) Method for applying a stress layer to a semiconductor device and device formed therefrom
US7598128B2 (en) Thin silicon-on-insulator double-diffused metal oxide semiconductor transistor
KR100246602B1 (ko) 모스트랜지스터및그제조방법
TWI234283B (en) Novel field effect transistor and method of fabrication
EP0085434B1 (en) Semiconductor devices and method for making the same
US7365399B2 (en) Structure and method to form semiconductor-on-pores (SOP) for high device performance and low manufacturing cost
KR100711000B1 (ko) 이중 게이트를 구비한 모스트랜지스터 및 그 제조방법
KR20020066191A (ko) Ｍｏｓ 전계 효과 트랜지스터
TW201019399A (en) A microwave activation annealing process
US8148717B2 (en) Manufacturing method for semiconductor device and semiconductor device
CN111384178B (zh) 半导体器件以及用于制造此类半导体器件的方法
TW201019375A (en) Semiconductor wafer, electronic device, and method for making a semiconductor wafer
TWI239557B (en) Semiconductor on insulator apparatus and method
CN100459042C (zh) 在MOSFET结构中形成应变Si-沟道的方法
JP2003158250A (ja) ＳｉＧｅ／ＳＯＩのＣＭＯＳおよびその製造方法
US20070096107A1 (en) Semiconductor devices with dielectric layers and methods of fabricating same
WO2004023544A1 (ja) 半導体装置及び半導体装置の製造方法
JP2009512185A (ja) 半導体ｓｏｉデバイス
TWI287856B (en) Method of manufacturing a semiconductor device and semiconductor device obtainable with such a method
KR100701405B1 (ko) 모스트랜지스터 및 그 제조방법
JPH0350771A (ja) 半導体装置
JP3062065B2 (ja) 半導体装置の製造方法
US20070298586A1 (en) Method of manufacturing semiconductor device
KR100271034B1 (ko) Soi mosfet의 장점을 갖는 mosfet 및 그제조방법
US20050180231A1 (en) Complimentary lateral nitride transistors

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090907