JPS6353706B2 - - Google Patents

Info

Publication number
JPS6353706B2
JPS6353706B2 JP10416280A JP10416280A JPS6353706B2 JP S6353706 B2 JPS6353706 B2 JP S6353706B2 JP 10416280 A JP10416280 A JP 10416280A JP 10416280 A JP10416280 A JP 10416280A JP S6353706 B2 JPS6353706 B2 JP S6353706B2
Authority
JP
Japan
Prior art keywords
layer
channel
semiconductor
dimensional electron
electron gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP10416280A
Other languages
English (en)
Other versions
JPS5730374A (en
Inventor
Sukehisa Hyamizu
Toshio Fujii
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP10416280A priority Critical patent/JPS5730374A/ja
Publication of JPS5730374A publication Critical patent/JPS5730374A/ja
Publication of JPS6353706B2 publication Critical patent/JPS6353706B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

【発明の詳細な説明】 本発明は半導体装置と製造方法とに関する。詳
しくは、電子親和力とエネルギーバンドギヤツプ
とに差を有する2種の半導体の界面に存在するポ
テンシヤルの谷に蓄積される電子(以下二次元電
子ガスという。)により構成される極めて薄く、
かつ、高電子移動度を有する層を電流通路(以下
チヤンネルという。)とする半導体装置に関する。
更に詳しくは、電子親和力が比較的大きくエネル
ギーバンドギヤツプが比較的小さい半導体例えば
ガリユウム砒素(GaAs)よりなる単結晶薄層
(以下チヤンネル形成層という。)とこれより電子
親和力が小さくエネルギーバンドギヤツプが大き
い半導体例えばアルミニユウムガリユウム砒素
(AlGaAs)よりなる単結晶薄層(以下二次元電
子ガス供給層という。)とを交互に積層し、その
界面に、積層されるチヤンネル形成層の数の2倍
の数の独立したチヤンネルをつくり、一体として
形成された結晶層群中に複数の独立したチヤンネ
ルを包含する1群の半導体装置とその製造装置と
に関する。
半導体装置において集積度の向上は極めて重要
な要請である。その一環として、多層配線はすで
に多く実用されているが、多層電流通路又は多層
チヤンネルは必らずしも実用段階にあるとは云い
難い。多層チヤンネル型の半導体装置が実現され
ない理由は種々あろうが、最も基本的な理由は厚
さが極めて薄く、かつ、互に絶縁されたチヤンネ
ルの形成が困難なことと、もし、望ましい特性を
有する多層チヤンネルが形成出来たとしても、そ
の各層に独立に制御電極や出力電流用電極の配設
が困難なことであろう。
本発明の目的は、これらの問題を解決し、多層
チヤンネル型の半導体装置を提供することにあ
る。その第1の目的は、極めて薄く各々800Åま
たはそれ以下の厚さを有するチヤンネル形成層と
二次元電子ガス供給層とが複数組交互に積層され
た結晶層群の各界面に蓄積される二次元電子ガス
をチヤンネルとして利用することとし、この800
Å程度の間隔をもつて互に平行して存在する複数
の独立したチヤンネルの夫々が互に絶縁された電
極を有する半導体装置を提供することにあり、第
2の目的は、上記の拡張であり、相互に全く独立
した複数の電界効果トランジスタを一体として形
成された結晶層群中に包含する半導体装置とその
製造方法を提供することにあり、第3の目的は、
上記の改変であり、単一のゲート電極に印加され
る電圧の大きさに応じて、互に独立した複数のチ
ヤンネルが段階的に制御される機能を有する半導
体装置とその製造方法を提供することにある。
第1の目的である、極めて狭い間隔をもつて存
在する複数の独立したチヤンネルの夫々が互に独
立した電極を有する半導体装置に必須な構成要素
は、(イ)電子親和力が比較的大きくエネルギーバン
ドギヤツプが比較的小さい半導体例えばガリユウ
ム砒素(GaAs)よりなる単結晶層(チヤンネル
形成層)とこれより電子親和力が小さくエネルギ
ーバンドギヤツプが大きい半導体例えばアルミニ
ユウムガリユウム砒素(AlGaAs)の単結晶層
(二次元電子ガス供給層)との界面に極めて近接
した前者中に発生するポテンシヤルの谷の中に後
者から供給されて蓄積する電子群(二次元電子ガ
ス)によつて実現される極めて薄く、しかも高電
子移動度のチヤンネルを利用し、およそ800Å程
度の厚さを有し上記の条件を満足する2種の半導
体を交互に積層して各チヤンネル形成層の上下の
界面近傍に発生する2層の二次元電子ガスを各々
独立なチヤンネルとし、積層されるチヤンネル形
成層の数の2倍の数の互に絶縁されたチヤンネル
を極めて薄い結晶層群中に実現し、(ロ)そのチヤン
ネルの全部又は1部の少なくとも一方の電極が配
設される領域通常はチヤンネルの終端部はそのチ
ヤンネル面に対し傾斜し、かつ、それより上層の
半導体層は除去されて電極の配設が容易なように
なしてあり、(ハ)その傾斜した電極配設領域上に
は、n型に高濃度にドープされた、チヤンネル形
成層とは結晶格子定数が近似している半導体より
なる単結晶層が、電極配設領域以外をマスクで覆
つて分子線エピタキシヤル法を使用することによ
り、選択的に形成されており、(ニ)この単結晶層上
には熱処理の必要なくオーミツクコンタクトが形
成されていることである。特有の効果は、(イ)一体
の結晶層群中に極めて狭い間隔をもつて互に独立
した複数のチヤンネルが形成しうること、(ロ)チヤ
ンネルの電極配設領域に高濃度にn型にドープさ
れた単結晶層を選択的に形成し、これを仲介とし
て熱処理を必要とすることなくチヤンネルにオー
ミツクコンタクトを形成しうることである。
第2の目的である、互に独立した複数の電界効
果トランジスタを含む半導体装置に必須な構成要
素は、第1の目的達成に必須な構成要素として述
べた(イ)、(ロ)、(ハ)、(ニ)に加えて、(ホ)半導体装置
の平
面的形状は例えば円形とし、各チヤンネルは、少
しずつ方向の異なる直径方向に所望の間隔をもつ
て、酸素(O)等のイオン注入によつて形成され
た、2条の絶縁領域に狭まれた長方形領域とする
ことにより、各チヤンネルを互に方向が異なり幅
の狭い帯状領域に閉じ込めて、他のチヤンネルに
対する制御用電界効果の影響を遮断し、(ヘ)ソー
ス・ドレーン電極の配設領域は、半導体装置の形
状が例えば円形の場合、円周近傍の領域を円周に
沿つて少しづゝ段差を設けるごとくステツプエツ
チをなして形成し、(ト)各ゲート電極配設領域は対
応するソース又はドレーン電極配設領域とほゞ平
坦になるようにステツプエツチをなして形成され
ていることである。特有の効果は上記の(イ)、(ロ)に
加えて、(ハ)各チヤンネルがZ軸方向には僅かの間
隔をもつて絶縁されており、X―Y軸方向には少
しづつ方向が異なる幅の狭い帯状領域に閉じ込め
られているので、チヤンネル相互の干渉がなく、
(ニ)各電極配設領域は各チヤンネルの端面に対応す
るように円周方向に少しずつ方向を異にし、又、
各チヤンネルの端面に対向するように高さも異に
しうるように円周に沿つて段差が設けられてお
り、各電極の配設が可能とされているので、第1
の目的の項において述べた特有の効果とあいまつ
て、全く独立した複数の電界効果トランジスタが
一体の結晶層群中に実現しうることである。
第3の目的である、単一のゲート電極に印加さ
れる電圧の大きさに応じて、互に独立した複数の
チヤンネルが段階的に制御される機能を有する半
導体装置に必須な構成要素は、第1の目的達成に
必須な構成要素として述べた(イ)、(ロ)、(ハ)、(ニ)に

えて、(チ)半導体装置の平面的形状は例えば矩形と
し、各チヤンネルは例えばその矩形の長辺に平行
に形成することとし、(リ)ソース・ドレーン電極の
配設領域は、例えば矩形の場合、チヤンネル形成
層と二次元電子ガス供給層の長さを上層に向つて
次第に短くするようにステツプエツチをなして形
成し、(ヌ)全チヤンネルに対し共通な1個のゲート
は、最上層の二次元電子ガス供給層の上面に真空
蒸着法等をもつて形成されていることである。特
有の効果は、上記の(イ)、(ロ)に加えて、(ホ)各チヤン
ネルは互に重なり合うように形成されており、相
互の間隔は約800Å程度と極めて狭いので、最上
層に設けられたゲート電極の電界効果は、電圧の
上昇・下降にしたがつて、積層された半導体層の
一部又は全部を空乏化して、単一のゲート電極に
印加される電圧の大きさに応じて、互に独立した
複数のチヤンネルが段階的に制御される機能を有
する半導体装置を実現することができることであ
る。
以下、図面を参照しつゝ、各発明につき、実施
例を挙げて、その製造方法と構造とを説明し、各
発明の構成と特有の効果とを更に明らかにする。
説明を明瞭にするため、すべての発明に対し、
チヤンネル形成層はガリユウム砒素(GaAs)を
もつて、又、二次元電子ガス供給層はアルミニユ
ウム・ガリユウム砒素(AlGaAs)よりなりシリ
コン(Si)の高温ドープにより濃度6×1017/cm3
程度のn型にドープされたものをもつて構成する
ものとする。
まづ、特許請求の範囲第1項の発明について述
べる。
第1の工程は、絶縁性又は半絶縁性の基板上
に、分子線エピタキシヤル法(以下MBE法とい
う。)を用いて、n型アルミニユウム・ガリユウ
ム砒素(AlGaAs)よりなる厚さ800Å程度の単
結晶層とノンドープのガリユウム砒素(GaAs)
よりなる厚さ800Å程度の単結晶層とを交互に所
望の層数積層する工程である。
第2の工程は、積層された各層のほゞ中間の高
さに平坦領域を有する階段状に、ステツプエツチ
する工程である。エツチング方法自体には自由度
が許される。又、平坦領域の数をチヤンネル数と
同一にすることがチヤンネル利用効率の点から最
も望ましいが、平坦領域は二次元電子ガス供給層
中のみに形成して、2チヤンネルを1群として使
用するなり、更に、チヤンネル利用率を低下する
ことは所望により自由である。たゞ、各チヤンネ
ルの端面は傾斜させることが望ましい。電極形成
が容易となるからである。
第3の工程は、積層体の表面に二酸化シリコン
(SiO2)又は酸化ガリユウム(Ga2O3)等のマス
ク層を形成し、所望の電極配設領域を除去する工
程である。マスク層形成方法は化学的気相成長法
(以下CVD法という。)等公知の方法が使用可能
であり、エツチング法も通常の方法が使用可能で
ある。
第4の工程は、MBE法を使用して、積層体の
表面に、錫(Sn)が1〜5×1019/cm3程度にn型
にドープされたガリユウム砒素(GaAs)層を成
長させる工程である。この場合、マスク層の除去
された領域上には単結晶層が成長するが、マスク
層上は多結晶層となることが大きな利益である。
第5の工程は、積層体上から多結晶層のみを選
択的に除去し、電極配設領域上のみに残留した高
濃度n型ガリユウム砒素(GaAs)層上に金属を
蒸着し、マスク層を除去して、チヤンネルと接続
する電極の形成を完成する工程である。多結晶の
エツチングレートは単結晶のそれの約2倍である
から、硫酸系エツチヤントに接触させれば、容易
に多結晶層の選択的除去は可能である。又、高濃
度n型ガリユウム砒素(GaAs)は熱処理の必要
なくオーミツクコンタクトを形成する。マスクの
除去はリフトオフ法で可能である。この工程完了
後の半導体装置の部分断面図を第1図に示す。図
において、1は基板であり、2は二次元電子ガス
供給層であり、3はチヤンネル形成層であり、4
は二次元電子ガスすなわちチヤンネルであり、5
は高濃度、n型ガリユウム砒素(GaAs)層であ
り、6はこれとオーミツクに接続されている金属
電極である。
以上説明せるとおり、本発明によれば、極めて
狭い間隔をもつて存在する複数の独立したチヤン
ネルの夫々が独立した電極と接続されている半導
体装置を提供することができる。
次に、特許請求の範囲第2項、第3項の発明に
ついて述べる。
第1の工程は、絶縁性又は半絶縁性の基板上
に、MBE法とイオン注入法を併用して、下記の
単結晶層群を連続的に形成する工程である。最下
層は第1二次元電子ガス供給層であり、厚さ400
Å程程度のn型にドープされたアルミニユウム・
ガリユウム砒素(AlGaAs)層である。次層は第
1チヤンネル形成層の下半部であり、厚さ400Å
程度のノンドープのガリユウム砒素(GaAs)層
である。ここで、一旦分子線の供給は中断し、チ
ヤンネルとされるべき所望の幅を有する領域を狭
んで所望の幅を有する2条の帯状領域に例えば酸
素(O)イオンを注入してこの帯状領域を絶縁層
に転化する。この段階完了後の状態を示す平面図
とA―A断面図を第2図a,bに示す。第1図に
使用した記号と同一の記号で示す。斜線領域3′
が酸素(O)イオン等の注入により絶縁化された
領域である。チヤンネルは破線4の領域のみであ
るから、絶縁層3′は破線領域4を遮断しなけれ
ばならないそのため、イオンビーム打ち込み電圧
を30KeVとしてあり、不純物(酸素原子)は440
Å程度の深さまで注入されるので、十分目的を達
する。この段階で形成されたチヤンネルを第1a
チヤンネルと呼ぶことにする。又、チヤンネル形
成層の下半部が形成された時点で分子線の供給を
中止してイオン注入をなした理由は、MBE法を
使用する場合、ヘテロ界面で成長を中断すると良
好な界面が得にくいからである。続いて、分子線
の供給を再開し、厚さ400Å程度のノンドープの
ガリユウム砒素(GaAs)層よりなる第1チヤン
ネル形成層の上半部を形成し、継続的に厚さ400
Å程度のn型にドープされたアルミニユウム・ガ
リユウム砒素(AlGaAs)層よりなる第2二次元
電子ガス供給層の下半部を形成する。ここで、再
び、分子線の供給を中断し、酸素(O)イオン等
を注入して絶縁層を形成し、第1bチヤンネルを
形成する。ただ、この第1bチヤンネルは第1aチ
ヤンネルと方向が少しずれている。この理由は、
チヤンネル間の干渉を可及的少なくすることと、
電極を配設する領域を確保するためである。この
段階完了後の状態を示す平面図とB―B断面図を
第3図a,bに示す。図において、13が第1チ
ヤンネル形成層の上半部であり、12が第2二次
元電子ガス供給層の下半部であり、12′が絶縁
層であり、14が第1bチヤンネルであるが、こ
のチヤンネルも完全に絶縁されている。以下、同
様にして、チヤンネルの方向を少しづゝずらせ
て、以上の工程を所望の回数繰り返えす。この工
程完了後の状態を示す平面図とN―N断面図を第
4図a,bに示す。図において、22は第N二次
元電子ガス供給層の上半部であり、23は第Nチ
ヤンネル形成層の下半部であり、24が第Naチ
ヤンネルである。33は第Nチヤンネル形成層の
上半部であり、32は第N+1二次元電子ガス供
給層の下半部であり、32′は絶縁層であり、3
4が第Nbチヤンネルである。
第2の工程は、各チヤンネルに電極を配設する
領域を形成する工程である。ソース・ドレーン電
極は通電の電界効果トランジスタと同様チヤンネ
ルの両端部に配設しうるが、この例においてはチ
ヤンネルの中央部は各チヤンネルの交点となつて
おるから、ゲート電極はチヤンネル中央からずら
せて、いずれかの電極に近接した領域に配設せざ
るを得ない。したがつて、各チヤンネル上はチヤ
ンネル端部から所望の長さの範囲、僅かの高さだ
け半導体層を残してそれ以上の領域の半導体層を
除去し、かつ、チヤンネル端部は傾斜した面と
し、平面部をゲート電極配設領域、傾斜部をソー
ス・ドレーン電極配設領域とする。しかも、チヤ
ンネルの端面は円周方向に少しづつずれて階段状
をなしているから、電極配設領域も円周に沿つて
階段状段差を設ける必要がある。この工程完了後
の上部3層の斜視図を第5図に示す。ソース・ド
レーン電極配設領域は破線で示されるチヤンネル
24,34が斜めに露出している領域であり、ゲ
ート電極配設領域はGで示される平面領域であ
る。形成方法は通常のステツプエツチング法が使
用可能である。
第3の工程は、前工程において形成された扇を
開いた如き形状の積層体に特許請求の範囲第1項
の発明の説明における第3,4の工程を、ソー
ス・ドレーン電極配設領域に適用する工程であ
る。この工程完了後の上部3層のチヤンネル方向
断面を第6図に示す。41がマスク層であり、4
2が高濃度にn型にドープされた単結晶層であ
り、43が多結晶層である。
第4の工程は、単結晶と多結晶のエツチングレ
ートの差を利用して多結晶層43を選択的に除去
し、高濃度にn型にドープされた単結晶層42上
に熱処理を利用することなく金属をオーミツクに
接続し、ゲート電極配設領域G上には選択的に金
属を蒸着して整流性電極を形成する工程である。
オーミツク電極の形成機構は特許請求の範囲第1
項の第5の工程に述べたとおりである。この工程
が完了した状態における第6図に対応する断面図
を第7図に示す。図において、44がソース・ド
レーン電極(オーミツク電極)であり、45がゲ
ート電極(整流性電極)である。更に、この工程
完了後の斜視図を第8図に示す。図において4
4′はソース・ドレーン電極であり45′はゲート
電極である。
以上説明せる一連の工程により、半導体装置の
外形は円形とし、少しづゝ方向の異なる直径上に
立体的に多層チヤンネルを設け、電極は円周に沿
つて少しづゝ段差を設けた階段上の領域に設けら
れた構造の、相互に全く独立した複数の電界効果
トランジスタを一体として形成された結晶層群中
に包含する半導体装置を製造することができる。
第3に、特許請求の範囲第4項、第5項の発明
について述べる。
第1の工程は、特許請求の範囲第1項の発明の
説明における第1の工程と殆んど同様である。
たゞ、最下層の二次元電子ガス供給層の厚さを
800Åにする必要はなく、400Åで十分である。
第2〜4の工程は、特許請求の範囲第1項の発
明の説明における第2〜4の工程と全く同一であ
る。
第5の工程は、特許請求の範囲第2項、第3項
の発明の説明における第4の工程と殆んど同一で
ある。たゞ、本発明においては、各チヤンネルは
平行しており、各チヤンネルに対するソース・ド
レーン電極の配設位置も左右対称であるから、ゲ
ート電極はチヤンネル中央の最上層の二次元電子
ガス供給層上に配設されることになるから、この
点だけが異なる。この工程完了後のチヤンネルに
平行した断面図を第9図に示す。図において、1
は基板であり、2,52,62は、夫々、第1,
2,3二次元電子ガス供給層であり、3,63
は、夫々、第1,第2チヤンネル形成層であり、
4a,4b,64a,64bは、夫々、第1a,
1b,2a,2bチヤンネルであり、5a,5b,6
5a,65bは高濃度n型単結晶層であり、6
a,6b,66a,66bはソース又はドレーン
電極であり、65はゲート電極である。
以上説明せる一連の工程により、単一のゲート
電圧に印加される電圧の大きさに応じて、互に独
立した複数のチヤンネルが段階的に制御される機
能を有する半導体装置を製造することができる。
以上説明せるとおり、本出願に係る1群の発明
により、電子親和力とエネルギーバンドギヤツプ
とに差を有する2種の半導体の界面に存在する二
次元電子ガスにより構成される極めて薄く、か
つ、高電子移動度を有するチヤンネルを利用して
多層チヤンネルを形成し、多結晶と単結晶のエツ
チングレートの差を利用する多結晶の選択除去方
法と高濃度ドープ層の介在による熱処理を必要と
しないオーミツクコンタクトの形成方法とを利用
して、かゝる極めて薄い層に電極を配設すること
により実現された1群の多層チヤンネル半導体装
置を提供することができる。
尚、以上の説明にあつては、材料として、ガリ
ユウム砒素(GaAs)とアルミニユウム・ガリユ
ウム砒素(AlGaAs)の組み合わせを例として挙
げたが、ガリユウムアンチモン(GaSb)とアル
ミニユウム・ガリユウムアンチモン(AlGaSb)、
ガリユウムアンチモン(GaSb)とインジユウム
砒素(InAs)、カドミユウムテルル(CdTe)と
インジユウムアンチモン(InSb)、ガリユウム砒
素(GaAs)とゲルマニユウム(Ge)との夫々の
組み合わせ等によつても、全く同様の半導体を製
造することができる。
又、二次元電子ガスは不純物散乱による影響を
受けにくいために高電子移動度が得られるもので
あるから、格子散乱による影響が低下する温度範
囲すなわち、100〓以下の温度範囲で使用して有
利なことは云うまでもない。
【図面の簡単な説明】
第1図は、特許請求の範囲第1項の発明に係る
半導体装置の部分断面図である。第2図a,b,
第3図a,b,第4図a,b,第5図、第6図、
第7図、第8図は、夫々、特許請求の範囲第2,
3項の発明に係る半導体装置を製造するための第
1の工程の前段完了後の平面図とA―A断面図、
中段完了後の平面図とB―B断面図、後段完了後
の平面図とN―N断面図、第2の工程完了後の部
分斜視図、第3の工程完了後の部分断面図、第4
の工程完了後の部分断面図と部分斜視図である。
第9図は特許請求の範囲第4,5項の発明に係る
半導体装置の部分断面図である。 1…基板、2,12,22,52,62…二次
元電子ガス供給層、3,13,23,63…チヤ
ンネル形成層、4,14,24,34,4a,4
b,64a,64b…チヤンネル、3′,12′,
23′,32′…絶縁層、41…マスク層、42,
5,5a,5b,65a,65b…n型高濃度半
導体単結晶層、43…多結晶層、6…オーミツク
電極、44,44′,6a,6b,66a,66
b…ソース・ドレーン電極、G…ゲート電極配設
位置、45,45′,65…ゲート電極。

Claims (1)

  1. 【特許請求の範囲】 1 (イ)基板上に、電子親和力が比較的大きくエネ
    ルギーバンドギヤツプが比較的小さい半導体単結
    晶よりなるチヤンネル形成層と該チヤンネル形成
    層を構成する半導体より電子親和力が小さくエネ
    ルギーバンドギヤツプが大きい半導体単結晶より
    なるn型の不純物を含有する二次元電子ガス供給
    層とが交互に積層されており、(ロ)前記チヤンネル
    形成層と前記二次元電子ガス供給層との界面近傍
    の領域に形成される二次元電子ガスにより構成さ
    れる複数の独立した電流通路となるチヤンネルを
    有し、(ハ)チヤンネルの少なくとも一方の電極配設
    領域は該チヤンネルの面に対し傾斜しており、該
    電極配設領域上においてはチヤンネル層と二次元
    電子ガス供給層とは除去されており、(ニ)前記傾斜
    した電極配設領域上には、n型の不純物を高濃度
    に含有する、前記チヤンネル形成層を構成する半
    導体とは結晶格子定数の近似した半導体よりなる
    単結晶層が配設され、(ホ)該単結晶層上には金属が
    オーミツクに接続されており、該金属が前記複数
    の独立したチヤンネルに対し少なくとも一方の電
    極を構成していることを特徴とする半導体装置。 2 (イ)基板上に、電子親和力が比較的大きくエネ
    ルギーバンドギヤツプが比較的小さい半導体単結
    晶よりなるチヤンネル形成層と該チヤンネル形成
    層を構成する半導体より電子親和力が小さくエネ
    ルギーバンドギヤツプが大きい半導体単結晶より
    なるn型の不純物を含有する二次元電子ガス供給
    層とが交互に積層されており、(ロ)前記チヤンネル
    形成層と前記二次元電子ガス供給層との界面近傍
    に二次元電子ガスを蓄積させるポテンシヤルの谷
    が存在する界面には、夫々方向を異にし所望の幅
    を有する電流通路となるチヤンネルを挟んで所望
    の幅と所望の厚さとを有する2条の帯状の絶縁性
    領域が形成されており、(ハ)前記夫々方向を異にす
    るチヤンネルの両端に設けられたソース・ドレー
    ン電極配設領域は前記チヤンネルの面に対し傾斜
    しており、該ソース・ドレーン電極配設領域上は
    半導体層が除去されており、更に、該傾斜した電
    極配設領域には、n型の不純物を高濃度に含有す
    る、前記チヤンネル形成層を構成する半導体とは
    結晶格子定数の近似した半導体よりなる単結晶層
    が配設され、該単結晶層上には金属がオーミツク
    に接続されて前記チヤンネルのソース・ドレーン
    電極をなしており、(ニ)前記チヤンネルの所望の領
    域からは、僅かの高さだけ積層された半導体層を
    残して該積層された半導体層が除去されてゲート
    電極配設領域が設けてあり、該ゲート電極配設領
    域には整流性電極が形成されて前記チヤンネルに
    対しゲート電極をなしていることを特徴とする、
    一体として形成された半導体層群中に立体的に形
    成された複数の独立した電流制御素子を包含する
    半導体装置。 3 (イ)基板上に、電子親和力が比較的小さくエネ
    ルギーバンドギヤツプが比較的大きい半導体単結
    晶よりなりn型の不純物を含有する第1二次元電
    子ガス供給層を形成し、該第1二次元電子ガス供
    給層上に、該第1二次元電子ガス供給層を構成す
    る半導体より電子親和力が大きくエネルギーバン
    ドギヤツプが小さい半導体単結晶よりなる第1チ
    ヤンネル形成層の下半部を形成した後、該下半部
    上に所望の領域に所望の幅を有する領域を挟んで
    所望の幅を有する2条の帯状の領域に前記チヤン
    ネル形成層とその下層を構成する前記第1二次元
    電子ガス供給層との界面を超える深さまでイオン
    注入をなして該2条の帯状の領域を絶縁層に転化
    し、前記第1二次元電子ガス供給層と前記第1チ
    ヤンネル形成層との界面近傍の、二次元電子ガス
    が蓄積される領域を絶縁された電流通路用の第
    1aチヤンネルとなした後、前記第1チヤンネル
    形成層の上半部を形成し、継続して、第2二次元
    電子ガス供給層の下半部を形成した後、該下半部
    上に前記第1aチヤンネルとは方向を異にし所望
    の幅を有する領域を挟んで所望の幅を有する2条
    の帯状の領域に前記第2二次元電子ガス供給層と
    その下層を構成する前記第1チヤンネル形成層と
    の界面を超える深さまでイオン注入をなして該2
    条の帯状の領域を絶縁層に転化し、前記第1チヤ
    ンネル形成層と前記第2二次元電子ガス供給層と
    の界面近傍の、二次元電子ガスが蓄積される領域
    を絶縁された電流通路用の第1bチヤンネルとな
    し、次いで、上記の第1二次元電子ガス供給層の
    形成工程から第1bチヤンネルの形成工程までの
    工程を所望の回数繰り返して、第n二次元電子ガ
    ス供給層迄チヤンネル形成層と二次元電子ガス供
    給層とを交互に積層して、第nbチヤンネルまで
    の2n個の互いに独立し互いに方向を異にするチ
    ヤンネルを含む積層体を形成する工程と、(ロ)前記
    チヤンネルの両端に近傍した領域は該チヤンネル
    の面に対し傾斜した面となるようにそれより上層
    の半導体層を除去して、ここにソース・ドレーン
    電極配設領域を形成する工程と、(ハ)前記チヤンネ
    ルの所望の領域上からは、僅かの高さだけ積層さ
    れた半導体層を残してそれより上層の半導体層を
    除去して、ここにゲート電極配設領域を形成する
    工程と、(ニ)前記電極配設領域を有する前記積層体
    の表面にマスク層を形成した後、前記ソース・ド
    レーン電極配設領域上から該マスク層を除去し、
    前記積層体の表面に分子線エピタキシヤル法を使
    用して、n型の不純物を高濃度に含有し前記チヤ
    ンネル形成層を構成する半導体とは結晶格子定数
    の近似した半導体層を成長させ、前記マスク層上
    には多結晶層を前記ソース・ドレーン電極配設領
    域上には単結晶層を形成し、該多結晶層のみを選
    択的に除去した後、前記単結晶層上に金属層を形
    成してソース・ドレーン電極を形成する工程と、
    (ホ)前記ゲート電極配設領域上から前記マスク層を
    除去した後、ここに金属層を形成してゲート電極
    を形成する工程と、(ヘ)前記マスク層を除去する工
    程とを含む、一体として形成された半導体層群中
    に立体的に形成された複数の独立した電流制御素
    子を含有する半導体装置の製造方法。 4 (イ)基板上に、電子親和力が比較的大きくエネ
    ルギーバンドギヤツプが比較的小さい半導体単結
    晶よりなるチヤンネル形成層と該チヤンネル形成
    層を構成する半導体より電子親和力が小さくエネ
    ルギーバンドギヤツプが大きい半導体単結晶より
    なりn型の導電型の不純物を含有する二次元電子
    ガス供給層とが交互に積層されており、(ロ)前記チ
    ヤンネル形成層と前記二次元電子ガス供給層との
    界面近傍に蓄積する二次元電子ガスにより構成さ
    れる複数の独立した電流通路となるチヤンネル
    は、長さが上層ほど次第に短かくなるように前記
    チヤンネル形成層と前記二次元電子ガス供給層と
    が除去されており、(ハ)前記チヤンネルの両端には
    ソース・ドレーン電極配設領域が設けてあり、該
    ソース・ドレーン電極配設領域は前記チヤンネル
    の面に対し傾斜しており、該傾斜した電極配設領
    域には、n型の不純物を高濃度に含有する、前記
    チヤンネル形成層を構成する半導体とは結晶格子
    定数の近似した半導体よりなる単結晶層が配設さ
    れ、該単結晶層上には金属がオーミツクに接続さ
    れて前記チヤンネルに対しソース・ドレーン電極
    を構成しており、(ニ)最上層の二次元電子ガス供給
    層の上面所望の領域には1個の整流性制御電極が
    形成されていることを特徴とする、一体として形
    成された半導体層群中に立体的に形成れた複数の
    チヤンネルを1個の制御電極をもつて制御する半
    導体装置。 5 (イ)基板上に、電子親和力が比較的小さくエネ
    ルギーバンドギヤツプが比較的大きい半導体単結
    晶よりなりn型の不純物を含有する二次元電子ガ
    ス供給層と該二次元電子ガス供給層を構成する半
    導体より電子親和力が大きくエネルギーバンドギ
    ヤツプが小さい半導体単結晶よりなるチヤンネル
    形成層とを交互に積層する工程と、(ロ)前記二次元
    電子ガス供給層と前記チヤンネル形成層との界面
    近傍に蓄積される二次元電子ガスにより構成され
    る複数の独立した電流通路となるチヤンネルの長
    さが上層ほど次第に短かくなるように前記二次元
    電子ガス供給層と前記チヤンネル形成層とを除去
    する工程と、(ハ)前記チヤンネルの両端に近傍した
    領域は該チヤンネルの面に対し傾斜した面となる
    ようにそれより上層の半導体層を除去して、ここ
    にソース・ドレーン電極配設領域を形成する工程
    と、(ニ)前記ソース・ドレーン電極配設領域を有す
    る積層体の表面にマスク層を形成した後、前記ソ
    ース・ドレーン電極配設領域上から該マスク層を
    除去し、前記積層体の表面に分子線エピタキシヤ
    ル法を使用して、n型の不純物を高濃度に含有し
    前記チヤンネル形成層を構成する半導体とは結晶
    格子定数の近似した半導体層を成長させ、前記マ
    スク層上には多結晶層を前記ソース・ドレーン電
    極配設領域上には単結晶層を形成し、該多結晶層
    のみを選択的に除去した後、前記単結晶層上に金
    属層を形成してソース・ドレーン電極を形成する
    工程と、(ホ)前記積層体最上層を構成する二次元電
    子ガス供給上のマスク層の所望の領域を除去し
    て、ここに金属を形成してゲート電極を形成する
    工程と、(ヘ)前記マスク層を除去する工程とを含
    む、一体として形成された半導体層群中に立体的
    に形成された複数のチヤンネルを1個の制御電極
    をもつて制御する半導体装置の製造方法。
JP10416280A 1980-07-29 1980-07-29 Semiconductor device and manufacture thereof Granted JPS5730374A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10416280A JPS5730374A (en) 1980-07-29 1980-07-29 Semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10416280A JPS5730374A (en) 1980-07-29 1980-07-29 Semiconductor device and manufacture thereof

Publications (2)

Publication Number Publication Date
JPS5730374A JPS5730374A (en) 1982-02-18
JPS6353706B2 true JPS6353706B2 (ja) 1988-10-25

Family

ID=14373356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10416280A Granted JPS5730374A (en) 1980-07-29 1980-07-29 Semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPS5730374A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011228720A (ja) * 2011-05-30 2011-11-10 Panasonic Corp 半導体装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59106160A (ja) * 1982-12-11 1984-06-19 Nippon Telegr & Teleph Corp <Ntt> 電界効果トランジスタ
JPS59228768A (ja) * 1983-06-11 1984-12-22 Agency Of Ind Science & Technol 半導体集積回路
JPH0812909B2 (ja) * 1984-10-03 1996-02-07 株式会社日立製作所 半導体装置
NL8501773A (nl) * 1985-06-20 1987-01-16 Philips Nv Werkwijze voor het vervaardigen van halfgeleiderinrichtingen.
JP2011124273A (ja) * 2009-12-08 2011-06-23 Toyota Motor Corp 配線構造の製造方法及び配線構造
WO2011161791A1 (ja) 2010-06-24 2011-12-29 富士通株式会社 半導体装置
CN107516667A (zh) * 2017-08-24 2017-12-26 北京华进创威电子有限公司 一种多二维电子气沟道的GaN HEMT元胞结构及器件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011228720A (ja) * 2011-05-30 2011-11-10 Panasonic Corp 半導体装置

Also Published As

Publication number Publication date
JPS5730374A (en) 1982-02-18

Similar Documents

Publication Publication Date Title
US4587712A (en) Method for making vertical channel field controlled device employing a recessed gate structure
CA1148272A (en) Vertical field effect transistor with improved gate and channel structure
US8710550B2 (en) Semiconductor device with hetero-junction bodies
US4849368A (en) Method of producing a two-dimensional electron gas semiconductor device
EP0073509A2 (en) Semiconductor integrated circuit device
US4571815A (en) Method of making vertical channel field controlled device employing a recessed gate structure
US10074734B2 (en) Germanium lateral bipolar transistor with silicon passivation
WO1999066562A1 (en) Quantum wire field-effect transistor and method of making the same
CN110148625B (zh) 一种氧化镓垂直结型场效应晶体管及其制备方法
JP2654055B2 (ja) 半導体基材の製造方法
JPH01722A (ja) 半導体基材の製造方法
JPS6353706B2 (ja)
US4785340A (en) Semiconductor device having doping multilayer structure
JP2863793B2 (ja) 半導体装置及びその製造方法
JP2701583B2 (ja) トンネルトランジスタ及びその製造方法
JPS6240716A (ja) 半導体装置の製造方法
US4811070A (en) Heterojunction bipolar transistor with inversion layer base
JP2645663B2 (ja) 薄膜半導体装置とその製造方法
JPH0969611A (ja) 半導体装置およびその製造方法
JP3075769B2 (ja) 静電誘導トランジスタ及びその製造方法
JPH05326925A (ja) ショットキバリア半導体装置
JPH03159135A (ja) 半導体装置及びその製造方法
JPH031546A (ja) 電界効果トランジスタ
CN115312602A (zh) 基于铁电多栅硅基的杂质原子晶体管及其制备方法
JPH03165576A (ja) 量子細線半導体装置およびその製造方法