JPS59106160A - 電界効果トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、電界効果トランジスタに関する。

電界効果トランジスタとして、従来、第１図を伴なって
次に述べる構成を有するものが提案されている。

例えば結晶ＧａＡＳでなる半絶縁性基扱１上に、これに
接触して、比較的大きな電子親和力を有し、且つ比較的
低い不純物濃度を有する、例えばノンノードの結晶Ｇａ
ＡＳでなる半導体層２が、エピタキシャル成長法によっ
て形成されている。

また、半導体層２上に、それとの間でヘテロ接合３を形
成するように、比較的小さな電子親和力を有し、且つ比
較的高いｎ形不純物濃度を有する、、例えば結晶Ａｌｘ
Ｇａ１−ｘＡＳ（０＜Ｘ＜１）でなる半導体層４が、エ
ビタキシャル成長法によって形成されている。

さらに、半導体層４上に、それとの間でショットキ接合
５を形成するように、ゲート電極６が付されている。

なおさらに、半導体層４上のグーミル電極６を挾む位置
に、それぞれソース電極７及びドレイン電極８がオーミ
ックに付されている。

以上が、従来提案されている電界効果トランジスタの構
成である。

このにうな構成を有する電界効果トランジスタの場合、
そのヘテロ接合３、及び半導体層２及び４のへテロ接合
３近傍は、エネルギバンド構造でみて、第２図に示すよ
うに、半導体層２の伝導帯端Ｅ０が、ヘテロ接合３側に
おいて、ヘテロ接合３側に到るに従いフェルミレベルＥ
、を横切って下降し、よってノツチ部１０を形成してお
り、また、半導体層４の伝導帯端Ｅｃが、ヘテロ接合３
側において、ヘテロ接合３側に到るに従い上昇し、よっ
てスパイク部１１を形成している、という構造を有する
。

また第１図に示す従来の電界効果１ヘランジスタの場合
、上述したスパイク部１１を形成している半導体層４の
へテロ接合３側におけるｎ形不純物は、電子を、上述し
たノツチ部１０を形成している半導体層２のへテロ接合
３側に放出している。従ってスパイク部１１を形成して
いる半導体層４のへテロ接合３側に、ｎ形不純物イオン
１２を有している。また、ノツチ部１０を形成している
半導体層２のへテロ接合３側に、電子１３を蓄積してい
る電子蓄積層１４を形成している。

このため、第１図に示Ｊ従来の電界効果トランジスタの
場合、半導体層４とゲート電極６とが、ゲート電極６及
びソース電極７間に制御電圧を印加していないときで、
半導体層４及びグート電極６間に形成されているショッ
トキ接合５から、半導体層２内に達する空乏層が形成さ
れていないように、形成されているとすれば、ソース電
極７及びドレイン電極８間に負荷を通じて所要の電源を
接続している状態で、ゲート電極６及びソース電極７間
に制御電圧を印加していないとさ、電子が電子蓄積層１
４内を通り、且つ半導体層１のソース電極７及び８下の
領域を通って、ソース電極７側からドレイン電極８側に
、またはその逆に移動し、このため、電流が、電子蓄積
層１４内を通り、且つ半導体層４のソース電極７及び８
十の領域を通って、ソース電極７側からドレイン電極８
側に、またはその逆に、所謂チャンネル電流として流れ
る。

しかしながら、このような状態から、ゲート電極６及び
ソース電極７間に、ゲート電極６側を負とする所要の値
の制御電圧を印加すれば、ショットキ接合５から半導体
層２内に達する空乏層が形成される。このため、電子蓄
積層１４内を上述したように移動する電子が得られず、
よって、電子蓄積層１４内を上述したように流れるチャ
ンネル電流が得られなくなる。

また、半導体層４とゲート電極とが、ゲート電極６及び
ソース電極７間に制御電圧を印加していないとき、半導
体層４及びゲート電極６との間に形成されているショッ
トキ接合５から、半導体層２内に達する空乏層が形成さ
れているように、形成されているとすれば、ソース電極
７及びドレイン電極８間に負荷を通じて所要の電源を接
続している状態で、ゲート電極６及びソース電極７間に
制御電圧を印加していないとき、電子蓄積層１４内を上
述したように移動づる電子が得られず、このため電子蓄
積層１４内を上述したように流れるチャンネル電流が得
られない。

しかしながら、このような状態から、ゲート電極６及び
ソース電極７間に、ゲート電極６側を正とする所要の値
の制御電圧を印加すれば、ショットキ接合５から半導体
層２内に達する空乏層が形成されない状態になる。この
ため、電子蓄積層１４内を上述したように移動する電子
が得られ、よって電子蓄積層１４内を上述したように流
れるチャンネル電流が得られる。

従って、第１図に示す従来の電界効果トランジスタによ
れば、ソース電極７及びトレイン電極８間に、負荷を通
じて所要の電源を接続している状態で、ゲート電極６及
びソース電極７間に制御電圧を印加させたり、印加させ
なかったりする電圧制御をすることによって、負荷に電
流を供給したり、供給しなかったりする電流制御をする
ことができる。

ところで、負荷に電流が供給される場合、その電流は、
上述したように、上述した電子蓄積層１４を通って電子
が移動することによって得られる。一方、電子蓄積層１
４は、低い不紳物濃度を有する半導体層２のヘテロ接合
３側で形成されている。このため、電子蓄積層１４を移
動する電子は、不必要に不純物によって散乱を受けない
。

このため、第１図に示す従来の電界効果トランジスタの
場合、電子蓄積層１４を上述したように移動する電子の
移動速度が速いため、上述した電流制御を高速度で得る
ことができる。

しかしながら、第１図に示す従来の電界効果トランジス
タの場合、半導体層４のヘテロ接合３側に、第２図で上
述したように、ｎ形不純物イオン１２を有している。

このｎ形不純物イオン１２は、電子蓄積層１４における
電子に対するクーロンポテンシャルを生ぜしめている。

ところで、半導体層４は、ショットキ接合５から半導体
層４内を通って半導体層２に達する空乏層が形成される
必要のために、不純物濃度を高くすることに限度を有し
、また比較的大きな厚さを有する。

このため上述したｎ形不純物イオン１２は、第３図Ａに
示すように、比較的大きな間隔を保って、疎に、３次元
的に分布している。

従って、第１図に示す従来の電界効果トランジスタの場
合、ｎ形不純物イオン１２によって生ぜしめている電子
蓄積層１４における電子に対するクーロンポテンシャル
が、第３図Ｂに示すように、電子蓄積層１４におりる電
子の移動方向に、大きなゆらぎを有している。

このため、第１図に示す従来の電界効果トランジスタの
場合、電子蓄積層１４を移動する電子が、上述したよう
に、不必要に不純物によって散乱を受けないとしても、
上述したクーロンポテンシャルの大きなゆらぎによって
、散乱を受ける。

よって、第１図に示す従来の電界効果トランジスタの場
合、上述した電流制御を高速度で得ることができるとし
ても、それに一定の限度を有していた。

また、従来、第４図を伴なって次に述べる構造を有する
電界効果トランジスタも提案されている。

第４図において、第１図との対応部分には同一符号を付
して詳細説明は省略する。

第４図に示す従来の電界効果トランジスタは、第１図に
示す従来の電界効果トランジスタにおいて、半導体層２
及び４間に、比較的小さな電子親和力を有し、且つ比較
的低い不純物濃度を有する、例えば半導体層４と同様の
、結晶ＡｌｘＧａ１−ｘＡｓでなる半導体層２１が介挿
され、これに応じて、第１図に示す従来の電界効果トラ
ンジスタの場合の半導体層２及び４間のヘテロ接合３に
代え、半導体層２及び２１間のヘテロ接合２２を有する
ことを除いて、第１図に示す従来の電界効果トランジス
タと同様の構成を有する。

以上が、従来提案されている電界効果トランジスタの他
の構成である。

このような構成を有する電界効果トランジスタタの場合
、それが、上述した事項を除いて第１図に示す従来の電
界効果トランジスタの場合と同様であるので、詳細説明
は省略するが、第１図に示す従来の電界効果トランジス
タにおけるノツチ部１０に対応しているノツチ部が、半
導体層２のヘテロ接合２３側に有している構造を有する
。

また第１図に示す従来の電界効果トランジスタにおける
スパイク部１１に対応するスパイク部が、半導体層４の
半導体層２１側の位置から、ヘテロ接合２３の位置まで
の間に有している構造を有する。

また、第４図に示す従来の電界効果トランジスタの場合
、上述したスパイク部を形成している半導体層４の半導
体層２１側に、第１図に示す従来の電界効果トランジス
タの場合のｎ形不純物イオン１２に対応しているｎ形不
純物イオンを有している。

また、上述したノツプ部を形成している半導体層２のヘ
テロ接合３側に、第１図に示す従来の電界効果トランジ
スタの場合の電子蓄積層１４に対応している電子蓄積層
を有している。

従って、第４図に示す従来の電界効果トランジスタの場
合、詳細説明は省略りるが、第１図に示す従来の電界効
果トランジスタの場合と同様の電流制御を、高速度で得
ることができる。

また、第４図に示す従来の電界効果１ヘランジスタの場
合、上述したように、半導体層４の半導体層２１側にｎ
形不純物イオンを有する。従って、このｎ形不純物イオ
ンは、半導体層２のへテロ接合２２側に形成されている
電子蓄積層に対し、半導体層２１の厚さを隔てた位置に
ある。このため、電子蓄積層における電子に対するクー
ロンポテンシャルが、第１図に示す従来の電界効果トラ
ンジスタの場合に比し小さい。

従って、第４図に示す従来の電界効果トランジスタの場
合、第１図に示す従来の電界効果トランジスタの場合に
比し、さらに上述した電流制御を高速度で得ることがで
きる。

しかしながら、第４図に示す従来の電界効果トランジス
タの場合も、半導体層４の半導体層２１側に有する上述
したｎ形不純物イオンが、第１図に示す従来の電界効果
トランジスタの場合のｎ形不純物イオン１２と同様に、
比較的大きな間隔を保って、３次元的に、疎に分布して
いる。

このため、第４図に示す従来の電界効果トランジスタの
場合も、ｎ形不純物イオンによって生せしめている電子
蓄積層におりる電子に対するクーロンポテンシャルが、
第３図Ｂで上述したと同様に、電子蓄積層における電子
の移動方向に、大きなゆらぎを有している。

従って、第４図に示す従来の電界効果トランジスタの場
合も、第１図に示す従来の電界効果トランジスタの場合
と同様に、上述した電流制御を高速度で得ることができ
るとはいえ、それに一定の限度を有していた。

よって、本発明は、第１図に示す従来の電界効果トラン
ジスタ、及び第４図に示す従来の電界効果トランジスタ
の場合に比し、さらに電流制御を高速度で得ることがで
きる、新規な電界効果トランジスタを提案せんとするも
ので、以下詳述するところから明らかとなるであろう。

第５図は、本願第１番目の発明による電界効果トランジ
スタの一例を示し、以下述べる構成を有する。

例えば結晶ＧａＡｓでなる半絶縁性基板３０上に形成さ
れた、比較的大ぎな電子親和ツノを右し、且つ比較的低
い不純物濃度を右する、半り９体層３１を有する。この
場合半導体層３１は、半絶縁性基板３１上に、エピタキ
シャル成長法によって形成された、例えばノンドープの
結晶ＧａＡＳでなる層とし得る。

また、半導体層３１上に、それとの間でヘテロ接合４５
を形成するように、形成された、比較的小さな電子親和
力を有し、且つ比較的低い不純物濃度を右する半導体層
３２を有する。

この場合、半導体層３２は、半導体層３１上に、エピタ
キシャル成長法によって形成された、例えばノンドープ
の結晶ＡｌｘＧａ１−ｘＡＳ（０＜×＜１）でなる層と
し得る。

さらに、半導体層３２上に形成された、比較的小さな電
子親和力を有し、且つ比較的高いｎ形不純物濃度を有す
る半導体層３３を有する。

この場合、半導体層３３は、それを構成している半導体
の格子間間隔オーダの厚さというような、十分薄い厚さ
を有する。また、半導体層３３は、半導体層３２上に、
エピタキシャル成長法によって形成された、ｎ形不純物
のドープされた結晶ＡｌｘＧａ１−ｘＡＳでなる層とし
得る。

なおざらに、半導体層３３上に形成された、比較的小さ
な電子親和力を有し、且つ比較的低い不純物濃度を有す
る半導体層３４を有する。

この場合、半導体層３４は、半導体層３３上に、エピタ
キシャル成長法によって形成された、ノンドープの結晶
ＡｌｘＧａ１−ｘＡＳでなる層とし得る。

また、半導体層３４上に、それとの間でショットキ接合
４６を形成するように、ゲート電極３７が付されている
。

さらに、半導体層３４上のゲート電極３７を挾む位置に
、それぞれソース電極３８及びドレイン電極３９がオー
ミックに付されている。

以上が、本願第１番目の発明による電界効果トランジス
タの一例構成である。

このような構成を有する電界効果トランジスタの場合、
その半導体層３２及び３３、ヘテロ接合４５、半導体層
３１のヘテロ接合４５近傍、及び半導体層３４の半導体
層３３近傍は、エネルギバンド構造でみて、第６図に示
すように、半導体層３１の伝導帯端Ｅｃが、ヘテロ接合
４５側において、ヘテロ接合４５側に到るに従いフェル
ミレベルＥを横切って下降し、よってノッチ部４０を形
成しており、また半導体層３２の伝導帯端Ｅｃが、ヘア
ロ接合４５側に到るに従い上昇し、よってスパイク部４
１を形成している、という構造を有する また第５図に示す本願第１番目の発明による電界効果ト
ランンジスタの場合、半導体層３３におけるｎ形不純物
は、電子を、スパイク部４１を形成している半導体層３
２を通って、上述したノッチ部４０を形成している半導
体層３１のヘテロ接合４５側に放出している。従って、
半導体層３３側には、ｎ形不純物イオン４２を有してい
る。また、ノッチ部４０を形成している半導体層３１の
ヘテロ接合４５側には、電子４３を蓄積している電子蓄
積層４４を形成している。

このため、第５図に承り本願第１番目の発明による電界
効果トランジスタの場合、半導体層３２．３３及び３４
と、ゲート電極３７とが、ゲート電極３７及びソース電
極３８間に制御電圧を印加していないとき、半導体層３
４及びグート電極３７間に形成されているショットキ接
合４６から、半導体層３１内に達する空乏層が形成され
ていないように、形成されているとすれば、ソース電極
３８及びドレイン電極３９間に負荷を通じて所要の電源
を接続している状態で、ゲート電極３７及びソース電極
３８間に制御電圧を印加していないとき、電子が電子蓄
積層４４内を通り、且つ半導体層３２．３３及び３４の
ソース電極３８及び３９下の領域を通って、ソース電極
３８側からドレイン電極３９側に、またはその逆に移動
し、このため、電流が、電子蓄積層４４内を通り、且つ
半導体層３２、３３及び３４のソース電極３８及び３３
９小の領域を通って、ソース電極３と３側からドレイン
電極３９側に、またはその逆に、所謂チャンネル電流と
して流れる。

しかしながら、このような状態か、ゲート電極３７及び
ソース電極３８間に、ゲート電極３７側を負とする所要
の値の制御電圧を印加すれば、ショットキ接合４６から
半導体層３１内に達づる空乏層が形成される。このため
、電子蓄槓層４４内を上述したように移動する電子が得
られず、よって、電子蓄積層４４内を上述したように流
れるチャンネル電流が得られなくなる。

また、半導体層３２、３３及び３４と、ゲート電極３７
とが、ゲート３７及びソース電極３８間に制御電圧を印
加していないとき、半導体層３４及びゲート電極３７と
の間に形成されているショットキ接合４６から、半導体
層３１内に達する空乏層が形成されているように、形成
されているとすれば、ソース電極３８及びドレイン電極
３９間に負荷を通じて所望の電源を接続している状態で
、ゲート電極３７及びソース電極３８間に制御電圧を印
可していない状態で、電子蓄積層４４内を上述したよう
に移動する電子が得られず、このため電子蓄積層４４内
を上述したように流れるチャンネル電流が得られない。

しかしながら、このような状態から、ゲート電極３７及
びソース電極３８間に、ゲート電極３７側を正とする所
要の値の制御電圧を印可すれば、ショットキ接合５から
半導体層３１内に達する空乏層が形成されない状態にな
る。このため、電子蓄積層４４内を上述したように移動
する電子が得られ、よって電子蓄積層４４内を上述した
ように流れるチャンネル電流が得られる。

従って、第５図に示す本願第１番目の発明による電界効
果トランジスタによれば、ソース電極３８及びドレイン
電極３９間に、負荷を通じて所要の電踪を接続している
状態で、ゲート電極３７及びソース電極３８間に制御電
圧を印加させたり、印加させなかったりする電圧制御を
することによって、第１図に示す従来の電界効果トラン
ジスタの場合と同様に、負荷に電流を供給したり、供給
しなかったりする電流制御をすることができる。

ところで、負荷に電流が供給される場合、その電流は、
上述したように、上述した電子蓄積層４４を通って電子
が移動することによって得られる。一方、電子蓄積層４
４は、低い不純物濃度を有する半導体層３１のへテロ接
合４６側で形成されている。このため、電子蓄積層４４
を移動する電子は、第１図に示す従来の電界効果トラン
ジスタの場合と同様に、不必要に不純物ににって散乱を
受けない。

このため、第５図に示す本願第１番目の発明による電界
効果１ヘランジスタの場合、電子蓄積層４４を上述した
ように移動する電子の移動速度が速いため、第１図に示
す従来の電界効果トランシスタの場合と同様に、上述し
た電流制御を高速度で得ることができる。

また、第５図に示す本願第１番目の発明による電界効果
トランジスタの場合、半導体層３３に、第６図で上述し
たように、ｎ形不純物イオン４２を有している。

このｎ形不純物イオン４２は、第１図に示す従来の電界
効果トランジスタの場合に準じて、電子蓄積層４４にお
ける電子に対するクーロンポテンシャルを生ぜしめてい
る。

しかしながら、半導体層３３は高い不純物濃度を有し、
且つ十分薄い厚さを有する。なお、半導体層３３が高い
不純物濃度を右していても、その半導体層３３が十分薄
い厚さを有りるので、ショットキ接合４６から半導体層
３４、３３及び３２内を通って半導体層３１に達する空
乏層が形成されることに実質的に問題はない。

従って、上述したｎ形不純物イオン４２は、第７図Ａに
示すように、比較的小さな間隔を保って、密に、２次元
的に分布している。

このため、第５図に示す本願第１番目の発明による電界
効果トランジスタの場合、ｎ形不純物イオン４２によっ
て生ぜしめている電子蓄積層４４における電子に対する
クーロンポテンシャルが、第７図Ｂに示すように、電子
蓄積層４４における電子の移動方向に、大きなゆらぎを
有していない。

従って、第５図に示す本願第１番目の発明による電界効
果トランジスタの場合、電子蓄積層４４を移動する電子
が、第１図に示す従来の電界効果トランジスタの場合の
ように、クーロンポテンシャルの大きなゆらぎによって
、散乱を受ける、ということがない。

よって、第５図に示す本願第１番目の発明による電界効
果トランジスタ場合、上述した電流制御を、第１図に示
す従来の電界効果トランジスタの場合に比し、より高速
度で得ることかできるという特徴を有する。

次に、本願第２番目の発明による電界効果トランジスタ
の一例を、第８図を伴なって述べよう。

第８図において、第５図に示す本発明による電界効果ト
ランジスタとの対応部分には同一符号を付して、詳細説
明を省略する。

本願第２番目の発明による電界効果トランジスタの一例
においては、半絶縁性基板３０上に順次積層された複数
ｑ個の半導体積層体Ａ１、Ａ２・・・・・・・・・ＡＧ
を有する。

この場合、半導体積層体Ａがｉ（ｉ＝１、２・・・・・
・・・・ｑ）は、第５図に示づ水願第１番目の発明によ
る電界効果トランジスタにおける、半導体層３１．３２
．３３及び３４が、半導体層３１及び３２間にペテロ接
合４５を形成して積層されている、という構成と同じ構
成を右する。

また、本願第２番目の発明による電界効果トランジスタ
の一例においては、複数ｑ個の半導体積層体Ａ１〜Ａｑ
中の最上側の半導体積層体Ａｑ、の半導体層３４上に、
それとの間でショットキ接合４６を形成するように、ゲ
ート電極３７が付されている。

さらに、半導体積層体Ａの半導体層３４上のゲート電極
３７を挟む位置にそれぞれソース電極３８及びドレイン
電極３９がオーミックに付されている。

以上が、本願第２番目の発明による電界効果トランジス
タの一例構成である。

このような構成を有する電界効果トランジスタの場合、
その半導体槓層体Ａｉは、それが第５図に示す本願第１
番目の発明による電界効果トランジスタにおける、半導
体層３１〜４４が積層されている構成と同じ構成を有す
るので、半導体層３２及び３３、ヘテロ接合４５、半導
体層３１のヘテロ接合４５近傍、及び半導体層３４の半
導体層３３近傍か、エネルギバンド構造でみて、第９図
に示すように、第６図で上述したと同様のノッチ部４０
及びスパイク部４１を形成している構造を有する。

また、第８図に示す本願第２番目の発明による電界効果
トランジスタの場合、その半導体積層体Ａは、第５図に
示す本願第１番目の発明による電界効果トランジスタの
場合と同様に、半導体層に、ｎ形不純物イオンを有して
おり、またノッチ部４０を形成している半導体層３１の
ヘテロ接合４５側に、電子４３を蓄積している電子蓄積
層４４を形成している。

さらに、第８図で示す本願第２番目の発明による電界効
果トランジスタの場合、半導体積層体Ａｉ及び、Ａｉ−
１（但しｉ−１の場合を除く）の境界近傍は、エネルギ
バンド構造で見て、第９図に示すように、半導体積層体
Ａ２の半導体層３１伝導帯端Ｅｃが、半導体積層体Ａｉ
−２側において、半導体積層体Ａｉ−１側に到るに従い
フェルミレベルＥｆを横切って下降し、よってノッチ部
４０’を形成しており、また半導体積層体Ａｉ−１の半
導体層３４の伝導帯端Ｅｃが、半導体積層体Ａｉ側に到
るに従い上昇し、よってスパイク部４１′を形成してい
る、という構造を有する。

また、第８図に示す本願第２番目の発明による電界効果
トランジスタの場合、半導体積層体Ａｉの半導体層３３
におけるｎ形不純物は、電子を、スパイク部４１を形成
している半導体層３１のヘテロ接合４５側に放出してい
るとともに、スパイク部４１′を形成している半導体層
３４を通って、上述した半導体積層体Ａｉにおけるノッ
チ部４０′を形成している半導体層３１の半導体積層体
Ａｉ＋１（ただしｉＩ＝ｑの場合を除く）側にも放出し
ている。

従って、半導体積層体Ａｉの半導体層３３に、第５図に
示す本願第１番目の発明による電界効果トランジスタの
場合と同様に、ｎ形不純物イオン４２を有している。

また、半導体積層体のノッチ部４０を形成している半導
体層３１のヘテロ接合４５側に、第５図に示す本願第１
番目の発明による電界効果トランジスタの場合と同様に
、電子４３を蓄積している電子蓄積層４４を形成してい
ると共に、半導体積層体Ａｉ（但しｉ＝１の場合を除く
）のノッチ部４０′を形成している半導体層３１の半導
体積層体Ａ１−１側に、電子４３′を蓄積している電子
蓄積層４４′を形成している。

このため、第８図に示す本願第２番目の発明による電界
効果トランジスタの場合、半導体積層体Ａ１〜Ａｑの半
導体層３２，３３及び３４と、ゲート電極３７とが、ゲ
ート電極３７及びソース電極３８間に制御電圧を印加し
ていないとき、半導体積層体Ａ１〜Ａｑ中の最上側の半
導体積層体Ａｑの半導体層３４及びゲート電極３７間に
形成されているショットキ接合４６から、半導体積層体
Ａｑの半導体層３１内に達する空乏層が形成されていな
いように、形成されているとすれば、ソース電極３８及
びトレイン電極３９間に負荷を通じて所用の電源を接続
している状態で、ゲート電極３７及びソース電極３８間
に制御電圧を印加していないとき、電子が、半導体積層
体Ａ１〜Ａｑの電子蓄積層４４及び４４′内をそれぞれ
通り、且つ半導体積層体Ａ１〜Ａｑの半導体層３２，３
３及び３４のソース電極３８及び３つ下の領域を通って
、ソース電極３８側からドレイン電極３９側に、または
その逆にそれぞれ移動し、このため、電流が、半導体積
層体Ａ１〜Ａｑの電子蓄積層４４及び４４′内をそれぞ
れ通り、且つ半導体積層体Ａ１〜Ａｑの半導体層３２．
３３及び３４のソース電極３８及び３９下の領域を通っ
て、ソース電極３８側からトレイン電極３９側に、また
はその逆に、所謂チャンネル電流としてそれぞれ流れる
。

しかしながら、このような状態から、ゲート電極３７及
びソース電極３８間に、ゲート電極３７側を負とする所
要の値の制御電圧を印加リ−れば、ショットキ接合４６
から半導体積層体Ａ１〜Ａｑ中の最下側の半導体積層体
への半導体層３１内に達する空乏層が形成される。この
ため、半導体積層体Ａ１〜Ａｑの電子蓄積層４４及び４
４内を上述したようにそれぞれ移動する電子が得られず
、よって、半導体積層体Ａ１〜Ａｑの電子蓄積層４４及
び４４′内を上述したようにそれぞれ流れるチャンネル
電流が得られなくなる。

また、半導体積層体Ａ１〜Ａｑの半導体層３２、３３及
び３４と、ゲート電極３７とが、ゲート電極３７及びソ
ース電極３８間に制御電圧を印加していないとき、半導
体積層体Ａｑの半導体層３４及びゲート電極３７との間
に形成されているショットキ接合４６から、半導体積層
体Ａ１の半導体層３１内に達する空乏層か形成されてい
るように、形成されでいるとすれば、ソース電極３８及
びドレイン電極３８間に負荷を通じて所要の電源を接続
している状態で、ゲート電極３７及びソース電極３８間
に制御電圧を印加していないとき、半導体積層体Ａ１〜
Ａｑの電子蓄積層４４及び４４′内を上述したようにそ
れぞれ移動する電子が得られず、このため半導体積層体
Ａ１〜Ａｑの電子蓄積層４４及び４４′内を上述したよ
うにそれぞれ流れるチャンネル電流が得られない、。

しかしながら、このような状態から、ゲート電極３７及
びソース電極３８間に、ゲート電極３７側を正とする所
要の値の制御電圧を印加すれば、ショットキ接合５から
半導体積層体Ａｑの半導体層３１内に達づる空乏層が形
成されない状態になる。このため、半導体積層体Ａ１〜
Ａｑの電子蓄積層４４及び４４′内を上述したようにそ
れぞれ移動する電子が得られ、よって半導体積層体Ａ１
〜Ａｑの電子蓄積層４４内を上述したようにそれぞれ流
れるチャンネル電流が得られる。

従って、第８図に承り本願第２番目の発明による電界効
果トランジスタによれば、第５図に示す本願第１番目の
発明による電界効果トランジスタの場合と同様に、ソー
ス電極３８及びトレイン電極３９間に、負荷を通じて所
要の電源を接続している状態で、ゲート電極３７及びソ
ース電極３８間に制御電圧を印加させたり、印加させな
かったりする電圧制御をすることによって、負荷に電流
を供給したり、供給しなかったりする電流制御をするこ
とができる。

ところで、負荷に電流が供給される場合、その電流は、
上述したように、上述した半導体積層体Ａ１〜Ａｑの電
子蓄積層４４及び４４′を通って電子か移動することに
よって得られる。一方、半導体積層体Ａ１〜Ａｑの電子
蓄積層４４及び４４′も、第５図で上述した本願第１番
目の発明による電界効果トランジスタの場合と同様に、
半導体積層体Ａ１〜Ａｑ低い不純物濃度を有する半導体
層３１で形成されている。このため、半導体積層体Ａ１
〜Ａｑの電子蓄積層４４及び４４′を移動する電子は、
不必要に不純物によって散乱を受けない。

このため、第８図に示す本願第２番目の発明による電界
効果トランジスタの場合も、半導体積層体Ａ１〜Ａｑの
電子蓄積層４４及び４４′を上述したように移動する電
子の移動速度が速いため、第５図に示り本願第１番目の
発明による電界効果トランジスタの場合と同様に、上述
した電流制御を高速度で得ることかできる。

また、第８図に示す本願第２番目の発明による電界効果
トランジスタの場合も、第５図で上述した本願第１番目
の発明による電界効果トランジスタの場合と同様に、半
導体積層体Ａ１〜Ａｑの半導体層３３に、第６図で上述
したように、ｎ形不純物イオン４２を有している。

このｎ形不純物イオン４２は、第５図で上述した本願第
１番目の発明による電界効果トラジスタの場合と同様に
、半導体積層Ａ１〜Ａｑの電子蓄積層４４及び４４′に
おける電子に対するクーロンポテンシャルを生ぜしめて
いる。

しかしながら、半導体積層体Ａ１〜Ａｑの半導体層３３
は、第５図で上述した本願第１番目の発明による電界効
果トランジスタの場合と同様に高い不純物濃度を有し、
且つ十分薄い厚さを有する。なお、半身体積層体Ａ１〜
Ａｑの半導体層３３が高い不純物濃度を有していても、
その半導体層３３が十分薄い厚さを有するので、第５図
で上述した本願第１番目の発明による電界効果トランジ
スタの場合と同様に、ショットキ接合４６から半導体積
層体Ａ１〜Ａｑの半導体層３４、３３及び３２内を通っ
て半導体積層体Ａ１の半導体層３１に達する空乏層が形
成されることに実質的に問題はない。

従って、上述した半導体積層体Ａ１〜Ａｑの半導体層３
３に有するｎ型形不純物イオン４２は、第７図Ａで上述
したように、比較的小さな間隔を保って、密に、２次元
的に分布している。

このため、第８図に示す本願第２番目の発明による電界
効果トランジスタの場合も、半導体積層体Ａ１〜Ａｑの
半導体層３３におけるｎ形不純物イオン４２によってそ
れぞれ生ぜしめている半導体積層体Ａ１〜Ａｑの電子蓄
積層４４及び４４′における電子に対するクローンポテ
ンシャルが、第７図Ｂで上述したように、半導体積層体
Ａ１〜Ａｑの電子積層体層４４及び４４’における電子
の移動方向に、大きなゆらぎを有していない。

従って、第８図に示す本願第２番目の発明による電界効
果トランジスタの場合も、半導体積層体Ａ１〜Ａｑの電
子蓄積層４４及び４４′を移動する電子が、第５図で上
述した本願第１番目の発明ににる電界効果トランジスタ
の場合と同様に、クーロンポテンシャルの大きなゆらぎ
によって散乱を受ける、ということがない。

よって、第８図に示す本願第２番目の発明による電界効
果トランジスタ場合、上述した電流制御を、第５図で上
述した本願第１番目による電界効果トランジスタの場合
と同様に、より高速度で得ることができる。

また、第８図に示す本願第２番目の発明による電界効果
トランジスタの場合、ｑ個の半導体積層体Ａ１〜Ａｑの
電子蓄積層４４及び４４′にチヤンネル電流を流して、
負葡に電流を供給りることができる。

従って、第８図に示す本願第２番目の発明による電界効
果トランジスタの場合、第５図に示す本願第１番目の発
明による電界効果トランジスタに比し、大なる電流を負
荷に供給することができるという特徴を有する。

次に、本願第３番目の発明による電界効果トランジスタ
の一例を第１０図を件なって述べよう。

第１０図において、第８図に示す本願第２番目の発明に
よる電界効果トランジスタとの対応部分には同一符号を
付して、詳細説明を省略する。

本願第３番目の発明による電界効果トランジスタの一例
は、次の事項を除いて、第８図に示す本願第２番目の発
明による電界効果トランジスタと同様の構成を有する。

複数ｑ個の半導体積層体Ａ１〜Ａｑのそれぞれ、寸なわ
ら半導体積層体Ａｉ（ｉ＝１，２・・・・・・・・・ｑ
）が、第３３図に示す本願第１番目の発明による電界電
界効果トランジスタで上述した半導体層３１〜３４の外
、半導体層３４上に形成された、比較的小さな電子親和
力を有し、且つ比較的高いｎ形不純物濃度を有すると共
に十分薄い厚さを有する半導体層３５を有する。

また、半導体積層体Ａｉが半導体層３５上に形成された
、比較的小さな電子親和力を有し、且つ比較的低い不純
物濃度を有する半導体層３４と同様の半導体層４６とを
有する。

さらに、半導体層３４上が、上述したように、半導体＠
３４上に、半導体層３５及び３６を積層している構成を
右するので、半導体積層体Ａ１〜Ａｑ中の最上側の半導
体積層体への半導体層３４に代えて、半導体積層体Ａｑ
の半導体層３６上に、それとの間でショットキ接合４６
を形成するようにゲート電極３７が付されている。

なおさらに、半導体積層体Ａｑの半導体層３６上のゲー
ト電極３７を挾む位置に、それぞれソース電極３８及び
ドレイン電極３９がオーミックに付されている。

以上が、本願第３番目の発明による電界効果トランジス
タの一例構成である。

このような構成を有する電界効果トランジスタによれば
、それが、上述した事項を除いて、第８図で上述した本
願第２番目の発明による電界効果トランジスタと同様の
構成を有する。

従って、半導体積層体Ａ１〜Ａｑが、第１１図に示すよ
うに、第９図で上述したと同様のエネルギバンド構造を
有する。但し、半導体積層体Ａｉの半導体層３５にｎ形
不純物イオンを有している。

よって、詳細説明は省略するが、第８図に示す本願第２
番目の発明による電界効果トランジスタの場合と同様の
作用効果を得ることかできる。

また、第１０図に示す本願第３番目の発明による電界効
果トランジスタの場合、半導体積層体Ａｉの電子格槓層
４４及び４４′がそれぞれ半導体層３３及び３５からの
電子を蓄積することによって形成されているので、半導
体積層体Ａｉの電子蓄積層４４及び４４′に第８図で上
述した本願第２番目の発明による電界効果トランジスタ
の場合に比し、より多くの電子を蓄積し得る。

従って、第１０図に示す本願第３番目の発明による電界
効果トランジスタの場合、第８図で上述した本願第２番
目の発明による電界効果トランジスタの場合に比し、よ
り大きな電流を負荷に供給することができる。

なお、本願第３番目の発明ににる電界効果トランジスタ
の場合、詳細説明は省略するが、第１２図に示すように
、第１０図で上述した本願第３番目の発明による電界効
果トランジスタの構成において、その半導体積層体Ａ１
〜Ａｑ中の最上側の半導体積層体Ａｉを、第８図で上述
した本願第２番目の発明による電界効果トランジスタに
おける半導体積層体Ａ１〜Ａｑ中の最上側の半導体積層
体Ａ値開様に、半導体層３５及び３６を有しない構成と
し、これに応じて、この場合の半導体積層体Ａｑの半導
体層３４上にゲート電極３７、ソース電極３８及びドレ
イン電極３９を付した構成にすることもできるものであ
る。

なお、上述においては、本願第１番目の発明による電界
効果トランジスタ及び本願第２番目の発明による電界効
果トランジスタのそれぞれにつき、１つの実施例を、ま
た本願第３番目の発明ににる電界効果トランジスタにつ
き２つの実施例を述べたが、本願第１番目の発明による
電界効果トランジスタ、本願第２番目の発明による電界
効果トランジスタ、及び本願第３番目の発明による電界
効果トランジスタのそれぞれにつき、本発明の精神を脱
することなしに種々の変型、変更をなし得るであろう。

【図面の簡単な説明】

第１図は、従来の電界効果トランジスタの一例を示す路
線的断面図である。 第２図は、その要部のエネルギバンド構造を示す図であ
る。 第３図Ａは、第１図に示す従来の電界効果トランジスタ
の半導体層中における、ｎ形不純物イオンの分布を示す
図である。 第３図Ｂは、第１図に示す従来の電界効果トランジスタ
の電子蓄積層における電子に対するクーロンポテンシャ
ルを示す図である。 第４図は、従来の電界効果トランジスタの他の例を示す
路線的断面図である。 第５図は、本願第１番目の発明による電界効果トランジ
スタの一例を示す路線的断面図である。 第６図は、その要部のエネルギバンド構造を示す図であ
る。 第７図Ａは、第５図に示す本願第１番目の発明明による
電界効果トランジスタの半導体層中における、ｎ形不純
物イオンの分布を示す図である。 第７図Ｂは、第５図に示す本願第１番目の発明による電
界効果トランジスタの電子蓄積層中における電子に対す
るクーロンポテンシャルを示す図である。 第８図は、本願第２番目の発明による電界効果トランジ
スタの一例を示す略線的断面図である。 第９図は、その要部のエネルギバンド構造を示す図であ
る。 第１０図は、本願第３番目の発明による電界効果トラン
ジスタの一例を示す略線的断面図である。 第１１図は、その要部のエネルギバンド構造を示す図で
ある。 第１２図は、本願第３番目の発明による電界効果トラン
ジスタの他の例を示す略線的断面図である。 ３０……………半絶縁性基板 ３１〜３６……半導体層 ３７……………ゲート電極 ３８……………ソース電極 ３９……………ドレイン電極 ４０，４０’…ノッチ部 ４１，４１’…スパイク部 ４２，４２’…ｎ形不純物イオン ４４，４４’…電子蓄積層 Ａ１〜Ａｑ……半導体積層体 出願人　　日本電信電話公社 代理人　弁理士　田中正治

Claims (1)

1. 【特許請求の範囲】 １、比較的大きな電子親和力を有し、且つ比較的低い不
   純物濃度を有する第１の半導体層と、該第１の半導体層
   上にそれとの間でヘテロ接合を形成するように、形成さ
   れた、比較的小さな電子親和力を有し、且つ比較的低い
   不純物濃度を右する第２の半導体層と、 該第２の半導体層上に形成された、比較的小さな電子親
   和力を有し、月つ比較的高いｎ形不純物溌度を有すると
   共に十分薄い厚さを有づる第３の半導体層と、 該第３の半導体層上に形成された、比較的小さな電子親
   和力を有し、且つ比較的低い不純物濃度を有する第４の
   半導体層とを右し、該第４の半導体層上に、それとの間
   でショットキ接合を形成するように、ゲート電極が付さ
   れ 上記第４の半導体層上の上記ゲート電極を挾む位置に、
   それぞれソース電極及びドレイン電極がオーミックに付
   されていることを特徴とする電界効果トランジスタ。 ２、積層された複数の半導体積層体を右し、該複数の半
   導体積層体のそれぞれは、 比較的大きな電子親和力を有し、且つ 比較的低い不純物濃度を有する第１の半導体層と、 該第１の半導体層上に、それとの間で ヘテロ接合を形成するように、形成された、比較的小さ
   な電子親和力を有し、且つ比較的低い不純物濃度を有す
   る第２の半導体層と、 該第２の半導体層上に形成された、比 較的小さな電子親和力を有し、且つ比較的高いｎ形不純
   物濃度を有すると共に十分薄い厚さを有する第３の半導
   体層と、該第３の半導体層上に形成された、比 較的小さな電子親和力を有し、且つ比較的低い不純物濃
   度を有する第４の半導体層とを有し、 上記複数の反動体積層体中の最上側の半導体積層体の第
   ４の半導体層上に、それとの間でショットキ接合を形成
   するように、ゲート電極が付され、 上記俊故の半導体積層体中の最上側の半導体積層体の第
   ４の半導体層上の上記ゲート電極を挾む位置に、それぞ
   れソース電極及びトレイン電極がオーミックに付されて
   いることを特徴とする電界効果トランジスタ。 ３、積層された複数の半導体積層体を有し、該複数の半
   導体槓層体のそれぞれは、 比較的太きな電子親和力を有し、且つ 比較的低い不純物濃度を右づる第１の半導体層と、 該第１の半導体層上に、それとの間で ヘテロ接合を形成するように、形成された、比較的小さ
   な電子親和力を右し、且つ比較的低い不純物濃度をね有
   する第２の半導体層と、 該第２の半導体層上に形成された、比 較的小さな電子親和力を有し、且つ比較的高いｎ形不純
   物濃度を有すると共に十分薄い厚さを有する第３の半導
   体層と、該第３の半導体層上に形成された、比 較的小さな電子親和力を有し、且つ比較的低い不純物濃
   度を右りる第４の半導体層とを有し、 上記複数の半導体積層体中の最上側の半導体積層体を除
   いた半導体積層体のそれぞれは、上記第４の半導体層上
   に形成された、 比較的小さな電子親和力を有し、且つ比較的高いｎ形不
   純物濃度を有すると共に十分薄い厚さを有する第５の半
   導体層と、該第５の半導体層上に形成された、比 較的小さな電子親和力を有し、且つ比較的低い不純物濃
   度を有する第６の半導体層とを右し、 上記複数の半導体積層体中の最上側の半導体積層体は、
   上記第５及び第６の半導体層を有し、または有さず、 上記複数の半導体積層体中の最上側の半導体積層体が上
   記第５及び第６の半導体層を有している場合、その第６
   の半導体層上に、右していない場合、上記第４の半導体
   層に、それとの間でショットキ接合を形成するように、
   ゲート電極が付され、 上記複数の半導体積層体中の最上側の半導体積層体が上
   記第５及び第６の半導体層を有している場合、その第６
   の半導体層上の上記ゲート電極を挾む位置に、有してい
   ない場合、上記第４の半導体層の上記ゲート電極を挾む
   位置に、それぞれソース電極及びドレイン電極がオーミ
   ックに付されていることを特徴とする電界効果トランジ
   スタ。