JPH0227739A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0227739A JPH0227739A JP17706588A JP17706588A JPH0227739A JP H0227739 A JPH0227739 A JP H0227739A JP 17706588 A JP17706588 A JP 17706588A JP 17706588 A JP17706588 A JP 17706588A JP H0227739 A JPH0227739 A JP H0227739A
- Authority
- JP
- Japan
- Prior art keywords
- region
- gate electrode
- point contact
- quantum point
- semi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 239000000969 carrier Substances 0.000 claims description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 13
- 239000000758 substrate Substances 0.000 description 7
- 238000009825 accumulation Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/122—Single quantum well structures
- H01L29/127—Quantum box structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、二次元電子構造を有する半導体の一部分を、
キャリアが一次元的にバリスティック伝導を示す程度に
狭さくして量子ポイントコンタクト領域を形成し、その
量子ポイントコンタクト領域の上方において前記半導体
の上に設けたゲート電極に印加するゲート電圧に応じて
、前記量子ポイントコンタクト領域を介して前記半導体
のうちの二次元導電領域の上に設けた第１および第２主
電極間の導電状態を変化させるようにし、それにより二
次元導電領域における抵抗値を離散的に変化させるよう
にした半導体装置に関するものである。
キャリアが一次元的にバリスティック伝導を示す程度に
狭さくして量子ポイントコンタクト領域を形成し、その
量子ポイントコンタクト領域の上方において前記半導体
の上に設けたゲート電極に印加するゲート電圧に応じて
、前記量子ポイントコンタクト領域を介して前記半導体
のうちの二次元導電領域の上に設けた第１および第２主
電極間の導電状態を変化させるようにし、それにより二
次元導電領域における抵抗値を離散的に変化させるよう
にした半導体装置に関するものである。
［従来の技術］
二次元電子構造を有する半導体の一部分を、キャリアが
一部元バリスティック伝導を示す程度に狭さくして量子
ポイントコンタクト領域を形成する手段として、第５図
（＾）および（Ｂ）に示すように、金属ゲート電極下の
空乏層を利用する報告が出ている（Ｂ、Ｊ、Ｖａｎ ５
ｅｅｓ：Ｐｈｙｓ、Ｒｅｖ、Ｌｅｔｔ、６０（１９８８
）８４８参照）。
一部元バリスティック伝導を示す程度に狭さくして量子
ポイントコンタクト領域を形成する手段として、第５図
（＾）および（Ｂ）に示すように、金属ゲート電極下の
空乏層を利用する報告が出ている（Ｂ、Ｊ、Ｖａｎ ５
ｅｅｓ：Ｐｈｙｓ、Ｒｅｖ、Ｌｅｔｔ、６０（１９８８
）８４８参照）。
ここで、１は半絶縁性ＧａＡｓによる基板であり、この
基板１の上に、ノン・ドープＧａＡｓ成長層２、ノン・
ドープＡｌ１ＧａＡｓ成長層３およびＳｉドープｎ形＾
Ｊ２ ＧａＡｓ成長層４をこの順序で形成する。−さら
に、層４上に、ゲート電極７と７′ ソース電極８お
よびドレイン電極９を配置する。ゲート電極７と７′
とは外部回路としての外部配線１０により互いに接続し
て同電位に保たれている。
基板１の上に、ノン・ドープＧａＡｓ成長層２、ノン・
ドープＡｌ１ＧａＡｓ成長層３およびＳｉドープｎ形＾
Ｊ２ ＧａＡｓ成長層４をこの順序で形成する。−さら
に、層４上に、ゲート電極７と７′ ソース電極８お
よびドレイン電極９を配置する。ゲート電極７と７′
とは外部回路としての外部配線１０により互いに接続し
て同電位に保たれている。
この構造では、ゲート電極７および７′の下方の空乏層
５により規定された電子の蓄積領域により量子ポイント
コンタクト領域６を形成する。すなわち、ソース電極８
とドレイン電極９の各々の下方の半導体部分である二次
元導電領域の間の導電状態を量子ポイントコンタクト領
域６に形成される一部元バリスティック伝導のチャネル
数に応じて変化させる。
５により規定された電子の蓄積領域により量子ポイント
コンタクト領域６を形成する。すなわち、ソース電極８
とドレイン電極９の各々の下方の半導体部分である二次
元導電領域の間の導電状態を量子ポイントコンタクト領
域６に形成される一部元バリスティック伝導のチャネル
数に応じて変化させる。
ここで、ゲート電ｉ７および７′に印加する電圧により
、ポイントコンタクト領域６に形成される一部元バリス
ティック伝導のチャンネルの数（Ｎ）が変化し、電気伝
導度が２ｅ２／ｈ Ｎで変化している。
、ポイントコンタクト領域６に形成される一部元バリス
ティック伝導のチャンネルの数（Ｎ）が変化し、電気伝
導度が２ｅ２／ｈ Ｎで変化している。
［発明が解決しようとする課題］
しかし、この構造では、ゲート電極７および７′の下方
の全面にわたフて空乏層５が広がるので、ゲート電極７
および７′の直下の空乏層５が広がり切った状態でも、
ゲート電極７および７′の周辺部に、第５図（＾）およ
び（Ｂ）に点線で示したように空乏層５が広がる。この
大面積の空乏層５に対応する接合容量に起因して、本質
的な動作を支配している領域は極めて小さな構造寸法で
あるにもがかわらず、その利点が生かされない欠点があ
る。
の全面にわたフて空乏層５が広がるので、ゲート電極７
および７′の直下の空乏層５が広がり切った状態でも、
ゲート電極７および７′の周辺部に、第５図（＾）およ
び（Ｂ）に点線で示したように空乏層５が広がる。この
大面積の空乏層５に対応する接合容量に起因して、本質
的な動作を支配している領域は極めて小さな構造寸法で
あるにもがかわらず、その利点が生かされない欠点があ
る。
しかもまた、一つのポイントコンタクトで流せる電流に
は限界があり、実用に役立つ電流を得るためには多数個
のポイントコンタクトを一つのゲート電圧で制御するこ
とが不可欠であるにもかかわらず、第５図（＾）および
（８）に示した構造では外部回路ｌＯの接続により分離
したゲート電極７と７′ とを同一電位に保つ必要があ
るから、ポイントコンタクトを多数個並列に並べ、それ
らのポイントコンタクトを流れる電流を一つのゲート電
圧で同時に制御することは不可能であるという欠点もあ
った。
は限界があり、実用に役立つ電流を得るためには多数個
のポイントコンタクトを一つのゲート電圧で制御するこ
とが不可欠であるにもかかわらず、第５図（＾）および
（８）に示した構造では外部回路ｌＯの接続により分離
したゲート電極７と７′ とを同一電位に保つ必要があ
るから、ポイントコンタクトを多数個並列に並べ、それ
らのポイントコンタクトを流れる電流を一つのゲート電
圧で同時に制御することは不可能であるという欠点もあ
った。
これらの欠点は、第５図（Ａ）および（Ｂ）に示したゲ
ート電極７および７′をｐ形層に置き換え、ｐｎ接合の
空乏層により量子ポイントコンタクトを形成するように
構成した場合についても同様である。
ート電極７および７′をｐ形層に置き換え、ｐｎ接合の
空乏層により量子ポイントコンタクトを形成するように
構成した場合についても同様である。
そこで、本発明の目的は、離散的な抵抗値を持ち、三端
子動作する量子ポイントコンタクト構造の半導体三端子
装置において、従来の構造で問題となる接合面積の大き
さを改善するとともに、多数個の量子ポイントコンタク
トの並列動作を可能にし、以て動作電流の値を増大させ
ることができるように適切に構成した半導体装置を提供
することにある。
子動作する量子ポイントコンタクト構造の半導体三端子
装置において、従来の構造で問題となる接合面積の大き
さを改善するとともに、多数個の量子ポイントコンタク
トの並列動作を可能にし、以て動作電流の値を増大させ
ることができるように適切に構成した半導体装置を提供
することにある。
［課題を解決するための手段Ｊ
このような目的を達成するために、本発明は、二次元電
子構造を有する半導体の上にゲート電極を設け、該ゲー
ト電極に印加する電圧により、前記半導体の一部分にキ
ャリアが流れる領域を一次元的なバリスティック伝導を
示す程度に狭さくした量子ポイントコンタクト領域を形
成し、前記ゲーｉ−電極に印加するゲート電圧に応じて
、前記量子ポイントコンタクト領域を介して前記半導体
のうちの二次元導電領域の上に設けた第１および第２主
電極間の導電状態を変化させるようにした半導体装置に
おいて、前記二次元導電領域のうち前記第１および第２
主電極に対応する部分の間に半絶縁化領域を形成して前
記部分を狭さくすることにより前記量子ポイントコンタ
クト領域を形成し、前記ゲート電極を前記半絶縁化領域
上に配置して、前記量子ポイントコンタクト領域内のキ
ャリア密度を前記ゲート電極に印加する電圧に応じて変
化させて、前記部分間の抵抗値を離散的に変化させるよ
うにしたことを特徴とする。
子構造を有する半導体の上にゲート電極を設け、該ゲー
ト電極に印加する電圧により、前記半導体の一部分にキ
ャリアが流れる領域を一次元的なバリスティック伝導を
示す程度に狭さくした量子ポイントコンタクト領域を形
成し、前記ゲーｉ−電極に印加するゲート電圧に応じて
、前記量子ポイントコンタクト領域を介して前記半導体
のうちの二次元導電領域の上に設けた第１および第２主
電極間の導電状態を変化させるようにした半導体装置に
おいて、前記二次元導電領域のうち前記第１および第２
主電極に対応する部分の間に半絶縁化領域を形成して前
記部分を狭さくすることにより前記量子ポイントコンタ
クト領域を形成し、前記ゲート電極を前記半絶縁化領域
上に配置して、前記量子ポイントコンタクト領域内のキ
ャリア密度を前記ゲート電極に印加する電圧に応じて変
化させて、前記部分間の抵抗値を離散的に変化させるよ
うにしたことを特徴とする。
本発明の他の形態では、前記ゲート電極を設けず、その
ゲート電極に対応する位置に外部光を入射させて、前記
量子ポイントコンタクト内のキャリア密度をその外部光
に応じて制御する。
ゲート電極に対応する位置に外部光を入射させて、前記
量子ポイントコンタクト内のキャリア密度をその外部光
に応じて制御する。
【作 用１
本発明では、微小な量子ポイントコンタク斗を半導体の
半絶縁化技術を用いて形成し、この量子ポイントコンタ
クトを通るチャンネルの個数を半絶縁化領域および量子
ポイントコンタクト領域の上部に設置したゲート電極へ
の電圧印加により量子ポイントコンタクト内のキャリア
密度を変化させることにより制御するようにしたので、
（１）半絶縁化領域を利用しているため、極めて小さい
容量で動作可能な点、（２）ゲートの大部分が半絶縁化
領域の上部に形成されるため、従来の構造で問題となる
ゲート−ソース間およびゲート−ドレイン間のリーク電
流が小さくなる点、（３）多数個の量子ポイントコンタ
クトを同一ゲート電極で全く同時に同じモードで動作さ
せることが可能な点で、従来技術とは異なる。
半絶縁化技術を用いて形成し、この量子ポイントコンタ
クトを通るチャンネルの個数を半絶縁化領域および量子
ポイントコンタクト領域の上部に設置したゲート電極へ
の電圧印加により量子ポイントコンタクト内のキャリア
密度を変化させることにより制御するようにしたので、
（１）半絶縁化領域を利用しているため、極めて小さい
容量で動作可能な点、（２）ゲートの大部分が半絶縁化
領域の上部に形成されるため、従来の構造で問題となる
ゲート−ソース間およびゲート−ドレイン間のリーク電
流が小さくなる点、（３）多数個の量子ポイントコンタ
クトを同一ゲート電極で全く同時に同じモードで動作さ
せることが可能な点で、従来技術とは異なる。
［実施例１
以下、図面を参照して本発明の実施例を詳細に説明する
。
。
第１図（Ａ）および（Ｂ）は本発明の第１の実施例を示
す平面図およびその＾＾′線断面図であり、ｌは半絶縁
性ＧａＡｓ基板、２．３および４は、結晶成長させて形
成した変調ドープ構造であって、それぞれ、ノン・ドー
プＧａＡｓ層、ノン・ドープＡｊ２ ＧａＡｓ層および
Ｓｉドープｎ形ＡＡＧａＡｓ層であり、基板１の上にこ
の順序に積層される。７はゲート電極（たとえばＡｕの
ショットキーを極）、８はソース電極（たとえば＾ｕＧ
ｅＮｉのオーミック電極）、９はドレイン電極（たとえ
ば、＾ｕＧｅＮｉのオーミック電極）であり、層４上に
これら電極７゜８および９を配置する。ｌｌはＧａイオ
ン注入により基板１および層２．３および４を部分的に
半絶縁化した半導体領域（ここでは半絶縁性のＧａＡｓ
およびＧａ／ｌ 八ｓ）である。５は半絶縁化領域１１
の周囲に広がった空乏層であり、６は約５０ｒ＋＋ｓの
狭い空間に閉じ込められた電子の蓄積領域を示し、この
領域６により量子ポイントコンタクトが形成される。こ
こで、ゲート電極７は半絶縁化領域１１の表面を横断し
て基板１の表面に至る細い部分と、この細い部分に接続
されたパッド部分とを有する。
す平面図およびその＾＾′線断面図であり、ｌは半絶縁
性ＧａＡｓ基板、２．３および４は、結晶成長させて形
成した変調ドープ構造であって、それぞれ、ノン・ドー
プＧａＡｓ層、ノン・ドープＡｊ２ ＧａＡｓ層および
Ｓｉドープｎ形ＡＡＧａＡｓ層であり、基板１の上にこ
の順序に積層される。７はゲート電極（たとえばＡｕの
ショットキーを極）、８はソース電極（たとえば＾ｕＧ
ｅＮｉのオーミック電極）、９はドレイン電極（たとえ
ば、＾ｕＧｅＮｉのオーミック電極）であり、層４上に
これら電極７゜８および９を配置する。ｌｌはＧａイオ
ン注入により基板１および層２．３および４を部分的に
半絶縁化した半導体領域（ここでは半絶縁性のＧａＡｓ
およびＧａ／ｌ 八ｓ）である。５は半絶縁化領域１１
の周囲に広がった空乏層であり、６は約５０ｒ＋＋ｓの
狭い空間に閉じ込められた電子の蓄積領域を示し、この
領域６により量子ポイントコンタクトが形成される。こ
こで、ゲート電極７は半絶縁化領域１１の表面を横断し
て基板１の表面に至る細い部分と、この細い部分に接続
されたパッド部分とを有する。
本実施例では、二次元電子を得るのに変調ドープ構造を
用いているが、電子伝導層６の厚さが≦１１００ｎであ
ればどのような構造でもよい。また、極めて狭いポイン
トコンタクト領域６を残して、その両側を半絶縁化して
領域１１を形成するために、本実施例では、Ｇａ集東イ
オンビーム注入と熱処理による高抵抗化技術を使用した
。注入層の間隔は約２０００−であるが、空乏層５が存
在するため、キャリアが存在する領域６の幅は約５０ｎ
ｍである。
用いているが、電子伝導層６の厚さが≦１１００ｎであ
ればどのような構造でもよい。また、極めて狭いポイン
トコンタクト領域６を残して、その両側を半絶縁化して
領域１１を形成するために、本実施例では、Ｇａ集東イ
オンビーム注入と熱処理による高抵抗化技術を使用した
。注入層の間隔は約２０００−であるが、空乏層５が存
在するため、キャリアが存在する領域６の幅は約５０ｎ
ｍである。
半絶縁化領域１１を得るためには、上述の方法以外にも
、たとえば、イオン注入、あるいは電子ビーム照射によ
る損傷で作られた高抵抗層を利用する方法も考えられる
。あるいはまた、浅くｎ形＾ｊ２ＧａＡｓ層をエツチン
グして二次元電子をなくし、このエツチングした領域を
高抵抗層として用いることもできる。
、たとえば、イオン注入、あるいは電子ビーム照射によ
る損傷で作られた高抵抗層を利用する方法も考えられる
。あるいはまた、浅くｎ形＾ｊ２ＧａＡｓ層をエツチン
グして二次元電子をなくし、このエツチングした領域を
高抵抗層として用いることもできる。
ゲート電極７は本実施例では約で形成したので、ｎ形Ａ
ｕＧａへＳ層４に対しショットキー接合を形成しており
、このゲート電極７に印加する電圧により電子蓄積領域
６にたまるキャリアの密度を変化させることができる。
ｕＧａへＳ層４に対しショットキー接合を形成しており
、このゲート電極７に印加する電圧により電子蓄積領域
６にたまるキャリアの密度を変化させることができる。
ここで、本実施例の半導体装置のゲーＩ−電極７に印加
する電圧ｖ１を変化させたときの、ソースとドレインと
の間の電流の■ｄ、の変化を第２図に示す。第２図は４
．２ｋにおける動作特性を示し、ソース−ドレイン間電
圧ｖｄｓ−２１Ｖとした。ここで、ゲート電圧ｖ１を負
から正に変化させてゆくにつれ、量子ポイントコンタク
ト６内のキャリア密度が増大し、これに伴ない、−次元
バリスティック伝導に寄与するバスの数が増大して抵抗
値がｈ／（２ｅ”ｘ（バスの数））で離散的に変化する
ために、■ｄ、も離散的に変化してゆくことがわかる。
する電圧ｖ１を変化させたときの、ソースとドレインと
の間の電流の■ｄ、の変化を第２図に示す。第２図は４
．２ｋにおける動作特性を示し、ソース−ドレイン間電
圧ｖｄｓ−２１Ｖとした。ここで、ゲート電圧ｖ１を負
から正に変化させてゆくにつれ、量子ポイントコンタク
ト６内のキャリア密度が増大し、これに伴ない、−次元
バリスティック伝導に寄与するバスの数が増大して抵抗
値がｈ／（２ｅ”ｘ（バスの数））で離散的に変化する
ために、■ｄ、も離散的に変化してゆくことがわかる。
これと同様の動作は、第１図（Ａ）〜（８）の実施例に
おいて、ゲート電極７を設けていない構造となして、そ
のゲート電極７に対応する部分に光を照射し、その光強
度により量子ポイントコンタクト部分６のキャリア密度
を変化させることによっても得られる。
おいて、ゲート電極７を設けていない構造となして、そ
のゲート電極７に対応する部分に光を照射し、その光強
度により量子ポイントコンタクト部分６のキャリア密度
を変化させることによっても得られる。
第１図（＾）および（Ｂ） に示した実施例では７、ゲ
ート電極７の大部分が半絶縁性領域１１の上に存在する
ため、ゲート電圧Ｖヨによる空乏層５の幅の変化、すな
わち容量に寄与する領域の幅は量子ポイントコンタクト
部分６の周辺の極めて狭い領域に限られる。本実施例で
はゲート電極７の幅が１μ−であり、空乏層５の面積は
１μ霞×１μｍ以下である。この面積の大きさはゲート
電極７の幅の縮小によりさらに小さくすることが可能で
ある。
ート電極７の大部分が半絶縁性領域１１の上に存在する
ため、ゲート電圧Ｖヨによる空乏層５の幅の変化、すな
わち容量に寄与する領域の幅は量子ポイントコンタクト
部分６の周辺の極めて狭い領域に限られる。本実施例で
はゲート電極７の幅が１μ−であり、空乏層５の面積は
１μ霞×１μｍ以下である。この面積の大きさはゲート
電極７の幅の縮小によりさらに小さくすることが可能で
ある。
これに対して、第５図（Ａ）および（Ｂ）に示した従来
の構造では、空乏層５が第５図（Ａ）および（Ｂ）に点
線で示した領域全体に広がっており、量子ポイン）・コ
ンタクト６の面積が小さいにもかかねらず、容量がかな
り大きくなっていることがわかる。
の構造では、空乏層５が第５図（Ａ）および（Ｂ）に点
線で示した領域全体に広がっており、量子ポイン）・コ
ンタクト６の面積が小さいにもかかねらず、容量がかな
り大きくなっていることがわかる。
さらにまた、この容量に寄与する面積の縮小は、ゲート
・ソース間およびゲート・ドレイン間のリーク電流を減
少させる上からも極めて有効である。
・ソース間およびゲート・ドレイン間のリーク電流を減
少させる上からも極めて有効である。
第３図（＾）および（Ｂ）は第１図（Ａ）および（＆）
に示した量子ポイントコンタクト６を複数個並列に並べ
て、得られる電流量を増大させた例を示す。本実施例で
は２０個の量子ポイントコンタクト６を並列に並べてお
り、すべての量子Ｐポイントコンタクト６が同一のゲー
ト電極７で同時に駆動されている。このような構造は半
絶縁化領域１１を用いることにより初めて容易に得られ
るものである。これに対して、第３図（Ａ）および（Ｂ
）において、半絶縁化領域１１を第５図（Ａ）および（
Ｂ）に示したようなゲート電極７、あるいは、ｐ影領域
に置き換えた構造では、小さい容量であり、かつリーク
電流の存在しない状態で、並列に並んだすべての量子ポ
イントコンタクトを同じモードで同時に駆動することは
不可能である。
に示した量子ポイントコンタクト６を複数個並列に並べ
て、得られる電流量を増大させた例を示す。本実施例で
は２０個の量子ポイントコンタクト６を並列に並べてお
り、すべての量子Ｐポイントコンタクト６が同一のゲー
ト電極７で同時に駆動されている。このような構造は半
絶縁化領域１１を用いることにより初めて容易に得られ
るものである。これに対して、第３図（Ａ）および（Ｂ
）において、半絶縁化領域１１を第５図（Ａ）および（
Ｂ）に示したようなゲート電極７、あるいは、ｐ影領域
に置き換えた構造では、小さい容量であり、かつリーク
電流の存在しない状態で、並列に並んだすべての量子ポ
イントコンタクトを同じモードで同時に駆動することは
不可能である。
第３図（Ａ）および（Ｂ）に示した実施例の構造におい
て得られたドレイン−ソース間電流１４ｓのゲート電圧
ｖ１による変化を第４図（Ａ）に示す。■６゜の値は量
子ポイントコンタクトの個数に比例して増大しているが
、その離散的抵抗値は保存されている。
て得られたドレイン−ソース間電流１４ｓのゲート電圧
ｖ１による変化を第４図（Ａ）に示す。■６゜の値は量
子ポイントコンタクトの個数に比例して増大しているが
、その離散的抵抗値は保存されている。
第４図（Ｂ）は、第３図（＾）および（Ｂ）に示した実
施例の構造において得られたゲート伝達コンダクタンス
ｇ、のゲート電圧Ｖ、に対する特性を示す。
施例の構造において得られたゲート伝達コンダクタンス
ｇ、のゲート電圧Ｖ、に対する特性を示す。
離散的に抵抗値が変化する所できわめて大きいｇ。
が得られていることがわかる。
なお、第４図（Ａ）および（Ｂ）のいずれも４．２ｋに
おける動作特性であり、Ｖ、１．−２＋ａＶとした。
おける動作特性であり、Ｖ、１．−２＋ａＶとした。
［発明の効果］
以上説明したように、本発明では、微小な量子ポイント
コンタクトを形成するのに、その周囲の半導体領域を半
絶縁化し、しかも、その量子ポイントコンタクト部のキ
ャリア密度を、量子ボイントコンタクト部および半絶縁
化領域の上部に配設したゲート電極への印加電圧を変化
させることにより制御するのであるから、次のような利
点がある。
コンタクトを形成するのに、その周囲の半導体領域を半
絶縁化し、しかも、その量子ポイントコンタクト部のキ
ャリア密度を、量子ボイントコンタクト部および半絶縁
化領域の上部に配設したゲート電極への印加電圧を変化
させることにより制御するのであるから、次のような利
点がある。
（１）ゲート電極の動作容量が極めて小さく高速動作に
適する。
適する。
（２）ゲート電極の大部分は半絶縁化領域の上に存在す
るので、ゲート−ソース間、およびゲート−ドレイン間
のリーク電流が極めて小さい。
るので、ゲート−ソース間、およびゲート−ドレイン間
のリーク電流が極めて小さい。
（３）容易に量子ポイントコンタクトを並列に配置した
構造が作製でき、動作電流を増大できる。
構造が作製でき、動作電流を増大できる。
第１図（＾）および（８）は半絶縁性領域により量子ポ
イントコンタクト構造が形成され、その上に制御用のゲ
ート電極が配置されている本発明の第１の実施例を示す
、それぞれ、平面図およびそのＡＡ’線断面図、 第２図は第１図（Ａ）および（Ｂ）に示した構造の４．
２ｋにおける動作特性で、Ｖｄｔ−２ａ＋Ｖの時のゲー
ト電圧Ｖ１とソース・ドレイン間電流■６．を示す特性
図、 第３図（Ａ）および（Ｂ）は第１図（Ａ）および（Ｂ）
に示した量子ポイントコンタクトを多数個並列に並べた
本発明第２の実施例を示す、それぞれ、平面図およびそ
の静′線断面図、 第４図（八）およびＣＢ）は第３図（＾）および（Ｂ）
に示した構造の４．２ｋにおける動作特性で、Ｖｄｓ−
２ｍＶの時のゲート電圧ｖ１とソース・ドレイン間電流
Ｉｄ１との関係およびゲート電圧Ｖ、とゲート伝達コン
ダクタンスｇ、どの関係を示す特性図、第５図（八）お
よび（Ｂ）は、従来報告されている金属ゲート層下の空
乏層により作製した量子ポイントコンタクト構造を示す
、それぞれ、平面図およびそのＡＡ’線断面図である。 １・・・基板として用いる半絶縁性ＧａＡｓ。 ２・・・ノン・ドープＧａＡｓ成長層、３・・・ノン・
ドープ＾ＫＬ ＧａＡｓ成長層、４−−− Ｓ ｉドー
プｎ形ＡｊＺ ＧａＡｓ成長層、５・・・空乏層の広が
りを示す点線、 ６・・・量子ポイントコンタクトを形成する電子の蓄積
領域、 ７・・・ゲート電極、 ８・・・ソース電極、 ９・・・ドレイン電極、 ｌＯ・・・外部回路、 １１・・・Ｇａイオン注入により半絶縁化した領域。 特許出願人 日本電信電話株式会社
イントコンタクト構造が形成され、その上に制御用のゲ
ート電極が配置されている本発明の第１の実施例を示す
、それぞれ、平面図およびそのＡＡ’線断面図、 第２図は第１図（Ａ）および（Ｂ）に示した構造の４．
２ｋにおける動作特性で、Ｖｄｔ−２ａ＋Ｖの時のゲー
ト電圧Ｖ１とソース・ドレイン間電流■６．を示す特性
図、 第３図（Ａ）および（Ｂ）は第１図（Ａ）および（Ｂ）
に示した量子ポイントコンタクトを多数個並列に並べた
本発明第２の実施例を示す、それぞれ、平面図およびそ
の静′線断面図、 第４図（八）およびＣＢ）は第３図（＾）および（Ｂ）
に示した構造の４．２ｋにおける動作特性で、Ｖｄｓ−
２ｍＶの時のゲート電圧ｖ１とソース・ドレイン間電流
Ｉｄ１との関係およびゲート電圧Ｖ、とゲート伝達コン
ダクタンスｇ、どの関係を示す特性図、第５図（八）お
よび（Ｂ）は、従来報告されている金属ゲート層下の空
乏層により作製した量子ポイントコンタクト構造を示す
、それぞれ、平面図およびそのＡＡ’線断面図である。 １・・・基板として用いる半絶縁性ＧａＡｓ。 ２・・・ノン・ドープＧａＡｓ成長層、３・・・ノン・
ドープ＾ＫＬ ＧａＡｓ成長層、４−−− Ｓ ｉドー
プｎ形ＡｊＺ ＧａＡｓ成長層、５・・・空乏層の広が
りを示す点線、 ６・・・量子ポイントコンタクトを形成する電子の蓄積
領域、 ７・・・ゲート電極、 ８・・・ソース電極、 ９・・・ドレイン電極、 ｌＯ・・・外部回路、 １１・・・Ｇａイオン注入により半絶縁化した領域。 特許出願人 日本電信電話株式会社
Claims (1)
- 【特許請求の範囲】 １）二次元電子構造を有する半導体の上にゲート電極を
設け、該ゲート電極に印加する電圧により、前記半導体
の一部分にキャリアが流れる領域を一次元的なバリステ
ィック伝導を示す程度に狭さくした量子ポイントコンタ
クト領域を形成し、前記ゲート電極に印加するゲート電
圧に応じて、前記量子ポイントコンタクト領域を介して
前記半導体のうちの二次元導電領域の上に設けた第１お
よび第２主電極間の導電状態を変化させるようにした半
導体装置において、前記二次元導電領域のうち前記第１
および第２主電極に対応する部分の間に半絶縁化領域を
形成して前記部分を狭さくすることにより前記量子ポイ
ントコンタクト領域を形成し、前記ゲート電極を前記半
絶縁化領域上に配置して、前記量子ポイントコンタクト
領域内のキャリア密度を前記ゲート電極に印加する電圧
に応じて変化させて、前記部分間の抵抗値を離散的に変
化させるようにしたことを特徴とする半導体装置。 ２）前記ゲート電極を設けず、そのゲート電極に対応す
る位置に外部光を入射させて、前記量子ポイントコンタ
クト内のキャリア密度をその外部光に応じて制御するよ
うにしたことを特徴とする請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17706588A JP2666970B2 (ja) | 1988-07-18 | 1988-07-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17706588A JP2666970B2 (ja) | 1988-07-18 | 1988-07-18 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0227739A true JPH0227739A (ja) | 1990-01-30 |
| JP2666970B2 JP2666970B2 (ja) | 1997-10-22 |
Family
ID=16024505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17706588A Expired - Lifetime JP2666970B2 (ja) | 1988-07-18 | 1988-07-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2666970B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03224244A (ja) * | 1989-04-27 | 1991-10-03 | Max Planck Ges Foerderung Wissenschaft Ev | 能動型半導体構造の製造方法及び能動型半導体構造を有する電界効果トランジスタ |
| JPH05275459A (ja) * | 1992-03-30 | 1993-10-22 | Nec Corp | 電界効果トランジスタ |
| US5663699A (en) * | 1994-10-28 | 1997-09-02 | Mitsubishi Denki Kabushiki Kaisha | Starter magnet switch |
| CN107170813A (zh) * | 2017-06-26 | 2017-09-15 | 中国科学技术大学 | 空穴型半导体电控量子点器件，其制备及使用方法 |
| CN107180867A (zh) * | 2017-06-14 | 2017-09-19 | 中国科学技术大学 | 一种半导体量子器件及其制备方法 |
-
1988
- 1988-07-18 JP JP17706588A patent/JP2666970B2/ja not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03224244A (ja) * | 1989-04-27 | 1991-10-03 | Max Planck Ges Foerderung Wissenschaft Ev | 能動型半導体構造の製造方法及び能動型半導体構造を有する電界効果トランジスタ |
| JPH05275459A (ja) * | 1992-03-30 | 1993-10-22 | Nec Corp | 電界効果トランジスタ |
| US5663699A (en) * | 1994-10-28 | 1997-09-02 | Mitsubishi Denki Kabushiki Kaisha | Starter magnet switch |
| CN107180867A (zh) * | 2017-06-14 | 2017-09-19 | 中国科学技术大学 | 一种半导体量子器件及其制备方法 |
| CN107180867B (zh) * | 2017-06-14 | 2023-08-29 | 中国科学技术大学 | 一种半导体量子器件及其制备方法 |
| CN107170813A (zh) * | 2017-06-26 | 2017-09-15 | 中国科学技术大学 | 空穴型半导体电控量子点器件，其制备及使用方法 |
| CN107170813B (zh) * | 2017-06-26 | 2023-08-29 | 中国科学技术大学 | 空穴型半导体电控量子点器件，其制备及使用方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2666970B2 (ja) | 1997-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5705827A (en) | Tunnel transistor and method of manufacturing same | |
| CA1236590A (en) | Semiconductor device with hole conduction via strained lattice | |
| US4835581A (en) | Electron gas hole gas tunneling transistor device | |
| JPH05110086A (ja) | トンネルトランジスタ | |
| JPH06120520A (ja) | 非線形の伝達特性をもつ電界効果トランジスタ | |
| JPH0624208B2 (ja) | 半導体装置 | |
| JPH05211341A (ja) | 半導体装置 | |
| JPH084138B2 (ja) | 半導体装置 | |
| US5227644A (en) | Heterojunction field effect transistor with improve carrier density and mobility | |
| JPH0227739A (ja) | 半導体装置 | |
| EP0092645B1 (en) | Transistor and circuit including a transistor | |
| EP0136108A1 (en) | Heterojunction semiconductor device | |
| JPH0239543A (ja) | 多層半導体装置 | |
| JP3230503B2 (ja) | トンネルトランジスタとその製造方法 | |
| JPH088360B2 (ja) | トンネルトランジスタおよびその製造方法 | |
| JP2643890B2 (ja) | トンネルトランジスタ | |
| US5473177A (en) | Field effect transistor having a spacer layer with different material and different high frequency characteristics than an electrode supply layer thereon | |
| JP3053862B2 (ja) | 半導体装置 | |
| JPH07263708A (ja) | トンネルトランジスタ | |
| JP2655594B2 (ja) | 集積型半導体装置 | |
| JP2861590B2 (ja) | トンネルトランジスタ | |
| JP3171278B2 (ja) | 量子箱半導体装置 | |
| JPH10107274A (ja) | トンネルトランジスタ及びその製造方法 | |
| JPH0669520A (ja) | トンネル効果型半導体装置 | |
| JPH03116738A (ja) | 電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090627 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090627 Year of fee payment: 12 |