JP2666970B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2666970B2
JP2666970B2 JP17706588A JP17706588A JP2666970B2 JP 2666970 B2 JP2666970 B2 JP 2666970B2 JP 17706588 A JP17706588 A JP 17706588A JP 17706588 A JP17706588 A JP 17706588A JP 2666970 B2 JP2666970 B2 JP 2666970B2
Authority
JP
Japan
Prior art keywords
region
gate electrode
quantum point
point contact
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP17706588A
Other languages
English (en)
Other versions
JPH0227739A (ja
Inventor
祥郎 平山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP17706588A priority Critical patent/JP2666970B2/ja
Publication of JPH0227739A publication Critical patent/JPH0227739A/ja
Application granted granted Critical
Publication of JP2666970B2 publication Critical patent/JP2666970B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122Single quantum well structures
    • H01L29/127Quantum box structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/775Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、二次元電子構造を有する半導体の一部分
を、キャリアが一次元的にバリスティック伝導を示す程
度に狭さくして量子ポイントコンタクト領域を形成し、
その量子ポイントコンタクト領域の上方において前記半
導体の上に設けたゲート電極に印加するゲート電圧に応
じて、前記量子ポイントコンタクト領域を介して前記半
導体のうちの二次元導電領域の上に設けた第1および第
2主電極間の導電状態を変化させるようにし、それによ
り二次元導電領域における抵抗値を離散的に変化させる
ようにした半導体装置に関するものである。
[従来の技術] 二次元電子構造を有する半導体の一部分を、キャリア
が一次元バリスティック伝導を示す程度に狭さくして量
子ポイントコンタクト領域を形成する手段として、第5
図(A)および(B)に示すように、金属ゲート電極下
の空乏層を利用する報告が出ている(B.J.Van wees:Phy
s.Rev.Lett.60(1988)848参照)。
ここで、1は半絶縁性GaAsによる基板であり、この基
板1の上に、ノン・ドープGaAs成長層2、ノン・ドープ
AlGaAs成長層3およびSiドープn形AlGaAs成長層4をこ
の順序で形成する。さらに、層4上に、ゲート電極7と
7′、ソース電極8およびドレイン電極9を配置する。
ゲート電極7と7′とは外部回路としての外部配線10に
より互いに接続して同電位に保たれている。
この構造では、ゲート電極7および7′の下方の空乏
層5により規定された電子の蓄積領域により量子ポイン
トコタクト領域6を形成する。すなわち、ソース電極8
とドレイン電極9の各々の下方の半導体部分である二次
元導電領域の間の導電状態を量子ポイントコンタクト領
域6に形成される一次元バリステック伝導のチャネル数
に応じて変化させる。
ここで、ゲート電極7および7′に印加する電圧によ
り、ポイントコンタクト領域6に形成される一次元バリ
ステイック伝導のチャネルの数(N)が変化し、電気伝
導度が2e2/hNで変化している。
[発明が解決しようとする課題] しかし、この構造では、ゲート電極7および7′の下
方の全面にわたって空乏層5が広がるので、ゲート電極
7および7′の真下の空乏層5が広がり切った状態で
も、ゲート電極7および7′の周辺部に、第5図(A)
および(B)に点線で示したように空乏層5が広がる。
この大面積の空乏層5に対応する接合容量に起因して、
本質的な動作を支配している領域は極めて小さな構造寸
法であるにもかかわらず、その利点が生かされない欠点
がある。
しかもまた、一つのポイントコンタクトで流せる電流
には限界があり、実用に役立つ電流を得るためには多数
個のポイントコンタクトを一つのゲート電圧で制御する
ことが不可欠であるにもかかわらず、第5図(A)およ
び(B)に示した構造では外部回路10の接続により分離
したゲート電極7と7′とを同一電位に保つ必要がある
から、ポイントコンタクトを多数個並列に並べ、それら
のポイントコンタクトを流れる電流を一つのゲート電圧
で同時に制御することは不可能であるという欠点もあっ
た。
これらの欠点は、第5図(A)および(B)に示した
ゲート電極7および7′をp形層に置き換え、pn接合の
空乏層により量子ポイントコンタクトを形成するように
構成した場合についても同様である。
そこで、本発明の目的は、離散的な抵抗値を持ち、三
端子動作する量子ポイントコンタクト構造の半導体三端
子装置において、従来の構造で問題となる接合面積の大
きさを改善するとともに、多数個の量子ポイントコンタ
クトの並列動作を可能にし、以て動作電流の値を増大さ
せることができるように適切に構成した半導体装置を提
供することにある。
[課題を解決するための手段] このような目的を達成するために、本発明は、二次元
電子構造を有する半導体の上にゲート電極を設け、該ゲ
ート電極に印加する電圧により、前記半導体の一部分に
キャリアが流れる領域を一次元的なバリスティック伝導
を示す程度に狭さくした量子ポイントコンタクト領域を
形成し、前記ゲート電極に印加するゲート電圧に応じ
て、前記量子ポイントコンタクト領域を介して前記半導
体のうちの二次元導電領域の上に設けた第1および第2
主電極間の導電状態を変化させるようにした半導体装置
において、前記二次元導電領域のうち前記第1および第
2主電極に対応する部分の間に半絶縁化領域を形成して
前記部分を狭さくすることにより前記量子ポイントコン
タクト領域を形成し、前記ゲート電極を前記半絶縁化領
域上に配置して、前記量子ポイントコンタクト領域内の
キャリア密度を前記ゲート電極に印加する電圧に応じて
変化させて、前記部分間の抵抗値を離散的に変化させる
ようにしたことを特徴とする。
すなわち、本発明は、半絶縁性基板と、基板上に成長
した半導体層と、半導体層上に設けられたソース電極、
ドレイン電極および半導体層とショットキー接触するゲ
ート電極とを有し、半導体層は、基板に接し平面状で2
次元電子構造を形成するための1つ以上の第1の領域
と、この第1の領域と連続し半導体層の上表面に達する
幅の狭い狭さくされた部分からなる量子ポイントコンタ
クト領域を形成するための第2の領域とを残して、半絶
縁化されており、ゲート電極は第2の領域上に延在して
おり、かつソース電極とドレイン電極が半導体層上で第
2の領域を挟んで対向していることを特徴とする。
本発明の他の形態では、前記ゲート電極を設けず、そ
のゲート電極に対応する位置に外部光を入射させて、前
記量子ポイントコンタクト内のキャリア密度をその外部
光に応じて制御する。
[作 用] 本発明では、微小な量子ポイントコンタクトを半導体
の半絶縁化技術を用いて形成し、この量子ポイントコン
タクトを通るチャンネルの個数を半絶縁化領域および量
子ポイントコンタクト領域の上部に設置したゲート電極
への電圧印加により量子ポイントコンタクト内のキャリ
ア密度を変化させることにより制御するようにしたの
で、(1)半絶縁化領域を利用しているため、極めて小
さい容量で動作可能な点、(2)ゲートの大部分が半絶
縁化領域の上部に形成されるため、従来の構造で問題と
なるゲート−ソース間およびゲート−ドレイン間のリー
ク電流が小さくなる点、(3)多数個の量子ポイントコ
ンタクトを同一ゲート電極で全く同時に同じモードで動
作させることが可能な点で、従来技術とは異なる。
[実施例] 以下、図面を参照して本発明の実施例を詳細に説明す
る。
第1図(A)および(B)は本発明の第1の実施例を
示す平面図およびそのAA′線断面図であり、1は半絶縁
性GaAs基板、2,3および4は、結晶成長させて形成した
変調ドープ構造であって、それぞれ、ノン・ドープGaAs
層、ノン・ドープAlGaAs層およびSiドープn形AlGaAs層
であり、基板1の上にこの順序に積層される。7はゲー
ト電極(たとえばAuのショットキー電極)、9はソース
電極(たとえばAuGeNiのオーミック電極)、9はドレイ
ン電極(たとえば、AuGeNiのオーミック電極)であり、
層4上にこれら電極7,8および8を配置する。11はGaイ
オン注入により基板1および層2,3および4を部分的に
半絶縁化した半導体領域(ここでは半絶縁性のGaAsおよ
びGaAlAs)である。5は半絶縁化領域11の周囲に広がっ
た空乏層であり、6は約50nmの狭い空間に閉じ込められ
た電子の蓄積領域を示し、この領域6により量子ポイン
トコンタクトが形成される。ここで、ゲート電極7は半
絶縁化領域11の表面を横断して基板1の表面に至る細い
部分と、この細い部分に接続されたパッド部分とを有す
る。
本実施例では、二次元電子を得るのに変調ドープ構造
を用いているが、電子伝導層6の厚さが≦100nmであれ
ばどのような構造でもよい。また、極めて狭いポイント
コンタクト領域6を残して、その両側を半絶縁化して領
域11を形成するために、本実施例では、Ga集束イオンビ
ーム注入と熱処理による高抵抗化技術を使用した。注入
層の間隔は約200nmであるが、空乏層5が存在するた
め、キャリアが存在する領域6の幅は約50nmである。
本絶縁化領域11を得るためには、上述の方法以外に
も、たとえば、イオン注入、あるいは電子ビーム照射に
よる損傷で作られた高抵抗層を利用する方法も考えられ
る。あるいはまた、浅くn形AlGaAs層をエッチングして
二次元電子をなくし、このエッチングした領域を高抵抗
層として用いることもできる。
ゲート電極7は本実施例ではAuで形成したので、n形
AlGaAs層4に対しショートキー接合を形成しており、こ
のゲート電極7に印加する電圧により電子蓄積領域6に
たまるキャリアの密度を変化させることができる。
ここで、本実施例の半導体装置のゲート電極7に印加
する電圧Vgを変化させたときの、ソースとドレインとの
間の電流Idsの変化を第2図に示す。第2図は4.2kにお
ける動作特性を示し、ソース−ドレイン間電圧Vds=2mV
とした。ここで、ゲート電圧Vgを負から正に変化させて
ゆくにつれ、量子ポイントコンタクト6内のキャリア密
度が増大し、これに伴ない、一次元バリスティック伝導
に寄与するパスの数が増大して抵抗値がh/(2e2×(パ
スの数))で離散的に変化するために、Idsも離散的に
変化してゆくことがわかる。
これと同様の動作は、第1図(A)〜(B)の実施例
において、ゲート電極7を設けていない構造となして、
そのゲート電極7に対応する部分に光を照射し、その光
強度により量子ポイントコンタクト部分6のキャリア密
度を変化させることによっても得られる。
キャリア密度の光照射による変化は、光子のエネルギ
ーを吸収して電子が高いエネルギー状態へ励起され、キ
ャリアとなる電子および正孔が発生すること(バンド間
遷移、不純物準位から伝導帯への遷移など)により、そ
の密度が変化するという原理を用いる。この現像に関し
てはすでに「H.L.Stoermer et al Appl.Phys.Lett.39,9
12(1981)」、「M.Heuken et al.IEEE Trans.on Elect
ron Devices,ED−33,693(1986)」などの論文等で報告
されており、より具体的には、本願発明の実施例の場
合、AlGaAs中の深いレベルからの電子の放出、およびGa
As中で光によりバンド間遷移された電子、などが関与し
ている。また、電子と正孔がバンドの曲がりによる電界
で、空間的に分離する現象なども関連して、その分布が
決定される。77K(液体窒素温度)程度以上の温度領域
では、この光照射によるキャリア密度の変化は光を切れ
ば元に戻るが、77K(液体窒素温度)程度よりも低温で
は、光によるキャリア密度の増加分の一部が光遮断後も
永続的に残り、温度を77K(液体窒素温度)程度以上に
上げるまで元には戻らないことも知られている。永続的
な部分とそうでない部分の比率は温度、ヘテロ構造によ
り決まるが、永続的でない部分を利用すればキャリア密
度は照射している光の強度に対応して変化することにな
り、永続的な部分を利用すればキャリア密度は光照射の
積分値(照射量×時間)に対応した変化を示すことにな
る。
第1図(A)および(B)に示した実施例では、ゲー
ト電極7の大部分が半絶縁性領域11の上に存在するた
め、ゲート電圧Vgによる空乏層5の幅の変化、すなわち
容量に寄与する領域の幅は量子ポイントコンタクト部分
6の周辺の極めて狭い領域に限られる。本実施例ではゲ
ート電極7の幅が1μmであり、空乏層5の面積は1μ
m×1μm以下である。この面積の大きさはゲート電極
7の幅の縮小によりさらに小さくすることが可能であ
る。
これに対して、第5図(A)および(B)に示した従
来の構造では、空乏層5が第5図(A)および(B)に
点線で示した領域全体に広がっており、量子ポイントコ
ンタクト6の面積が小さいにもかかわらず、容量がかな
り大きくなっていることがわかる。
さらにまた、この容量に寄与する面積の縮小は、ゲー
ト・ソース間およびゲート・ドレイン間のリーク電流を
減少させる上からも極めて有効である。
第3図(A)および(B)は第1図(A)および
(B)に示した量子ポイントコンタクト6を複数個並列
に並べて、得られる電流量を増大させた例を示す。本実
施例では20個の量子ポイントコンタクト6を並列に並べ
ており、すべての量子Pポイントコンタクト6が同一の
ゲート電極7で同時に駆動されている。このような構造
は半絶縁化領域11を用いることにより初めて容易に得ら
れるものである。これに対して、第3図(A)および
(B)において、半絶縁化領域11を第5図(A)および
(B)に示したようなゲート電極7、あるいは、p形領
域に置き換えた構造では、小さい容量であり、かつリー
ク電流の存在しない状態で、並列に並んだすべての量子
ポイントコンタクトを同じモードで同時に駆動すること
は不可能である。
第3図(A)および(B)に示した実施例の構造にお
いて得られたドレイン−ソース間電流Idsのゲート電圧V
gによる変化を第4図(A)に示す。Idsの値は量子ポイ
ントコンタクトの個数に比例して増大しているが、その
離散的抵抗値は保存されている。
第4図(B)は、第3図(A)および(B)に示した
実施例の構造において得られたゲート伝達コンダクタン
スgmのゲート電圧Vgに対する特性を示す。離散的に抵抗
値が変化する所できわめて大きいgmが得られていること
がわかる。
なお、第4図(A)および(B)のいずれも4.2kにお
ける動作特性であり、Vds=2mVとした。
[発明の効果] 以上説明したように、本発明では、微小な量子ポイン
トコンタクトを形成するのに、その周囲の半導体領域を
半絶縁化し、しかも、その量子ポイントコンタクト部の
キャリア密度を、量子ポイントコンタクト部および半絶
縁化領域の上部に配設したゲート電極への印加電圧を変
化させることにより制御するのであるから、次のような
利点がある。
(1)ゲート電極の動作容量が極めて小さく高速動作に
適する。
(2)ゲート電極の大部分は半絶縁化領域の上に存在す
るので、ゲート−ソース間、およびゲート−ドレイン間
のリーク電流が極めて小さい。
(3)容易に量子ポイントコンタクトを並列に配置した
構造が作製でき、動作電流を増大できる。
【図面の簡単な説明】
第1図(A)および(B)は半絶縁性領域により量子ポ
イントコンタクト構造が形成され、その上に制御用のゲ
ート電極が配置されている本発明の第1の実施例を示
す、それぞれ、平面図およびそのAA′線断面図、 第2図は第1図(A)および(B)に示した構造の4.2k
における動作特性で、Vds=2mVの時のゲート電圧Vgとソ
ース・ドレイン間電流Idsを示す特性図、 第3図(A)および(B)は第1図(A)および(B)
に示した量子ポイントコンタクトを多数個並列に並べた
本発明第2の実施例を示す、それぞれ、平面図およびそ
のAA′線断面図、 第4図(A)および(B)は第3図(A)および(B)
に示した構造の4.2kにおける動作特性で、Vds=2mVの時
のゲート電圧Vgとソース・ドレイン間電流Idsとの関係
およびゲート電圧Vgとゲート伝達コンダクタンスgmとの
関係を示す特性図、 第5図(A)および(B)は、従来報告されている金属
ゲート層下の空乏層により作製した量子ポイントコンタ
クト構造を示す、それぞれ、平面図およびそのAA′線断
面図である。 1……基板として用いる半絶縁性GaAs、 2……ノン・ドープGaAs成長層、 3……ノン・ドープAlGaAs成長層、 4……Siドープn形AlGaAs成長層、 5……空乏層の広がりを示す点線、 6……量子ポイントコンタクトを形成する電子の蓄積領
域、 7……ゲート電極、 8……ソース電極、 9……ドレイン電極、 10……外部回路、 11……Gaイオン注入により半絶縁化した領域。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】半絶縁性基板と、該基板上に成長した半導
    体層と、該半導体層上に設けられたソース電極、ドレイ
    ン電極および該半導体層とショットキー接触するゲート
    電極とを有し、 前記半導体層は、基板に接し平面状で2次元電子構造を
    形成するための1つ以上の第1の領域と、この第1の領
    域と連続し半導体層の上表面に達する幅の狭い狭さくさ
    れた部分からなる量子ポイントコンタクト領域を形成す
    るための第2の領域とを残して、半絶縁化されており、 前記ゲート電極は前記第2の領域上に延在しており、か
    つ 前記ソース電極とドレイン電極が前記半導体層上で前記
    第2の領域を挟んで対向していることを特徴とする半導
    体装置。
  2. 【請求項2】前記ゲート電極を設けず、そのゲート電極
    に対応する位置に外部光を入射させて、前記量子ポイン
    トコンタクト内のキャリア密度をその外部光に応じて制
    御するようにしたこを特徴とする請求項1記載の半導体
    装置。
JP17706588A 1988-07-18 1988-07-18 半導体装置 Expired - Lifetime JP2666970B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17706588A JP2666970B2 (ja) 1988-07-18 1988-07-18 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17706588A JP2666970B2 (ja) 1988-07-18 1988-07-18 半導体装置

Publications (2)

Publication Number Publication Date
JPH0227739A JPH0227739A (ja) 1990-01-30
JP2666970B2 true JP2666970B2 (ja) 1997-10-22

Family

ID=16024505

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17706588A Expired - Lifetime JP2666970B2 (ja) 1988-07-18 1988-07-18 半導体装置

Country Status (1)

Country Link
JP (1) JP2666970B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0394757B1 (de) * 1989-04-27 1998-10-07 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. Halbleiterstruktur mit einer 2D-Ladungsträgerschicht und Herstellungsverfahren
JP2914411B2 (ja) * 1992-03-30 1999-06-28 日本電気株式会社 電界効果トランジスタ
JPH08129948A (ja) * 1994-10-28 1996-05-21 Mitsubishi Electric Corp スタータ用マグネットスイッチ
CN107180867B (zh) * 2017-06-14 2023-08-29 中国科学技术大学 一种半导体量子器件及其制备方法
CN107170813B (zh) * 2017-06-26 2023-08-29 中国科学技术大学 空穴型半导体电控量子点器件,其制备及使用方法

Also Published As

Publication number Publication date
JPH0227739A (ja) 1990-01-30

Similar Documents

Publication Publication Date Title
US5705827A (en) Tunnel transistor and method of manufacturing same
US4835581A (en) Electron gas hole gas tunneling transistor device
JPH05110086A (ja) トンネルトランジスタ
JPH0467343B2 (ja)
EP0184827B1 (en) A high speed and high power transistor
KR100542963B1 (ko) 전계 효과 트랜지스터
JPH027532A (ja) 積層チャネル電界効果トランジスタ
JP2666970B2 (ja) 半導体装置
JPS62274783A (ja) 半導体装置
US4903091A (en) Heterojunction transistor having bipolar characteristics
JP2748797B2 (ja) 半導体装置
EP0136108B1 (en) Heterojunction semiconductor device
JP2693765B2 (ja) 電界効果トランジスタ
JPH07142706A (ja) ヘテロ接合半導体装置の製造方法およびヘテロ接合半導体装置
US4829349A (en) Transistor having voltage-controlled thermionic emission
JPH0239543A (ja) 多層半導体装置
JPH0459786B2 (ja)
EP0878849A2 (en) Power diode
KR890011100A (ko) 반금속이 있는 반도체장치
JPH088360B2 (ja) トンネルトランジスタおよびその製造方法
JP2724204B2 (ja) 導電変調型mosfet
KR101435479B1 (ko) 반도체 소자 및 그의 제조방법
JPH07263708A (ja) トンネルトランジスタ
JPS5961190A (ja) 半導体構造体
JPH07297408A (ja) トンネルトランジスタおよびその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090627

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090627

Year of fee payment: 12