JPH0684809A - エピタキシャル層の形成法 - Google Patents

エピタキシャル層の形成法

Info

Publication number
JPH0684809A
JPH0684809A JP23723792A JP23723792A JPH0684809A JP H0684809 A JPH0684809 A JP H0684809A JP 23723792 A JP23723792 A JP 23723792A JP 23723792 A JP23723792 A JP 23723792A JP H0684809 A JPH0684809 A JP H0684809A
Authority
JP
Japan
Prior art keywords
epitaxial layer
semiconductor substrate
flow rate
impurity gas
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23723792A
Other languages
English (en)
Inventor
Kenji Tsuji
謙二 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP23723792A priority Critical patent/JPH0684809A/ja
Publication of JPH0684809A publication Critical patent/JPH0684809A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 【目的】 不純物濃度が非常に高い半導体基板に低抵抗
エピタキシャル層を形成するばあいにも、エピタキシャ
ル層の不純物濃度が厚さ方向に対して均一に形成できる
方法を提供する。 【構成】 半導体基板にエピタキシャル成長する最初の
段階では、エピタキシャル成長の際に導入する不純物ガ
スを非常に少なくし、一定時間経過後導入する不純物ガ
スの量を増やし、そののち徐々に不純物ガスの量を増や
すか、間欠的に不純物ガスの導入を行い、そのインター
バルを変えて、半導体基板からのアウトドーピングやオ
ートドーピングの影響を相殺する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体基板上へのエピタ
キシャル層の形成法に関する。さらに詳しくは、不純物
が高濃度にドープされた半導体基板上に均一な不純物濃
度分布を呈する低抵抗エピタキシャル成長層を形成する
方法に関する。
【0002】
【従来の技術】シリコンなどからなる半導体基板上に所
望の抵抗値と膜厚とを有する単結晶シリコン層をエピタ
キシャル成長によって形成するばあい、従来、図6の処
理温度チャートに示される手順に従ってなされていた。
すなわち、半導体基板を収容した石英管内をN2 ガスに
よってパージし(符号A)、ついでH2 ガスによってパ
ージを行う。そののち、加熱を行い1050〜1150℃まで昇
温したのち(符号B)HClによって、半導体基板上に
エッチングを施す(符号C)。ついで1030〜1130℃に下
げて一定温度に保ち(符号D)、たとえばSiH4 とP
3 を流しながらデポジットし、エピタキシャル層を形
成する。この際、不純物ガスを一定流量で導入する。
【0003】
【発明が解決しようとする課題】叙上のごとく、不純物
ガスを一定流量で導入することにより目的とする比抵抗
を有するエピタキシャル層を形成しようとするのである
が、たとえば、比抵抗が5/1000Ωcmより小となるよう
な高濃度に不純物がドープされた半導体基板上に、比抵
抗が数Ωcm程度の低濃度のエピタキシャル層を形成する
ばあい、半導体基板中の不純物によってオートドーピン
グやアウトドーピングが生じ、低濃度のエピタキシャル
層の濃度をコントロールすることが難しい。
【0004】なお、前述の高濃度不純物の半導体基板を
用いるばあい、半導体基板の裏面を酸化シリコン膜、チ
ッ化シリコン膜またはポリシリコン膜などで被覆して、
半導体基板内部の不純物のアウトドープを防止するため
の処理を行なうが、半導体基板の不純物濃度が通常の高
濃度よりもさらに10倍以上の高濃度であるため、半導体
基板の側面からアウトドープする。
【0005】したがって、形成されたエピタキシャル層
から半導体基板に至る不純物濃度は図7に実線で示すご
とく分布する。すなわち、たとえ図中に破線で示すごと
く一定流量で不純物ガスを導入したとしても、半導体基
板51からのオートドーピングおよびアウトドーピングに
より、エピタキシャル層の半導体基板側に不純物濃度分
布が傾斜し、しかも半導体基板51とエピタキシャル層52
との界面付近の不純物濃度がなだらかに変化してしまい
急峻な特性をうることができない。
【0006】また、前述の問題を考慮して、半導体基板
上に不純物ガスを導入せずにエピタキシャル層を形成し
(以下、この層をノンドープ層という)、ついでその上
に不純物ガスを所定量導入して形成した層(ドープ層と
いう)を形成する、いわゆる2段エピタキシャル層を形
成する(図8中に破線で示す)ことにより、前記オート
ドーピングおよびアウトドーピングの悪影響を抑制しよ
うとした形成法が知られている。しかしこの形成法にお
いても、とくに半導体基板からのアウトドーピングによ
って図8に実線で示されるごとく、エピタキシャル層の
不純物濃度分布が傾斜することが多い。
【0007】このように、従来のエピタキシャル層の形
成法によれば、均一な不純物濃度分布を有し、半導体基
板との界面付近が急峻な分布を呈する基板をうることが
困難である。その結果、デバイス特性がエピタキシャル
層の比抵抗値および厚さに依存するデバイスにおいて
は、見かけ上目的とするエピ厚さがあっても、半導体基
板との界面付近がブロードになっていることから実効的
エピ厚が薄くなり本来の特性がえられなくなる。
【0008】本発明は、かかる問題を解消するためにな
されたものであり、半導体基板とエピタキシャル層との
界面において急峻な不純物濃度の変化を呈すると共に、
エピタキシャル層の深さ方向に均一な濃度分布を呈す
る、エピタキシャル層の形成法を提供することを目的と
している。
【0009】
【課題を解決するための手段】本発明のエピタキシャル
層の形成法は、低抵抗エピタキシャル成長層を形成する
に際し、導入する不純物ガスの流量を流量調整手段によ
って制御しつつ高濃度不純物の半導体基板上に単結晶シ
リコンをエピタキシャル成長させることを特徴としてい
る。
【0010】前記不純物ガスの流量を断続的に導入する
ことにより、ノンドープエピタキシャル層、ドープエピ
タキシャル層の順に交互に繰り返し形成してもよく、ま
た、エピタキシャル層の形成初期には前記不純物ガスの
流量を0または少なくしておき、エピタキシャル層の成
長に伴って流量を増加するように制御してもよい。
【0011】
【作用】エピタキシャル成長時、その初期においては半
導体基板からオートドーピングおよびアウトドーピング
が増加しているが時間の経過に伴って(エピタキシャル
成長に伴って)減少してゆく。したがって、本発明のエ
ピタキシャル層の形成法(以下、単に形成法という)で
は、エピタキシャル層の成長に伴うオートドーピングお
よびアウトドーピングの発生度合を考慮して不純物ガス
の導入量を制御するので、エピタキシャル層の深さ方向
に不純物濃度分布が傾斜することなく、しかも半導体基
板とエピタキシャル層との界面付近では前記分布が急峻
に変化した基板をうることができる。
【0012】具体的には、たとえば半導体基板からオー
トドーピングおよびアウトドーピングを受けやすい初期
エピタキシャル成長時にはとくに不純物ガス流量を抑
え、そののち徐々に流量を増加させる(図1〜2参照)
方法があげられる。また、たとえば初期に流量を抑えた
のち、大流量と小流量(0であってもよい)を交互に繰
り返す(図3〜5参照)方法をとってもよい。
【0013】
【実施例】つぎに、添付図面を参照しながら本発明の形
成法を説明する。
【0014】図1は本発明の形成法の一実施例における
不純物ガス流量の変化を示すグラフ、図2は図1のガス
流量の形成法による不純物濃度分布を示すグラフ、図3
〜5はそれぞれ本発明の形成法の他の実施例における不
純物ガス流量の変化および不純物濃度分布を示すグラフ
である。
【0015】まず、石英反応管中に高濃度不純物の半導
体基板を収容し、石英反応管中をN2 ガスでパージし、
ついでH2 ガスでパージすると共に、処理温度を上昇さ
せる。ついで処理温度を1050〜1150℃に保持して半導体
基板の面をHClによってエッチングする。
【0016】つぎに反応管中の温度を1030〜1130℃に下
げ、たとえばSiH4 とPH3 など所定の不純物ガスを
石英反応管中に導入し、不純物がドープされたシリコン
結晶を堆積させる。このとき、初期に形成されたエピタ
キシャル層の部分は半導体基板からのオートドーピング
がとくに強く、成長に伴って急激に低減していく。ま
た、アウトドーピングはエピタキシャル層の成長に伴っ
て時間の経過と共に徐々に低減していく。
【0017】したがって、マスフローコントローラを用
いて、図1に示すごとく不純物ガスの導入量を、エピタ
キシャル層の形成初期にきわめて少量にしておき、つい
で一担急激に増加させそのまま徐々に増加させれば、前
記オートドーピングおよびアウトドーピングの合成され
た作用に、いわば反比例して不純物ガスをドープさせう
る。その結果、図2に示すごとく不純物濃度は、エピタ
キシャル層の深さ方向に均一に分布し、しかも半導体基
板とエピタキシャル層との界面付近においては急峻な変
化を生じせしめることができる。なお、図2中破線で示
されているのは従来の不純物ガス流量を一定としたとき
の不純物濃度分布である。
【0018】図3〜5には、それぞれ不純物ガス流量の
制御法の他の実施例が示されている。すなわち、エピタ
キシャル層が、ノンドープ層(不純物ガス流量を0とし
て形成した層であるが、ここでは少流量で形成した層を
も含むものとする)とドープ層とを交互に形成すること
によって形成されたものである。図中、破線で示される
のが上記ノンドープ層とドープ層の形成状態であり、実
質的に不純物ガス流量の時間的変化を示しているといえ
る。そして、半導体基板およびドープ層からノンドープ
層へのオートドーピングやアウトドーピングによって、
図3〜5中において実線で示されるように不純物濃度が
深さ方向に均一に分布したエピタキシャル層となる。
【0019】図3〜5を個別に説明すると、図3では、
エピタキシャル層の形成初期にはノンドープ層の厚さを
厚くしておき、徐々に薄くしていっている。図4では、
図3と同様にノンドープ層の厚さを徐々に薄くすると共
に、ノンドープ層形成時の不純物ガス流量を徐々に増加
させて形成したものである。なお、ノンドープ層を常に
不純物ガス流量0で形成し、間欠的に形成されるドープ
層を段階的に不純物ガス流量を増加して形成してもよ
い。図5には具体的に不純物濃度が2〜8×1019/cm3
で比抵抗が1/1000〜3/1000Ωcmの半導体基板に、8
μm程度の厚さで、かつ均一に2〜6×1015/cm3 の不
純物濃度分布を呈する、比抵抗が数Ωcm程度のエピタキ
シャル層を形成するための、各ノンドープ層およびドー
プ層それぞれの厚さが示されている。すなわちエピタキ
シャル成長の初期においては、ノンドープで2μm堆積
し、つぎに不純物濃度が1016/cm3 となるような不純物
ガス流量で1μm堆積し、さらにノンドープで1μm、
1016/cm3 の不純物濃度で1μm、ノンドープで0.5 μ
m形成し、1016/cm3 不純物濃度で2.5 μm形成するこ
とにより、オートドーピングでほぼ均一のエピタキシャ
ル層を形成できる。
【0020】以上、図3〜5ではいずれも、図1〜2に
示された実施例と同じく、オートドーピングおよびアウ
トドーピングが、エピタキシャル層の形成初期に大き
く、徐々に低下する現象に対応して不純物ガス流量を好
適に制御している。
【0021】叙上のごとくして形成されるエピタキシャ
ル成長層は、形成層の深さ方向に均一の不純物濃度で形
成され、しかも半導体基板は、2〜8×1019/cm3 と高
濃度不純物であるため、直列抵抗を下げ、かつ、必要な
特性を有するにたる最低限のエピタキシャル層の厚さを
精度よく必要とする高周波デバイス(たとえばバリキャ
ップダイオードやバンドスイッチダイオード)や低順方
向電圧降下デバイス(たとえばショットキーダイオー
ド)の素子を形成できる。これら素子では、高抵抗(デ
バイス特性を作り込むエピタキシャル層部分)と低抵抗
(デバイスの要求する特性)の相反する特性の最適点に
作り込んだエピタキシャルウェハーにより、目的とする
特性を効率よく実現する作用を奏する。
【0022】
【発明の効果】本発明の形成法によれば、エピタキシャ
ル層の深さ方向の不純物濃度が均一となるので、バリキ
ャップダイオード、バンドスイッチダイオード、ショッ
トキーダイオードまたは高周波トランジスタおよびIC
用のウェハーなど、エピタキシャル層の比抵抗および実
効エピタキシャル層厚さによってその特性に影響を受け
やすいものに対して好適に用いられる半導体基板をうる
ことができる。
【0023】なお、本発明の形成法は不純物濃度の高い
半導体基板に適用すればその効果が大きいのはもちろん
であるが、比抵抗が10/1000〜18/1000Ωcm程度の通常
の半導体基板に対するエピタキシャル層の形成にも充分
適用しうるものである。
【0024】とくに半導体基板に対し、エピタキシャル
層の抵抗値が1/200 以下(不純物濃度比で1/104
上)のばあいに効果が大きく現われる。
【図面の簡単な説明】
【図1】本発明の形成法の一実施例における不純物ガス
流量の変化を示すグラフである。
【図2】図1のガス流量の形成法による不純物濃度分布
を示すグラフである。
【図3】本発明の形成法の他の実施例における不純物ガ
ス流量の変化および不純物濃度分布を示すグラフであ
る。
【図4】本発明の形成法のさらに他の実施例における不
純物ガス流量の変化および不純物濃度分布を示すグラフ
である。
【図5】本発明の形成法のさらに他の実施例における不
純物ガス流量の変化および不純物濃度分布を示すグラフ
である。
【図6】従来のエピタキシャル層の形成法における処理
温度変化を示すグラフである。
【図7】従来の形成法の一例における不純物濃度分布を
示すグラフである。
【図8】従来の形成法の他の例における不純物濃度分布
を示すグラフである。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 低抵抗エピタキシャル成長層を形成する
    に際し、導入する不純物ガスの流量を流量調整手段によ
    って制御しつつ、高濃度不純物の半導体基板上に単結晶
    シリコンをエピタキシャル成長させて目的の抵抗値と膜
    厚を有した層を形成するエピタキシャル層の形成法。
  2. 【請求項2】 前記不純物ガスの流量を断続的に導入す
    ることにより、ノンドープエピタキシャル層、ドープエ
    ピタキシャル層の順に交互に繰り返し形成する請求項1
    記載のエピタキシャル層の形成法。
  3. 【請求項3】 エピタキシャル層の形成初期には前記不
    純物ガスの流量を0または少なくしておき、エピタキシ
    ャル層の成長に伴って前記流量を増加してなる請求項1
    記載のエピタキシャル層の形成法。
JP23723792A 1992-09-04 1992-09-04 エピタキシャル層の形成法 Pending JPH0684809A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23723792A JPH0684809A (ja) 1992-09-04 1992-09-04 エピタキシャル層の形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23723792A JPH0684809A (ja) 1992-09-04 1992-09-04 エピタキシャル層の形成法

Publications (1)

Publication Number Publication Date
JPH0684809A true JPH0684809A (ja) 1994-03-25

Family

ID=17012425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23723792A Pending JPH0684809A (ja) 1992-09-04 1992-09-04 エピタキシャル層の形成法

Country Status (1)

Country Link
JP (1) JPH0684809A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002000971A1 (fr) * 2000-06-29 2002-01-03 Shin-Etsu Handotai Co.,Ltd. Procede de fabrication d'une tranche epitaxiale en silicium et tranche epaxiale en silicium ainsi obtenue
JP2009302230A (ja) * 2008-06-12 2009-12-24 Sumco Techxiv株式会社 エピタキシャルウェーハの製造方法
CN103354242A (zh) * 2013-06-17 2013-10-16 上海晶盟硅材料有限公司 高压功率器件用极厚外延片及其制造方法
CN103820849A (zh) * 2012-11-16 2014-05-28 有研半导体材料股份有限公司 一种减压生产12寸单晶硅外延片的工艺

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002000971A1 (fr) * 2000-06-29 2002-01-03 Shin-Etsu Handotai Co.,Ltd. Procede de fabrication d'une tranche epitaxiale en silicium et tranche epaxiale en silicium ainsi obtenue
JP2009302230A (ja) * 2008-06-12 2009-12-24 Sumco Techxiv株式会社 エピタキシャルウェーハの製造方法
CN103820849A (zh) * 2012-11-16 2014-05-28 有研半导体材料股份有限公司 一种减压生产12寸单晶硅外延片的工艺
CN103354242A (zh) * 2013-06-17 2013-10-16 上海晶盟硅材料有限公司 高压功率器件用极厚外延片及其制造方法

Similar Documents

Publication Publication Date Title
US6998305B2 (en) Enhanced selectivity for epitaxial deposition
US6911401B2 (en) Method for CVD process control for enhancing device performance
US6391749B1 (en) Selective epitaxial growth method in semiconductor device
JPH1167666A (ja) UHV−CVDによるSi及びSiGe皮膜中の断続的「デルタ状」ドーピング
JPH05217921A (ja) 材料膜のエピタキシアル成長を行うための温度制御された処理
JPH04234112A (ja) 多結晶シリコンの選択的デポジション方法
JP3443379B2 (ja) 半導体膜の成長方法及び半導体装置の製造方法
KR20060126968A (ko) 격자 조절 반도체 기판의 형성 방법
JPH0684809A (ja) エピタキシャル層の形成法
US8102052B2 (en) Process for the simultaneous deposition of crystalline and amorphous layers with doping
JPH0563439B2 (ja)
JP3147338B2 (ja) 半導体基板の製造方法
JP3097107B2 (ja) エピタキシャル成長方法
EP0289246A1 (en) Method of manufacturing MOS devices
JP3006396B2 (ja) 半導体薄膜の形成方法
JP6819174B2 (ja) ダイオードの製造方法
JPS5812732B2 (ja) 半導体装置の製法
JPH0529234A (ja) エピタキシヤル成長法
JP3441968B2 (ja) 電界効果トランジスタの製造方法
JPH0817737A (ja) エピタキシャル成長法及びエピタキシャル成長基板
JPH02119123A (ja) 半導体装置の製造方法
JPH02116700A (ja) エピタキシャル膜成長方法
JPH1116838A (ja) 多結晶シリコン膜の成長方法およびcvd装置
JPH01270277A (ja) 砒化ガリウム超階段バラクタダイオードの製造方法
JP2024089353A (ja) 半導体装置の製造方法