JPS63172431A - ３−５族の材料基板上への電気絶縁層の堆積方法およびこれを利用したｍｉｓ構造の製造方法 - Google Patents

３−５族の材料基板上への電気絶縁層の堆積方法およびこれを利用したｍｉｓ構造の製造方法

Info

Publication number
JPS63172431A
JPS63172431A JP62269500A JP26950087A JPS63172431A JP S63172431 A JPS63172431 A JP S63172431A JP 62269500 A JP62269500 A JP 62269500A JP 26950087 A JP26950087 A JP 26950087A JP S63172431 A JPS63172431 A JP S63172431A
Authority
JP
Japan
Prior art keywords
substrate
layer
insulating layer
iii
depositing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62269500A
Other languages
English (en)
Inventor
イヴ・ニッシム
マルセル・ベンスーザン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of JPS63172431A publication Critical patent/JPS63172431A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、とくにＭＩＳ４１１造ゲート絶縁体（トラン
ジスタ、ＣＯＤ、メモリ〕として、または表面パッシベ
ーティング層として使用し得る■−ｖ族の材料基板上へ
の電気絶縁層の堆積方法に関するものである。
■−ｖ族の材料は元素周期分類のコラム■の少なくとも
１つの元素およびコラムＶの少なくとも１つの元素を含
むことが指摘される。
ＭＩＳ）ランジスタゲート絶縁体および集積回路をパッ
シベーティングしかつ保護するための、絶縁体として十
分な特性（インターフェース状態、電気的性質、機械的
性質、多孔性１時間的性質等）を有する電気絶縁体の獲
得はマイクロエレクトロニクスおよび光電集積における
厘−Ｖ族化合物の広範囲の使用に重大な限定を構成する
。とくに、これまでｔｘｍ−ｖ族の技術における基本材
料であるＧａＡｇ　＠　Ｉｎｋ、　０　（ｘ（１および
、０−、＜　ｙ　（１であるＡｍ　Ｇａ−’Ｉｎ　　　
ＡａまたはＧａｘＩｎ、工ＡｓｙＰｌ−ｙ上に１　　７
　　１−Ｘ−Ｙ Ｍｘ８構造（金属−絶縁体一半導体）を製造するために
完全に満足のいく技術的方法がない。
この主たる理由は、ケイ素に反して、■−ｖ族化合物が
電気絶縁に適する電子的特性を有する安定な本体の酸化
物を持たないということである。
絶縁体を製造するのに自然な方法であったこれらの化合
物の熱的酸化は複雑でかつ異常な圧力条件を必要とする
。さらに、この方向の試験は、１９８５年のＪ、　Ｖａ
ｃ、　８ｃｉ、　Ｔｓｃｈｏｌ、　Ｂ　３（４）、１１
０３の、シー・ダブリュー・ウィルソン等による「高圧
熱酸化物／　ＺｎＰインターフェース」と題する文献に
示されるように、これまでは極めて説得力のあるもので
はない。
同様に、本来の酸化物の層（約Ｑ、１ｎｍ）は、１９８
４年の１．ｒ、ｖａｃ、ｓｃｉ、ｒ＊ｃｈ　　ａ　２（
８１、５１６の、ケイ・エム・ガイプ等による「８１０
２／ＩｎＰＭＩ　５ＰＩＴの電子特性についての界面構
造の影響」と題する文献に示されるように、インターフ
ェースの電気特性の性質に対する限定を構成する。
さらに、これらの■−ｖ族の化合物の元素の１方または
他方との、または同様に相混自物に導く組合せによる一
定数の考え得る酸化物がある。それらの幾つかは、１９
８３年の、「シン・ソリッド・フィルム」、１０３（８
）に発表されたジー・ビー・シュバルツによる「熱化単
相ダイアグラムを使用するＩＮ−Ｖ族の半導体上の本来
の酸化物および酸化物一基板反応の分析」と題する文献
に示されるように、不安定である。したがって、現在使
用される唯一の手順は堆積または接合絶縁体の手ノ絨で
ある。
最も広く使用される絶縁体は８１０２および８１３Ｎ、
である。これは、これらの材料の堆積のために十分に制
御された方法が同様に堆積された絶縁体を必要とするシ
リコン（ケイ素）技術において開発されているというこ
とによる。
■−ｖ族化合物用のこれらの堆積方法の、特別な注意な
しの、使用のための主尺る制限の１つは■族元素の飽和
蒸気圧より非常に高いＶ族元素の飽和蒸気圧である。例
えば、ＩｎＰおよびＧａ　Ａｓの不一致表面分解温度は
七九それ約３００℃および５５０℃である。これらの温
度以上が、非常に満足のいかないインターフェース状態
に至る金属集合体を形成する傾向を有する表面上に■族
元素を過剰に残すＶ族元素の好適な蒸着である。
もちろん、この温度制限はこれまでｍ−ｖ族化合物に関
連していわゆる低温絶縁体堆積法、すなわち基板表面の
不一致分解温度以下の温度すなわちＩｎＰの場合に３０
０℃以下の温度になった。
まず、絶縁体は通常の化学気相堆積法によって堆積され
た。しかしながら、これらの方法はほとんど常に使用し
得る成分の如何なる製造をも阻止する電子的インターフ
ェース状態の密度になりもいわゆる低温絶縁体が高温で
製造された絶縁体に比してより低い品質を有することは
知られている。
堆積温度をさらに低下させることができる堆積方法に向
けられた研究はプラズマ補助化学気相堆積および紫外線
放射補助化学気相堆積のごとき方法の開発に至った。完
全に満足のいくものではないけれども、有望な結果がこ
れら２つの方法により得られ次。
１９８４年１０月２２−２５日、パリでのジエルネ・ド
ユ・う・ソシエテ・フランセ・デュ・ビデに示された、
ピー−デミトリオおよびニー・マカベネツクによるｒｎ
＋−ｖ原材料上へのびＶＣＨｇ）によって補助されたＣ
ＶＯにおける誘電体薄層（ｓ１ｏ２，５ｔ３Ｎ、）　　
の堆積」に説明された紫外線補助堆積において、絶縁体
の品質がいくらか改善されることは明らかである。
しかしながら、１９８３年にＴｈ１ｎ　８ｏ１．Ｆｉｌ
ｍｓ。
１０３．１５５において発表されたニス・グーリエによ
る「ｘ＝０．３５　　および０．１００Ｇｌｋｌ−エ１
ｎ工Ａｌ！上の金属／酸化／半導体および金属／半導棒
構のインターフェイス特性」および１９８６年９月１５
日にＡｐｐｌ、　ｐｈｙｓ、　Ｌａｔｓ、　４９　＠　
Ｑｌ）　ｐ、　６７２に発表され几ビー・ルテナラ等に
よる「マルチポーラプラズマ堆積によって製造されたｏ
ａＡｓ／５ｔ３Ｎ、　　インターフェイスの高解像電子
顕微鏡法」に記載されたプラズマ補助堆積に関連して、
むしろそれぞれ関心を呈するが実際には納得されること
がない絶縁体の堆積以常の基板の表面の調製または調節
の状況である。
この研究は、絶縁体の堆積以前の基板表面の調節に関連
する、■−ｖ族の材料基板上への絶縁体の堆積に対する
第２の制限を示したと思われる。
ＧａＡｓに関しては、表面特性は、堆積方法に関係す＜
、フェルミ準位は１０１２インターフェイス状態／−以
上まで禁止帯の中心において遮断されることを意味しか
つこれまではこれを減じることができることは証明して
なかった。この場合に、現存の方法は基板の表面上に化
学量論を維持することに主として向けられている。
しかしながら、ＩｎＰまたは０　（ｘ　（１でのＧａ工
ＩｎエーｘＡｓｙＰ１−　　の場合において、良好な品
質のＭＩＳ構造を得ることができる。後者の化合物のフ
ェルミ準位は欠陥のある表面方法において遮断されずそ
して基板表面が調節または調製される方法の結果として
、インターフェイス状態の数を顕著に減じることができ
る。それゆえＩｎＰおよびＧａ工ＩｎエーエＡａ　　に
関しては、絶縁体堆積以前の基板表面調製段階が重大な
性質からなることは明らかである。
本発明はとくに上記欠点の回避を可能にする旧−Ｖ族の
材料基板上に絶縁層を堆積する方法に関する。とくに、
本発明は非常に満足のいく電気的機械的、時間的性質、
インターフェイスおよび同様な特性を有する絶縁層の獲
得を可能にする。
本発明は化学気相堆積ま７’（はＣｖＤおよび基板の熱
フラッシュまたは迅速熱処理に基礎を置いている。
留意されるべきことは、迅速熱処理は注入されたイオン
金電気的に活性化するために注入ＧａＡｓのアニーリン
グに関して知られていることである。
前記アニーリングに関する一定数の特定の特性は１９８
４年のＪｏｕｒｎａｌ　ｏｆ　Ａｐｐｌ、Ｐｈｙａ、　
５６　、２９１３のジエイＯナラヤンおよびオー・ダブ
リュー・ホーランドによる「イオン注入半導体、の迅速
熱アニーリング」と題する論文に記載されている。
より詳細には、本発明は、少なくとも、基板の表面を調
製する第１工程および高温で、すなわち前記基板表面の
不一致分解温度を越える温度で絶縁層を化学気相堆積す
る第２工程からなり、それにより−２工程の間中、前記
基板が熱フラッシュを受けることを特徴とする■−ｖ族
の材料基板上への電気絶縁層の堆積方法に関する。言い
換えれば、高温は基板のフラッシュ放射によって発生さ
れる。
第１訃よび第２工程は好ましくは同一エンクロージャ内
で行なわれる。さらに、第１工程は好都合には基板を熱
フラッシュに従わさせることにより行なわれる。
高温１ｒｋＸｎＰの揚台に３００℃を越える温度を意味
するものと理解される。さらに、基板は固体基板を意味
するものと理解されるが、また、固体基板上にエピタキ
シまたは堆積された層、ならびに固体基板に注入された
領域をも意味するものと理解される。
本発明による方法は化学気相堆積の公知の利点および異
なるガスの使用の順応性、これらのガスの圧力、基板表
面の現場でのりＩＪ−ニングの可能性等を結合する。加
えて、高温での■−ｖ族の基板の表面分解により、熱フ
ラッシュ化学気相堆積法は温度変化の迅速な生起を可能
にし、したがって基板の表面現象の動力学に作用する可
能性を付与する。
好都合には、短期間の熱的加熱に対応する熱フラッシュ
はタングステンハロゲンランフな肩するオープン内で行
なわれる。
熱フラッシュの存続期間は基板の性質かつとくに基板分
解温度に依存する。
ハロゲンオープンは、 （１）　１２００℃のごとき高温に関しても同様にかつ
制御し得る方法において、約５秒の極めて迅速な温度立
ち上り時間ＴＭ。
（２）サーモカップルまたは光学高温計によりサンプル
に引き起された温度を直接分析する反作用またはフィー
ドバックによって、選ばれた温度範囲にわたる完全な安
定性、 （８）基板の焼籾戻しに等しくかつ制御し得る方法での
、約１２秒である極めて迅速な温度立ち下がり時間ＴＤ
。
（４）基板に関しての光学的吸収に関連づけられる基板
上の局部加熱、 を許容する。
タングステンハロゲンランプオーブ、ンにおいて温度均
一性はランプのジオメトリによって確実にされかつ処理
されるべきサンプルはその支持体（フローティングサン
プル）と熱的に接触せず、したがって低い熱慣性を保証
する。この特性は本発明の方法（熱、フラッシュＣＶＤ
）の追加の利点を呈することができる。したがって、加
熱がサンプル上で局部的に行なわれるので、オープン全
体は冷たい壁を有する。これはこれらの壁のかりしたが
ってサンプルの汚染の危険、ならびにサンプルのオート
ドーピングの問題を完全に除去する。
さらに、堆積方法は短時間Ｃ数秒）で間に合うので、サ
ンプルへの不純物の再拡散の現象もまた多いに減じられ
る。
したがって、高温加熱中のＶ族元素の好適な出発に関連
づけられる■−ｖ族の材料基板の表面の不安定性の問題
は本発明による基板のフラッシュアニーリングによって
解決される。かくして、Ｇａ　Ａｓ基板、すなわち■−
ｖ族の材料が１分以下の照射時間の高温に耐えることが
上述したナラヤン論文において明らかにされた。例えば
、保護されてないＧａＡＳは劣化の危険なしに数秒（５
〜１０秒）間８５０℃の温度に耐えることかで龜る。
熱フラッシュによる絶縁体のＣＶＤ堆積に高温（＞３０
０℃）の本発明による使用は、低温堆積法によって得ら
れる抵抗性より高い抵抗性を有する良好な化学量論によ
り、高品質容量絶縁体の獲得を可能にする。し九がって
、絶縁体の化学量論が良好であればある程、例えばＭＸ
Ｂｍ造の電流−電圧特性におけるヒステリシス現象に応
答する絶縁体の自由電荷の運動の低減がより良好になる
。
ざらに、本発明による熱フラッシュによって引き起され
る高温の使用は絶縁層の成長率に関しての獲得を可能に
し、その結果短かい照射時間が使用されることができる
。これら２つのパラメータは選択された化学的堆積反応
の関数である。
本発明によれば、化学的堆積工程は大気圧または低圧（
１３Ｐａ以下）で行なわれ、これらの解決は各々利点お
よび欠点を有する。しかしながら、低圧化学気相堆積は
均一性の観点から良好な堆積を付与する。
本発明方法はすべての■−ｖ族の材料基板にかつとくに
ＩｎＰ　、　０（ｘ（１および０（ｙ（１のＧａｘＸｎ
ニー、Ａａ　ｙＰｚ−ｙ、ＧａｙＡｌｘ−ｙＡｓ、Ａ１
．ＧａｙＩｎｌ−ニーｙＡｓ。
Ｇａ８ｂ、Ｉｎ８ｂ、ＧａＰからなる基板に適用し得る
。厘−Ｖ族の技術における基本材料がＧａｐｓ、ＩｎＰ
、　Ｏ（Ｘ（１およびＯ（ｙ　（１のＧａ、Ｉｎ、−ｘ
ＡｓｙＰ、−、およびＡ１３ＣＧａアＩｎエーエーアＡ
ｓであるので、本発明の方法は好ましくはこれらの材料
に適用される。
■−ｖ族の材料基板表面調製工程は化学気相堆積エンク
ロージャの外部で発生される、ＸｎＰ基板に非常に有効
である化学的クリーニング工程を含むことができる。ク
リーニングは、とくに本来の酸化物を除去することによ
りかつ追加的な欠点を作ることなく、半導体基板の表面
の露出を可能にする。
基板表面調整工程はまた堆積エンクロージャ円で行なわ
れるエツチング工程を含むことができる。
このエツチング工程はそれ自体基板表面調製工程からな
ることができるかまたは上記化学的クリーニング工程に
よって先行されることができる。またそれは、欠点を追
加することなく、基板の表面を露出するのに役立つ。エ
ツチング工程に、数ナノメータの本来の酸化物を解放す
るため真空中でかま几はＣＣＩ、、８１Ｃ１，またはＧ
ｅ　Ｃ１４のごとき塩素化ガスの存在において、タング
ステンハロゲンランプを使用する熱フラッシュを基板に
受けさせることにより行なわれる。
エツチングが真空中で行なわれるとき、基板上にタング
ステンハロゲンランプによって引き起される温度はＩｎ
Ｐについては３００℃そしてＧａ　Ａｓについては５５
０℃である。
Ｇａ　Ａｓ基板についての熱照射の存続期間および塩素
化ガス作用の存続期間は３〜５秒の間で変化しそしてｆ
ｎＰ基板については１〜１０秒の間で変化する。
基板表面調整工程は、上記工程とは別に、基板表面に■
族元素を供給する工程を含んでいる。この工程はそれ自
体基板表面調製工程を構成する。
このＶ族元素の供給は基板表面上での欠陥の補正を可能
にする。この供給は基板表面に熱フラッシュを受けさせ
ることにより引き起され、基板の照射は、堆積エンクロ
ージャ内にＡｓＨ２またはＰＨ３の熱分解によって得ら
れるＡＳ２ま九はＰ、の流れの存在において、タングス
テンハロゲンランプによって発生される。
ＡＳ　　およびＰ２は■−ｖ族の材料基板のいずれにも
かつと゛くにＧａＡｓ　、　ＸｎＰ　＃　Ｏに：　Ｘ　
＜　１およびＯ＜　ｙ〈１のＧａｘ　Ｉｎｚ−ｘＡ＃　
ｙＰｚ−ｙおよびＡｌｘＧａｘ　Ｉ”　１−ｘ−ｙＡｓ
に使用されることができる。
ＸｎＰ基板の特別な揚台において、　Ａｌｌの流れによ
る熱フラッシュ処理は、インジウムおよびヒＳｔ−含有
する牛導体層を形成することにより、そのパッシベーシ
ョンの観点から基板表面の電子特性を著しく改善する。
前記層は１０分の数ナノメータ（０，３〜３ｎｍ　）の
厚さを有する。
熱フラッシュ奢よびＶ族の元素の供給の存続期間はＩｎ
Ｐについては１〜１０秒の間でありかつａａＡｓについ
ては３〜１５秒の間である。基板上のフラッシュ放射に
よって引き起される温度はＸｎＰについては５００〜７
００℃の間かつＧａＡａについては７００〜９００℃の
間である。
基板表面調製工程はま危非常に薄い絶縁材料保護により
前記表面を被覆する工程を組み込むことができる。この
被覆工程は単独でまｆｃ鉱先行の工程と組み合せて実施
されることができる。絶縁材料は基板の本来の酸化物と
反応したチッ化物または硫化物または数ナノメータの堆
積した二酸化ケイ素であっても良い。
基板表面のチッ化または硫化はタングステンハロゲンラ
ンプを使用することにより前記表面に熱フラッシュを受
けさせることによって好都合に行なわれる。ＩｎＰ基板
の場合において、熱フラッシュチッ化Ｆｉ　ＮＨ５で３
〜１０秒間６００℃の温度で行なわれる。熱フラッシュ
硫化はＧａＡａ基板について３〜１５秒間５５０℃の温
度でかつＩｎＰ基板について３〜１０秒間３００℃の温
度で８Ｈ２により行なわれる。
被覆層が８１０．からなるとき、この層の堆積は２５０
〜４５０℃の温度で酸素の存在において□８１Ｈ，をク
ラッキングすることにより、または３００〜５００℃の
温度で酸素の存在において５ｉ（ｏｃ２ａ、）、　　を
クラッキングすることにより行なわれることができる。
また、それは、１９８５年の工ｆＣａｌｌｉｉ　ｅｌｅ
ｃ、　Ｄｒｖ。
Ｌｅｔｔ、第６巻５．２０５に発表されたジエイ・ヌル
マン、ジエイ・ビー・クラシラスおよびニー・ガツトに
よる「薄いゲート誘電体の迅速熱処理：シリコンの酸化
」と題する文献に記載されているように、酸素雰囲気下
で熱的に酸化される、ドーピングされてない多結晶シリ
コン層の熱フラッシュによって引き起される高温ＣＶＤ
による堆積によって行なわれることができる。
この８１０２層は約１０分を越えることができる時間だ
け絶縁層の堆積に使用される高温に耐えるようにＭＩＳ
構造の能動層を形成するために保護され九基板を可能に
する。
基板表面被覆工程はまた、例えばＭＩＳ構造の能動層を
構成するため基板を保護する数ナノメータの！導体層の
エピタキシからなることができる。
この工程は熱フラッシュエツチング直後に行なわれる。
このエピタキシは有機金属蒸気の熱分解による高温度（
３００℃）で行なわれかつＭＯ（！ＶＤとして知られか
つ他の堆積と同一堆積フレームにおいて行なわれること
ができる。この分解は連続加熱によるかまたは本発明に
よるタングステンハロゲンランプを使用することにより
行なわれる基板表面の熱フラッシュによって実施される
ことができる。
エピタキシされ九半導体層は厘−Ｖ族の材料基板を構成
する元素と一致または異なる厘族元素およびＶ族元素か
ら形成されることができる。例えば、　ＩｎＰの場合に
、エピタキシされた層は工ｎｄ。
ＩｎＡｓ　　等からな９そしてＧａｐｓに関してはエピ
タキシされた層はＧａＡｓ、ＧａＰ　等からなることが
できる。
本発明によれば、■−ｖ族の材料基板上に堆積される絶
縁層は数十ナノメータの厚さを有するドーピングされな
い多結晶ケイ素層、チッ化ケイ素層（ｓ　１．Ｎ、）ま
たは二酸化ケイ素層（ＳｔＯ３）にすることができる。
ドーピングされてない多結晶ケイ素について、堆積は８
００〜１１００℃の間の温度で８１Ｈ４ま＊ｔ；ｊ　８
ｉＨ２Ｃ１２’ｉクラツキングすることにより実施され
ることができる。例えば、約３３ｎｍの厚さを有する前
記堆積は前記基板にタングステンノ・ロゲンランプを使
用する熱フラッシュを受けさせることにより実施される
。照射温度は５秒間で９２０℃である。
そのように使用されることができるこの多結晶ケイ素層
は、その場合に上述したヌルマン論文に記載されるよう
に、周期的な酸素ま７’Ｃはチッ素の存在において高温
で酸化またはチッ化されることができる。前記酸化また
はチッ化は同一堆積フレームにおいてタングステンハロ
ゲンランプを使用する基板の熱照射下で行なわれる。
さらに、その最も重要な点は後述する熱フラッシュによ
って引き起された高温で、幾つかのガスの化学反応によ
りチッ化物層または二酸化ケイ素層を直接堆積すること
ができる。
これらの化学反応の各々はタン゛ゲステンハロゲンラン
プによる熱照射を受けるとき基板が上昇される温度の関
数としてかつ種々のガス状成分の部分圧力の関数として
最適化されることができる。
絶縁体の堆積および照射の存続期間は所望の絶縁体の厚
さにより増大しかつ５〜１２０秒の範囲に及ぶ。
８１０２絶縁層の堆積に使用される化学反応は以下の表
１に示されかつ８１３Ｎ、絶縁層の堆積に使用される化
学反応は表２に示される。
表　　１ ガス状混合物　　　　　　　　　堆積温度■８１（ＯＣ
２Ｈ５）４＋０２６００〜９００Ｂｉｌｌ　　＋　Ｃｏ
２＋　Ｈ２１０００〜１３００８１（！ｌ、　＋　Ｎ２
０　　　　　　　　　１０００〜１２００８１Ｂｒ、　
＋　Ｎ：ａｏ　　　　　　　　　　８００〜１０００８
１１１　　＋　Ｃｏ２＋　Ｈ２ＢＯ３〜１１００８ｉＨ
２Ｃ１２＋　Ｎ２０　　　　　　　　８００〜゛９００
８ｉＨ，＋　　Ｎ２０　　　　　　　　　　　　　　　
　　　　　７００〜８００８１Ｈ，＋　０．　　　　　
　　　　　４５０〜７５０表　　２ ガス状混合物　　　　　　　　　堆積温度Ｃ０８ｉＨ＋
ＮＨ３７００〜１１００ 番 ８１Ｈ２Ｃ１２＋　ＮＨ３７００〜９００これらすべて
の化学反応において、絶縁ｆ＃Ｉめ正しい成長率（１０
〜１１００ｎ／ｍｉｎ）ｇ得るために、十分に薄めたケ
イ素を含有するガス状化合物が必要でありそして酸化ま
たはチッ化元素の凝度は高い。８１０２層の場合には、
０２／８１Ｈ４＝１０である。
上述した堆積反応のさらに他の詳細については例えば、
１９７７年４月のソリッド・ステート技術、６３に発表
されたアール・ニスのロスラーによる「ボリチッ化物お
よび酸化物の低圧’ＣＶＤＭ造方法」と題する論文およ
び１９７７年のＪ、　Ｖａｃｍ８ａｉ、Ｔｅｃｈ、　１
４　、１０６４に発表されたダブリュー・ニー・プリジ
ンによる「種々の方法によって堆積され九訴電体フィル
ムの特性の比較」と題する論文を参照することができる
。
絶縁層はまた、３００〜５００℃の温度での酸素の存在
において混合物８１Ｈ，十ＰＨ５Ｏクラッキングを使用
する、Ｐ２Ｏとして知られるリン化ケイ素からなること
ができる。かかる解決の利点は、絶縁層とは別に、Ｖ族
の元素を基板表面に供給しており、したがって上記供給
工程の必要を回避する。
前述された熱フラッシュ気相堆積法はトランジスタ、メ
モリ点、シフトレジスタ等のごときＭＩＳ構造の製造に
好都合に適用される。
この几め、本発明はまた、導電層がその上方にある電気
絶縁層を有し、基板の表面を調製する工程および絶縁層
の化学気相堆積を含む工程ならびに高温で導電層を堆積
する工程を有する璽−Ｖ族の材料基板上にｕＸｓｌｌ造
を製造する方法に関する。
導電層は好都合には、同一堆積エンクロージャを使用す
る絶縁層の堆積直後に堆積され、し友がって周囲媒体に
よる汚染の危険を回避する。
導電層はタングステンハロゲンランプｔ−使用する熱フ
ラッシュ下で堆積されたリンで強くドーピングされた多
結晶ケイ素層にすることができる。
この堆積は例えば８１Ｈ４およびＰＨ５のクラッキング
から生じる。また、導電層はニッケル、タングステン、
モリブデン、タンタル等のごとき金ｉＩからなることが
できる。
この金属ＩＶｉｉはその場合に本発明によるフラッシュ
照射、または１９８５年に、アールｅジエイ・ガツトフ
ェルト、ジエイ・イー−グリーン、エツチ・シュロース
ペルク（Ｍ、Ｒ，８，ヒツツハ−ｙ　）により編集され
た「ビーム・インデユースト・ケミカル・プロセシーズ
」に発表されたティー−アール・ジャービスおよびエル
・アール・二ｚ　−カークによる「レーザ破壊化学蒸気
堆積による金属フィルム堆積」と題する論文に記載され
たよりなレーザ照射を使用する対応金属のカルボニルま
たは六フッ化物の熱分解によって形成されることができ
る。
多結晶ケイ素堆積のための熱フラッシュの存続期間およ
び金属層堆積のためのレーザ照射の存続期間は、所望の
導電層の厚さの結果として、５秒ないし数分の間である
。導ｔｍを堆積するための温度は、その性質の結果とし
て、７００〜９５０℃の間である。この導電層はまた、
多結晶ケイ累増およびタングステンまたはモリブデン層
を連続して堆積することによりモリブデンまたはタング
ステンケイ素化合物から製造されることができる。
高温で堆積されたタングステンまたはモリブデンは対応
するケイ素化合物を形成するように多結晶ケイ素と反応
する。
本発明の他の特徴および利点は添付図面に関連する以下
の非限定的な説明から推測されることができる。
簡単化の沈めに、以下の説明は工ｎＰ基板上に裏遺すれ
るＭＩＳ）ランジスタの製造に関する。しかしながら、
前述のごとく、より多くの全般的用途を有している。
第１図において、処理されるべきサンプル１は半絶縁Ｉ
ｎＰ基板２を有しており、該基板２はとくに鉄イオンで
ドーピングされかつその表面にＭＩＳ構造の能動層を構
成するドーピングされた領域６を備えている。層６はイ
オン注入４によって形成される。このイオン注入は５・
１０　〜１０　　原子／ｄの用量でｒｓｆＪイオンによ
り発生される。ｎ型イオンはケイ素、セレン、イオウ等
からなることができる。
イオン注入の代りに、ＭＩＳ構造の能動層は本発明によ
るタングステンハロゲンランプを使用する表面の照射に
よって表面の連続加熱または熱フラッシュにより得られ
る有機金属材料、ホスフィンおよび／またはアルシンの
熱分解により基板２上への半導体層のエビタギシによっ
て製造されることができる。
Ｋ２ｂ図にＡで示される、本方法の次工程は、ＭＩＳ構
造のゲート絶縁体を構成する絶縁層のそこへの堆積のた
めに基板の注入層６０表面’ｔ−ｇ製することからなる
。
工程入は、第２ａ図に示されるように、ヒ素およびイン
ジウムに基礎を置いた単層８を形成するために、約１．
３・１０　　　の真空がある第７図の冥窒エンクロージ
ャ３２内のＡＩ！Ｈ３の熱分解８ａの結果として得られ
るＡｓ、の流れに基板の注入表面を従わせてなる。この
工程Ａはま九人気圧で行なわれることができる。
半導体層８は基板の注入表面６のＶ族元素での飽和を可
能にするが、高温での絶縁層の続いて起る堆積の間中の
注入表面の保護を可能にする。
基板の注入表面を熱照射に従わさせることにより実施さ
れる半導体層８の堆積は、第２ｂ図に示されるように、
１〜１０秒間６５０℃で行なわれる。この照射は第７図
のタングステンハロゲンランプ４８によって発生される
。堆積８には、チッ素（第２ｂ図）のごとき、中性ガス
を使用する真空エンクロージャの浄化が続く。
調製工程Ａは、熱フラッシュによる高温での絶縁層の続
いて起る堆積の間中前記注入またはエピタキシ層の保護
を可能にする、基板の注入表面６またはエピタキシ膚の
自動被覆を構成する絶縁層１０（第２ａ図）の半導体層
８上への堆積まで続く。
かくして、この自動被覆は基板の分解が発生する１０秒
を越えることができる時間続いて起る良゛好な絶縁体の
堆積に望まれる高温に注入まｆｃニエピタキシ層６を耐
えさせる。
絶縁層１０はとくに第２ｂ図に示されるように３〜１０
秒間４５０℃の温度で、または約１分間３００℃で０．
の存在において８１Ｈ，の熱分解１０ａによって得られ
た約６〜５ｎｍの８１０２層である。
この１３１０２層１０の堆積はタングステンハロゲンラ
ンプを使用するサンプル１の表面の照射によって得られ
る。
チッ素による真空エンクロージャの浄化（第２ｂ図）に
続いて、絶縁層１０上には、ＭＩＳ構造のゲート絶縁体
を形成する他の絶縁層１２（第２ａ図〕の堆積Ｂ（第２
ｂ図）が行なわれる。この５０〜１１００ｎの厚さの絶
縁層１２はとくに、７５０℃の温度で、０２（第２ｂ図
）の存在において、８１Ｈ４の熱分解１２＆により層１
０と同様に得られる８１０２層である。
絶縁層１２の化学気相堆積の工程Ｂはタングステンハロ
ゲンランプによるサンプル１の表面の熱照射を使用して
行なわれる。熱照射の存続期間およびガス状混合物の作
用の存続期間は、８１０２層１２の所望の厚さの結果と
して、５〜３０秒の間で変化する。
第２ｂ図にＣで示される、本方法の次の工程は絶縁体１
２の表面上に導電層ＣＭＱ＆図）を堆積することにより
ＭＩＳ構造を完成することからなる。導電層１４はとく
に、ティー・アール・ジャービスによる上述した論文に
記載されるように、タングステンカルボニルの熱分解が
続く９００℃での８１Ｈ４およびＰＨ５のクラッキング
によって得られるタングステンケイ化物層である。この
熱分解はとくに、第２ｂ図に示されるように、約１０分
間９００℃の温度でのレーザ照射により行なわれる。導
電Ｎ１４の堆積のためのこの高温はまた、注入されたイ
オンを電気的に活性化させる、基板の注入表面６の熱ア
ニ＋　ＩＪソング実施を可能にする。
第３図に示されるように、本方法の次の工程はＭＩＳ構
造のゲートを製造するために、通常のリソグラフ法によ
って、層８，１０，１２．１４の積重ねをエツチングす
ることからなる。このエツチングはＭＩＥＲＭＩ造のゲ
ートの寸法全画成する樹脂マスクを使用することにより
かつ前記層を化学的にかつ選択的にエツチングすること
により行なわれ１．これは従来良く知られている。
第４図に示されるように、これにはイオン注入１６が続
き、エツチングされた層８〜１４の積重ねは前記注入用
のマスクとして役立つ。基板２の上面およびエツチング
された積重ねの両側で、この注入、は、それぞれＭＩＳ
構造のソースおよびドレインを表わす２つの注入領域１
８および２０の画成を可能にする。
この注入は１０　　原子／１４の用量においてｎ型イオ
ン（ａｔ、ｓ、ｓｅ）で実施される。それには、上述し
たナラヤン論文に記載されるように、熱フラッシュによ
る注入イオンの電気的活性アニーリングが続く。この熱
照射はとくに約５秒間７００℃で行なわれそしてタング
ステンハロゲンランプにより本発明にしたがって引き起
される。
第５図に示されるように、本発明の次の工程はＭＩＳ構
造のソース１８およびドレイン２０のそれぞれの接続２
２および２４を作ることからなる。
これらの金属化２２．２４は樹脂を被覆する金槁の除去
に至る、樹脂の除去が続く、金桐の真空蒸着が続く樹脂
マスクを製造するリソグラフ工程によって前記金属化の
寸法の画成によりアルミニウムまたはチタン−金−ゲル
マニウムからなる。この手ｊ−ハリフトオフと呼ばれる
。
第６図に示されるように、本発明の最終工程は完成構−
造上に絶縁パッシベーション層２６を堆積してなる。こ
の層２６はとくにゲート絶縁体１２（工程Ｂ、第２ｂ図
）と同一作業条件下で堆積された５ｉｏ２からなり、そ
してこれは本発明によって、基板の非金属化領域２８お
よび３０を表面調製工程Ａ（第２ｂ図）に従わせた後堆
積される。
第７図は本発明による方法の実施を可能にする装置を略
示する。この装置は水平形状を有しかつ■−ｖ族材料か
ら作られた被処理サンプル１が石英管内でその中に配置
される真空エンクロージャ３２を組み込んでいる。サン
プル支持体は考え得る最低の熱慣性を有しなければなら
ずかつサンプルと接触すべきではない（例えばガスクッ
ションＸ絶縁層１２かつ任意に導電層１４の堆積のため
サンプルの表面のｇ製に必要なガスは構体の端部の一端
３４に導入され、他端は例えばエンクロージャ３２ｆ：
真空下に置くのに使用される。
第７図は６本のガス供給パイプ３６ａないし５６ｆｆ示
す。パイプ５６ａは例えばＡ　ｓ　Ｈ３ま次はＰＨ３の
ごときＩ−Ｖ族基板の表面にＶ族元素を供給するガスを
導入するのに使用される。パイプ５６ｂは各ガス層化学
反応間で装置全体を浄化するために、不活性ガスまたは
チッ素のごとき中性ガスを導入するのに使用される。供
給パイプ５６ｃはＮＨ３および８Ｈ３のごとき硫化また
はチッ北ガスを導入するのに使用される。供給パイプ３
６ｄは表１および２に示されたケイ素のガスを導入する
のに使用される。供給パイプ３６ｅは０２のごとき、ガ
ス状酸素化化合物（表１および２参照）を導入するのに
便用される。最後に、供給パイプ３６ｆはＷ（ＣＯ）６
　　のごときガス状金嬌化合物を導入するのに使用され
る。
種々のガス用供給パイプ３６ａ〜３６ｆは′１子制御回
路４０に接続された電気弁３８を備えている。電子式読
取り回路４４に接続された圧力ゲージ４２はエンクロー
ジャ３２内に現われる圧力の測定を可能にする。この測
定情報はコンピュータ４６に接続され、その場合にこの
コンピュータ４６は電気弁３８の電子制御回路４０を制
御する。
真空エンクロージャ３２は、絶縁層の堆積かつ任意に導
電層の堆積の間中、基板の調製中に使用される種々の熱
フラッシュに、ランプに面するサンプル１を従わさせる
タングステンハロゲンランプオーブン４８内に置かれる
。
タングステンハロゲンランプオープンはニー・ジー・ア
ソシエーツ（アメリカ合衆国カルフォルニア用ハロ・ア
ルド）による「マシン・ヒート・ハルス」オよ（ｆｉ　
Ａ　ａ　Ｔ　（フランス国メイラン、シュマン・ドウ・
マラシエ・ジルマド）による「マシン・アダツクス」に
よって構成されることができる。
エンクロージャ３２内に配置された温度測定プローブ５
０（例えばサーモカップル型）はサンプルの温度の測定
を可能にする。測定された温Ｉｆは加熱温度および熱照
射の存続期間を制御するために電子式読取り回路５２ｔ
−経てコンピュータ４６に供給される。それゆえ、該コ
ンピュータ４６は電源およびタングステンハロゲンラン
プ４８用の電子制御回路５４に接続される。
上述し几装置は、処理されるべき■−ｖ族の材料基板の
性質、前記基板の表面調製工程の性質、絶縁層の堆積の
型式かつ任意にＭＩＳ構造用の導電層の堆積の型式の結
果として、堆積および熱照射温度、ならびにガス状流量
の自動調整を可能にする。
本発明は実施例に関連して非限定的な方法で前述されて
おりかつ実施例に対する変更は本発明の範囲を逸脱する
ことなしに考えることができる。
とくに、本発明を実施する次めの装置は水平形状に代え
て垂直形状を有することができる。
【図面の簡単な説明】
第１図、ｔＪ４２　ａ図、第２ｂ図、第３図、巣４図、
第５図および！！６図は本発明によるＭＩＳ構造の種々
の製造工程を示し、第１図、第２ａ図ないし第６図はＭ
ＩＳｍ造の垂直断面図、１Ｅ２ａ図は時間（１）の間の
、温度サイクル（Ｔ）およびＭＩＳ構造を製造するため
に堆積エンクロージャにガス全導入するためのサイクル
を示すグラフ図、第７図は本発明による方法を実施する
ための装置を示す概略図である。 図中、符号１はＭＩＳ構造、６はｍ−ｖ族の材料基板、
１０＃′ｉ絶縁材料、１２は絶縁層、１４は導電層、３
２は堆積エンクロージャ、４８はタングステンハロゲン
ランプである。 代理人　弁理士　佐　々　木　清　隆ψ（外３名） 、ｑ　　リ　　彎　　　　　　　　　−喝　史　（Ｘ−
１Ｎ １寸

Claims (15)

    【特許請求の範囲】
  1. （１）III−Ｖ族の材料基板上への電気絶縁層の堆積方
    法において、少なくとも、前記基板（６）の表面を調製
    する第１工程（Ａ）および高温で、すなわち前記基板表
    面の不一致分解温度を越える温度で前記絶縁層（１２）
    を化学気相堆積する第２工程（Ｂ）からなり、それによ
    り前記工程（Ｂ）の間中、前記基板（６）が熱フラッシ
    ュに曝されることを特徴とするIII−Ｖ族の材料基板上
    への電気絶縁層の堆積方法。
  2. （２）前記第１工程（Ａ）は前記基板（６）を熱フラッ
    シュに従わさせることにより行なわれることを特徴とす
    る特許請求の範囲第１項に記載のIII−Ｖ族の材料基板
    上への電気絶縁層の堆積方法。
  3. （３）前記第１および第２工程は同一エンクロージヤ内
    で行なわれることを特徴とする特許請求の範囲第１項に
    記載のIII−Ｖ族の材料基板上への電気絶縁層の堆積方
    法。
  4. （４）前記材料はＧａＡｓ，ＩｎＰ，０≦ｘ≦１および
    ０≦ｙ≦１のＧａ＿ｘＩｎ＿１＿−＿ｘＡｓ＿ｙＰ＿１
    ＿−＿ｙおよびＡｌ＿ｘＧａ＿ｙＩｎ＿１＿−＿ｘ＿−
    ＿ｙＡｓの中から選ばれることを特徴とする特許請求の
    範囲第１項に記載のIII−Ｖ族の材料基板上への電気絶
    縁層の堆積方法。
  5. （５）前記基板（６）はタングステンハロゲンランプ（
    ４８）を使用する熱フラッシュを受けることを特徴とす
    る特許請求の範囲第１項に記載のIII−Ｖ族の材料基板
    上への電気絶縁層の堆積方法。
  6. （６）前記第１工程（Ａ）は前記基板（６）の表面をエ
    ッチングする工程を伴なうことを特徴とする特許請求の
    範囲第１項に記載のIII−Ｖ族の材料基板上への電気絶
    縁層の堆積方法。
  7. （７）前記第１工程（Ａ）は前記基板表面にＶ族元素を
    供給する工程（８ａ）を有することを特徴とする特許請
    求の範囲第１項に記載のIII−Ｖ族の材料基板上への電
    気絶縁層の堆積方法。
  8. （８）前記第１工程（Ａ）は前記基板（６）の表面を絶
    縁材料（１０）で被覆する工程（１０ａ）を有すること
    を特徴とする特許請求の範囲第１項に記載のIII−Ｖ族
    の材料基板上への電気絶縁層の堆積方法。
  9. （９）前記第１工程（Ａ）は前記基板の表面上への半導
    体層のエピタキシ工程を伴なうことを特徴とする特許請
    求の範囲第１項に記載のIII−Ｖ族の材料基板上への電
    気絶縁層の堆積方法。
  10. （１０）前記絶縁層（１２）はドーピングされない多結
    晶ケイ素層、チッ化ケイ素層または二酸化ケイ素層であ
    ることを特徴とする特許請求の範囲第１項に記載のIII
    −Ｖ族の材料基板上への電気絶縁層の堆積方法。
  11. （１１）前記第２工程（Ｂ）は熱フラッシュ下で前記基
    板表面上に多結晶ケイ素層を堆積し、次いで前記ケイ素
    層を熱的に酸化またはチッ化することを特徴とする特許
    請求の範囲第１項に記載のIII−Ｖ族の材料基板上への
    電気絶縁層の堆積方法。
  12. （１２）導電層（１４）がその上方にある電気絶縁層（
    １２）を含んでいるIII−Ｖ族材料基板（２）上へのＭ
    ＩＳ構造の製造方法において、前記絶縁層（１２）が、
    少なくとも前記基板の表面を調製する第１工程と高温で
    、すなわち前記基板表面の不一致分解温度を越える温度
    で化学気相堆積する第２工程からなりそれにより前記第
    ２工程の間中前記基板が熱フラッシュに曝される方法に
    よつて堆積され、次いで前記導電層（１４）が前記絶縁
    層上に高温で堆積されることを特徴とするIII−Ｖ族の
    材料基板上へのＭＩＳ構造の製造方法。
  13. （１３）前記導電層（１４）は強くドーピングされた多
    結晶ケイ素からなりそして前記構造（１）の表面は前記
    導電層の堆積と同時に熱フラッシュを受けることを特徴
    とする特許請求の範囲第１２項に記載のIII−Ｖ族の材
    料基板上へのＭＩＳ構造の製造方法。
  14. （１４）前記導電層（１４）は金属からなりかつ該層は
    前記金属のカルボニルまたは六フッ化物の熱分解によつ
    て堆積されることを特徴とする特許請求の範囲第１２項
    に記載のIII−Ｖ族の材料基板上へのＭＩＳ構造の製造
    方法。
  15. （１５）前記絶縁層（１２）および前記導電層（１４）
    の堆積は同一堆積エンクロージヤ（３２）内で行なわれ
    ることを特徴とする特許請求の範囲第１２項に記載のI
    II−Ｖ族の材料基板上へのＭＩＳ構造の製造方法。
JP62269500A 1986-10-27 1987-10-27 ３−５族の材料基板上への電気絶縁層の堆積方法およびこれを利用したｍｉｓ構造の製造方法 Pending JPS63172431A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8614896A FR2605647B1 (fr) 1986-10-27 1986-10-27 Procede de depot en phase vapeur par flash thermique d'une couche isolante sur un substrat en materiau iii-v, application a la fabrication d'une structure mis
FR8614896 1986-10-27

Publications (1)

Publication Number Publication Date
JPS63172431A true JPS63172431A (ja) 1988-07-16

Family

ID=9340225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62269500A Pending JPS63172431A (ja) 1986-10-27 1987-10-27 ３−５族の材料基板上への電気絶縁層の堆積方法およびこれを利用したｍｉｓ構造の製造方法

Country Status (5)

Country Link
US (1) US4914059A (ja)
EP (1) EP0266268B1 (ja)
JP (1) JPS63172431A (ja)
DE (1) DE3780562T2 (ja)
FR (1) FR2605647B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008540313A (ja) * 2005-05-11 2008-11-20 サレイ ナノシステムズ リミテッド ナノ構造体生成方法および装置

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE68925879T2 (de) * 1988-12-21 1996-10-02 At & T Corp Thermisches Oxydierungsverfahren mit verändertem Wachstum für dünne Oxide
JP3660391B2 (ja) * 1994-05-27 2005-06-15 株式会社東芝 半導体装置の製造方法
FR2721752B1 (fr) 1994-06-22 1996-09-13 Yves Nissim Procédé de réalisation d'une matrice de composants à puits quantiques de structure verticale cmmandable électriquement.
JPH1154438A (ja) * 1997-07-31 1999-02-26 Matsushita Electron Corp 立方晶窒化物半導体装置およびその製造方法
US5935650A (en) * 1997-10-17 1999-08-10 Lerch; Wilfried Method of oxidation of semiconductor wafers in a rapid thermal processing (RTP) system
WO2002073696A1 (fr) * 2001-03-12 2002-09-19 Hitachi, Ltd. Procede pour fabriquer un dispositif semi-conducteur a circuit integre
EP1359614A1 (en) * 2002-05-02 2003-11-05 Agilent Technologies, Inc. - a Delaware corporation - Semiconductor substrates and structures with an oxide layer
US20060086977A1 (en) 2004-10-25 2006-04-27 Uday Shah Nonplanar device with thinned lower body portion and method of fabrication
US7518196B2 (en) 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US7547637B2 (en) 2005-06-21 2009-06-16 Intel Corporation Methods for patterning a semiconductor film
US20070090416A1 (en) * 2005-09-28 2007-04-26 Doyle Brian S CMOS devices with a single work function gate electrode and method of fabrication
US7485503B2 (en) * 2005-11-30 2009-02-03 Intel Corporation Dielectric interface for group III-V semiconductor device
US8183556B2 (en) 2005-12-15 2012-05-22 Intel Corporation Extreme high mobility CMOS logic
US8143646B2 (en) * 2006-08-02 2012-03-27 Intel Corporation Stacking fault and twin blocking barrier for integrating III-V on Si
US7842587B2 (en) * 2008-01-30 2010-11-30 Freescale Semiconductor, Inc. III-V MOSFET fabrication and device
US8362566B2 (en) 2008-06-23 2013-01-29 Intel Corporation Stress in trigate devices using complimentary gate fill materials
US11270911B2 (en) * 2020-05-06 2022-03-08 Applied Materials Inc. Doping of metal barrier layers
US11587873B2 (en) 2020-05-06 2023-02-21 Applied Materials, Inc. Binary metal liner layers

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4081313A (en) * 1975-01-24 1978-03-28 Applied Materials, Inc. Process for preparing semiconductor wafers with substantially no crystallographic slip
JPS56100412A (en) * 1979-12-17 1981-08-12 Sony Corp Manufacture of semiconductor device
US4371587A (en) * 1979-12-17 1983-02-01 Hughes Aircraft Company Low temperature process for depositing oxide layers by photochemical vapor deposition
JPS5710240A (en) * 1980-06-20 1982-01-19 Sony Corp Forming method of insulating film
US4532695A (en) * 1982-07-02 1985-08-06 The United States Of America As Represented By The Secretary Of The Air Force Method of making self-aligned IGFET
US4698486A (en) * 1984-02-28 1987-10-06 Tamarack Scientific Co., Inc. Method of heating semiconductor wafers in order to achieve annealing, silicide formation, reflow of glass passivation layers, etc.
DE3680623D1 (de) * 1985-02-28 1991-09-05 Sony Corp Verfahren zur herstellung isolierender oxid-schichten auf einem halbleiterkoerper.

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008540313A (ja) * 2005-05-11 2008-11-20 サレイ ナノシステムズ リミテッド ナノ構造体生成方法および装置
JP2013014507A (ja) * 2005-05-11 2013-01-24 Surrey Nanosystems Ltd ナノ構造体生成方法および装置

Also Published As

Publication number Publication date
DE3780562T2 (de) 1993-01-28
US4914059A (en) 1990-04-03
EP0266268A1 (fr) 1988-05-04
EP0266268B1 (fr) 1992-07-22
FR2605647B1 (fr) 1993-01-29
FR2605647A1 (fr) 1988-04-29
DE3780562D1 (de) 1992-08-27

Similar Documents

Publication Publication Date Title
JPS63172431A (ja) ３−５族の材料基板上への電気絶縁層の堆積方法およびこれを利用したｍｉｓ構造の製造方法
CN102498542B (zh) 半导体基板、场效应晶体管、集成电路和半导体基板的制造方法
US5512519A (en) Method of forming a silicon insulating layer in a semiconductor device
JP3251889B2 (ja) 中間ギャップ作業関数タングステン・ゲートの製造方法
JP3330218B2 (ja) 半導体装置の製造方法，及び半導体装置
JPH03273632A (ja) Ｍｉｓ型半導体装置の製造方法
JP3233281B2 (ja) ゲート酸化膜の形成方法
US4987095A (en) Method of making unpinned oxide-compound semiconductor structures
US5086321A (en) Unpinned oxide-compound semiconductor structures and method of forming same
US7160818B2 (en) Semiconductor device and method for fabricating same
JP3596188B2 (ja) 薄膜トランジスタの製造方法
US5319231A (en) Insulated gate semiconductor device having an elevated plateau like portion
US7358198B2 (en) Semiconductor device and method for fabricating same
JPH04177735A (ja) 絶縁ゲイト型半導体装置の作製方法
JP2699928B2 (ja) 化合物半導体基板の前処理方法
JP2961188B2 (ja) Ｓｏｉ基板の作製方法
JP2001308319A (ja) 絶縁ゲート型化合物半導体装置
JP3272531B2 (ja) 化合物半導体装置の製造方法
KR100379136B1 (ko) 반도체 소자 형성 방법과 반도체 소자
JPH04181731A (ja) 化合物半導体結晶の表面処理方法
JPH0782990B2 (ja) 半導体装置の製造方法
JP2826972B2 (ja) 化合物半導体の極微細パターン形成方法
JPH08288283A (ja) シリコン酸化膜形成方法およびシリコン酸化膜形成装置
JP2004241784A (ja) 薄膜トランジスタの製造方法
JPH03201434A (ja) 酸化シリコン膜の形成方法