DE68919561T2 - Verfahren zur Oberflächenpassivierung eines zusammengesetzten Halbleiters. - Google Patents

Verfahren zur Oberflächenpassivierung eines zusammengesetzten Halbleiters.

Info

Publication number
DE68919561T2
DE68919561T2 DE68919561T DE68919561T DE68919561T2 DE 68919561 T2 DE68919561 T2 DE 68919561T2 DE 68919561 T DE68919561 T DE 68919561T DE 68919561 T DE68919561 T DE 68919561T DE 68919561 T2 DE68919561 T2 DE 68919561T2
Authority
DE
Germany
Prior art keywords
plasma
substrate
layer
range
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE68919561T
Other languages
English (en)
Other versions
DE68919561D1 (de
Inventor
Douglas Andrew Buchanan
Allessandro Cesare Callegari
Peter David Hoh
Dianne Lynn Lacey
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Application granted granted Critical
Publication of DE68919561D1 publication Critical patent/DE68919561D1/de
Publication of DE68919561T2 publication Critical patent/DE68919561T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02269—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by thermal evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02301—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment in-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02241—III-V semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Description

  • Diese Erfindung bezieht sich auf Halbleiterstrukturen mit einer Grenzfläche zwischen zusammengesetztem Halbleiter und Isolator und auf ein Verfahren zur Passivierung von Oberflächen eines zusammengesetzten Halbleiters vor der Abscheidung eines isolierenden Materials.
  • In jüngster Zeit gab es umfassende technologische Forschungsarbeiten auf dem Gebiet des Bildens von isolierenden Materialien, wie beispielsweise Oxiden und Nitriden, auf Substraten aus einem zusammengesetzten Halbleiter, wie zum Beipsiel GaAs. Die treibende Kraft hinter diesen Forschungsarbeiten ist der Wunsch, MOS-Einheiten auf Substraten aus einem zusammengesetzten III-V-Halbleiter herzustellen. Bisher waren Versuche zur Herstellung von MOS-Strukturen auf GaAs wegen der sehr hohen Dichte der Grenzflächenzustände, die nahezu immer auf ungeschützten GaAs-Oberflächen oder an Grenzflächen mit fast allen Materialien vorhanden sind, nicht erfolgreich. Durch die vorhandene hohe Dichte der Grenzflächenzustände wird die Fixierung des Fermi-Niveaus der GaAs-Grenzfläche bewirkt.
  • Bei der Herstellung von MOS-Strukturen auf III-V-Substraten muß die Fixierung des Oberflächen-Fermi-Niveaus beseitigt werden, damit das Fermi-Niveau durch Vorspannungen, die an die Gateelektrode angelegt werden, verändert werden kann. Die Bewegung des Fermi-Niveaus ermöglicht es, die Einheit in einem Inversionsmodus oder einem Anreicherungsmodus zu betreiben, je nach der Polarität der Vorspannung, die an das Gate angelegt wird.
  • Frühere Versuche, Isolatoren auf den Oberflächen von substraten aus einem zusammengesetzten Halbleiter abzuscheiden, sind wegen der Störstellen in der Isolator-Substrat-Grenzfläche zum großen Teil fehlgeschlagen. So besteht zum Beispiel die GaAs-Oberfläche aus zwei Oxiden, As&sub2;O&sub3; und Ga&sub2;O&sub3;. As&sub2;O&sub3; hat eine schlechte Qualität und kann metallisch wirken. Ga&sub2;O&sub3; ist ein qualitativ hochwertiges Oxid, das bis zu einer Temperatur von 500 ºC stabil ist. Die Dicke dieser Oberflächenoxide beträgt ungefähr 2 bis 3 Nanometer. Die GaAs-Oberfläche wirft wegen der schlechten thermischen Stabilität von As&sub2;O&sub3; und wegen des Vorhandenseins von freiem Arsen auf der GaAs-Oberfläche Probleme auf.
  • Es sind bereits Versuche unternommen worden, die Oberfläche eines zusammengesetzten Halbleiters vor dem Abscheiden eines isolierenden Materials zu passivieren. Die US Patentschrift 4,645,683 lehrt die Behandlung eines GaAs-Substrates in einem multipolaren Wasserstoff- und Arsinplasma, um die Oxide zu entfernen. Das Substrat wird dann in einem multipolaren Stickstoffplasma behandelt, um eine Schutzschicht aus Galliumnitrid und Arsennitrid zu erzeugen. Dann wird auf die Schutzschicht Siliziumnitrid abgeschieden. Versuche, dieses Verfahren zu verbessern, beinhalteten eine anfängliche chemische Reinigung in einer Lösung aus Salzsäure, um die Oxiddicke vor den Plasmabehandlungen zu verringern, wie dies von Friedel et al. in "Photoemission Study of the Passivation of GaAs in a Nitrogen Multipolar Plasma", Philosophical Magazine, Band 55, S. 711- 719, 1987, gezeigt wurde. Friedel et al. stellten fest, daß die Grenzflächenzustände immer noch eine sehr hohe Dichte aufweisen, die MOSFET-Anwendungen ausschließt.
  • Die vorliegende Erfindung betrifft ein Verfahren zur Passivierung der Oberfläche eines zusammengesetzten Halbleiters durch Bildung einer Schicht aus seinem anionischen Nitrid auf der Oberfläche des substrates des zusammengesetzten Halbleiters, die frei von nachweisbaren Mengen an seinem kationischen Nitrid ist. Erfindungsgemäß wird die Schicht aus anionischern Nitrid gebildet, indem das substrat geglüht wird, um eine an Anionen reiche Oberflächenschicht zu bilden, die kationische und anionische Oxide enthält. Die kationischen und anionischen Oxide werden dann von der Oberfläche entfernt, wobei eine anionische Schicht auf der Oberfläche des zusammengesetzten Halbleiters zurückbleibt. Die Oxide werden typischerweise durch einen Naßätzprozeß unter Verwendung von verdünnter Salzsäure entfernt. Nach dem Ätzen wird das Substrat an der Luft zu einem Plasmareaktor transportiert. Während der Zuführung wird durch das Substrat - höchstwahrscheinlich in der Arsenschicht - Sauerstoff chemisorbiert. Im Reaktor wird das Substrat einer Plasmareinigung in Wasserstoff unterzogen, einer Behandlung, die vorzugsweise bei niedrigem Druck und niedriger Spannung durchgeführt wird. Durch die Wasserstoffreinigung werden alle chemisorbierten Spezies aus der anionischen Schicht beseitigt. Das Substrat wird dann - auch vorzugsweise bei niedrigem Druck und niedriger Spannung - einer Plasmareinigung in Stickstoff unterzogen. Durch die N&sub2;-Nitrierung der anionischen Schicht wird eine anionische Nitridschicht auf der Oberfläche des Substrates gebildet. Diese anionische Schicht ist frei von nachweisbaren Mengen an kationischem Nitrid. Durch den Nitrierungsschritt wird das elementare Arsen passiviert, wodurch die Oberflächenladung reduziert wird. Außerdem sind keine Oxide auf der Oberfläche vorhanden.
  • Danach wird auf die passivierte Oberfläche des zusammengesetzten Halbleiters ein isolierendes Material abgeschieden. Das isolierende Material wird vorzugsweise in situ durch Elektronenstrahlverdampfung in einem Niederspannungs- und Niederdruckplasma, durch sputtern oder durch PECVD-Verfahren abgeschieden. Durch die Passivierung der Oberfläche des zusammengesetzten Halbleiters wird die Dichte der Grenzflächenzustände auf ein sehr niedriges Niveau reduziert, damit das Fermi-Niveau über die gesamte Bandlücke hinweg bewegt werden kann. Die sich dabei ergebenden isolierenden Filme sind homogen und durchsichtig. Somit kann jetzt die Herstellung von MOSFET-Einheiten auf GaAs-Substraten realisiert werden.
  • Eine Möglichkeit, die Erfindung zu realisieren, wird nachstehend anhand der Zeichungen beschrieben, die nur ein spezielles Ausführungsbeispiel darstellen und bei denen
  • Figur 1 eine Schnittdarstellung einer Halbleiterstruktur der vorliegenden Erfindung ist.
  • Figur 2 eine schematische Darstellung der Anordnung für die Wasserstoff- und Stickstoffplasmareinigung und für die Abscheidung einer isolierenden Schicht auf der Oberfläche des zusammengesetzten Halbleiters ist.
  • Figur 3 eine graphische Darstellung ist, die die Kapazität als Funktion der Spannung bei einer Struktur der vorliegenden Erfindung zeigt.
  • Erfindungsgemäß wird die Oberfläche des Substrates aus einem zusammengesetzten Halbleiter durch die Bildung einer sehr dünnen, aus seinem anionischen Nitrid bestehenden Schicht passiviert, die frei von nachweisbaren Mengen seines kationischen Nitrids auf der Oberfläche des zusammengesetzten Halbleiters ist. Eine Schicht aus isolierendem Material wird auf der anionischen Nitridschicht abgeschieden. Die Grenzfläche zwischen dem isolierenden Material und dem Substrat hat eine sehr geringe Zustandsdichte, so daß das Fermi-Niveau über die gesamte Bandlücke hinweg bewegt werden kann. Die Erfindung wird nachstehend ausführlicher unter Bezugnahme auf ein Galliumarsenidsubstrat beschrieben. Das erfindungsgemäße Verfahren ist jedoch auch auf jedes andere, aus einem zusammengesetzten Halbleiter bestehende Material, einschließlich aller anderen III-V-Verbindungen und aller II-VI-Verbindungen, anwendbar.
  • Ein Substrat aus kompaktem Galliumarsenid wird erfindungsgemäß dadurch passiviert, daß das Substrat als erstes in einem Temperaturbereich von 300-500 ºC geglüht wird. Das Substrat wird vorzugsweise in einer Stickstoff- oder Argonatmosphäre geglüht. Die Oberfläche des Galliumarsenidsubstrates setzt sich vor dem Glühen aus Arsenoxid und Galliumoxid zusammen. Nach dem Glühen wird die Oberflächenschicht reich an Arsen und enthält Galliumoxid und geringe Mengen Arsenoxid. Der größte Teil des Arsenoxids wird gemäß der folgenden Formel in elementares Arsen überführt:
  • As&sub2;O&sub3; + 2GaAs Ga&sub2;O&sub2; + 4As
  • Das in der Galliumoxid obigen Reaktion gebildete, vereinigt sich mit dem bereits auf der Oberfläche vorhandenen Galliumoxid, so daß eine Schicht entsteht, die eine große Menge Galliumoxid mit Arsen und kleine Mengen Arsenoxid enthält. Die sich ergebende Struktur wird dann einer Naßätzung in verdünnter HCl unterworfen, die das Galliumoxid und das Arsenoxid entfernt, wobei eine extrem dünne Arsenschicht zurückbleibt. Die Arsenschicht weist die Größenordnung einer monomolekularen Schicht auf.
  • Nach dem Ätzen wird das Substrat an der Luft transportiert, wodurch bewirkt wird, daß durch das Substrat Sauerstoff chemisorbiert wird. Es ist wahrscheinlich, daß der Sauerstoff in der Arsenschicht chemisorbiert wird. Obwohl der Sauerstoff chemisorbiert wird, sind auf dem Substrat keine Arsen- oder Galliumoxide vorhanden. Das Substrat wird dann in einen Plasmareaktor gebracht, wo es in einem Temperaturbereich von 150 bis 300 ºC, vorzugsweise bei 200 ºC, einer Plasmareinigung in Wasserstoff unterzogen wird. Die H&sub2;-Plasmareinigung wird vorzugsweise bei niedrigem Druck und niedriger Spannung durchgeführt. Typischerweise wird das H-Plasma in einem Bereich von 0,13 bis 1,33 Pa (1 bis 10 mTorr), vorzugsweise bei 0,67 Pa (5 mTorr), und bei einer Spannung im Bereich von -50 bis -250 V=, vorzugsweise bei -150 V=, durchgeführt. Das H&sub2;-Plasma reduziert die GaAs-Oberfläche durch das Entfernen jeglichen chemisorbierten Sauerstoffs von der Oberfläche. Das H&sub2;-Plasma ist vorzugsweise ein HF-Plasmaprozeß. Die Oberflächenschicht ist frei von Gallium- und Arsenoxiden, das elementare Arsen ist aber nicht verarmt. Somit bleibt die monomolekulare Schicht aus Arsen auf der Oberfläche des Gallium-Arsen-substrates erhalten.
  • Das Substrat wird dann - ebenfalls vorzugsweise bei niedrigem Druck und niedriger Spannung - einer HF-Plasmareinigung in N&sub2; unterzogen. Der Bereich der N&sub2;-Plasmabedingungen ist mit dem Bereich von Bedingungen identisch, der vorstehend für das H&sub2;-Plasma angeführt wurde. Darüber hinaus werden das N&sub2;-Plasma und das H&sub2;-Plasma vorzugsweise in situ durchgeführt. Nach dem H&sub2;-Plasma ist die Oberfläche des Substrates, die die monomolekulare Schicht aus elementarem Arsen enthält, stark reaktionsfähig. Durch die HF-Nitrierung wird die GaAs-Oberfläche durch die Bildung einer Arsennitridschicht passiviert. Da Stickstoff die gleiche Wertigkeit wie Arsen hat, bilden sich As-N-Bindungen. Somit wird das elementare Arsen passiviert, was dazu führt, daß die Oberflächenladung der Struktur reduziert wird. Typischerweise wird die Ladung von 10 ¹³ eV/cm² auf 10¹¹ eV/cm² reduziert. Die AsN-Schicht ist frei von jeglichen nachweisbaren Mengen an Galliumnitrid. Somit wird das passivierte Galliumarsenidsubstrat mit einer Oberfläche versehen, die sich für die Abscheidung eines isolierenden Materials eignet. Die Galliumarsenidoberfläche wird durch die AsN-Schicht soweit passiviert, daß die Zustandsdichte, die an der Halbleiter-Isolator-Grenzfläche vorliegt, so niedrig ist, daß das Fermi-Niveau über die gesamte Bandlücke hinweg bewegt werden kann.
  • Wie in Figur 1 gezeigt wird, umfaßt die Struktur 10 ein Galliumarsenidsubstrat 12, das eine erste Hauptoberfläche 14 und eine zweite Hauptoberfläche 16 hat. Ein metallischer Kontakt, wie beispielsweise AuGeNi, kann während des anfänglichen Glühschrittes auf der Oberfläche 16 gebildet werden. Das Substrat 12 umfaßt, nachdem die Oberfläche 14 erfindungsgemäß passiviert worden ist, eine sehr dünne Schicht aus Arsennitrid 20. Auf die Arsennitridschicht 20 wird eine Isolationsschicht 22 abgeschieden, bei der es sich in dem der Erläuterung dienenden Ausführungsbeispiel in Figur 1 um Galliumoxid handelt. Ein Gatekontakt 24 wird auf die Oxidschicht 22 abgeschieden, um die Struktur zu vervollständigen.
  • Die Galliumoxidschicht 22 wird vorzugsweise durch Elektronenstrahlverdampfung in einem Niederspannungs- und Niederdruck-O&sub2;- Plasma abgeschieden. Wie in Figur 2 gezeigt wird, umfaßt das Schema für die Elektronenstrahlverdampfung eine Kammer 26 mit einer Kathode 28, die an eine HF-Quelle 30 gekoppelt ist. Ein passiviertes Galliumarsenidsubstrat 32 wird mit der Kathode 28 in Kontakt gebracht.
  • Ein Tiegel 34, der reines Gallium 36 enthält, wird in die Kammer gestellt, und durch das Einleiten von Sauerstoff durch die Leitung 38 wird ein O&sub2;-Plasma erzeugt, was dazu führt, daß auf das passivierte Galliumarsenidsubstrat reaktiv Ga&sub2;O&sub3; abgeschieden wird. In einem bevorzugten Ausführungsbeispiel wird das Substrat in situ in der Kammer 26 dadurch passiviert, daß zuerst durch Öffnen der Leitung 40 ein Wasserstoffplasma und dann durch Schließen der Leitung 40 und durch Öffnen der Leitung 42 ein Stickstoffplasma erzeugt wird. Die Druck- und Spannungsbereiche für die Abscheidung des Oxids betragen vorzugsweise 0,13 bis 1,33 Pa (1 bis 10 mTorr) bzw. -50 bis -250 V=. Die Temperaturbedingungen liegen im Bereich von 24 bis 260ºC. Die Galliumoxidschicht ist homogen und durchsichtig und kann bis zu einer Dicke von 100 Nanometer oder mehr gebildet werden. Auf einem 51 mm großen Wafer sind Musteroxide mit einer Dicke abgeschieden worden, die von 95 bis 110 Nanometer reicht. Die Ellipsometrieanalyse zeigt, daß die Oxide einen Brechungsindex haben, der zwischen 1,50 und 1,90 liegt.
  • Erfindungsgemäß wurde ein Substrat aus kompaktem Galliumarsenid bei 450ºC geglüht. Während dieses Schrittes wurde auf einer Oberfläche des Substrates ein metallischer AuGeNi-Kontakt legiert. Auf der gegenüberliegenden Oberfläche des Substrates ergab eine Röntgenphotoelektronenspektroskopie (XPS), daß die Oberfläche neben kleineren Mengen an Arsenoxid und elementarem Arsen beträchtliche Mengen an Galliumoxid enthielt. Das Substrat wurde dann in eine verdünnte HCl-Lösung getaucht, um die Gallium- und Arsenoxide von der Oberfläche wegzuätzen. XPS-Prüfungen zeigten, daß keine Oxide vorhanden waren und nur eine sehr dünne Arsenschicht zurückblieb. Nach dem Ätzen wurde das Substrat an der Luft transportiert, was dazu führte, das Sauerstoff auf dem Substrat chemisorbiert wurde. Die XPS-Analyse zeigte, daß kein Arsen- oder Galliumoxid vorhanden war. Das Substrat wurde dann in einen Plasmareaktor gebracht, wo es einer Plasmareinigung in Wasserstoff ausgesetzt wurde, wobei das Substrat auf einer Temperatur von 200 ºC gehalten wurde. Der Wasserstoff hatte einen Druck von 5 mTorr, und die angelegte Spannung betrug -150 V=. Die H&sub2;-Plasmareinigung wurde eine Minute lang durchgeführt. Die XPS-Analyse des Substrates nach der H&sub2;-Reinigung zeigte, daß kein Sauerstoff vorhanden war.
  • Das Substrat wurde dann einer Plasmanitrierung in N&sub2; ausgesetzt, wobei das Substrat auf einer Temperatur von 200ºC gehalten wurde. Der Druck betrug wieder 0,67 Pa (5 mTorr) und die Spannung -150 V=. Die N&sub2;-Plasmareinigung wurde ebenfalls eine Minute lang durchgeführt. Die XPS-Ergebnisse zeigten einen Wendepunkt, der auf Arsennitrid hinweist. Die Ergebnisse zeigten, daß die Arsennitridschicht frei von nachweisbaren Mengen an Galliumnitrid war.
  • Danach wurde durch Elektronenstrahlverdampfung von reinem Gallium durch ein Niederspannungs- und Niederdruck-O&sub2;-Plasma eine Ga&sub2;O&sub3;-Schicht abgeschieden. Der Plasmadruck betrug 0,26 Pa (2 mTorr) bei einer Spannung von -100 V=. Die Temperatur betrug 24ºC. Die Ellipsometrieanalyse zeigte, daß das Oxid einen Brechungsindex von 1,58 hatte. Die Dicke der Oxidschicht betrug ungefähr 75 Nanometer. Eine Augeranalyse zeigte nur das Vorhandensein von Gallium und Sauerstoff und das Nichtvorhandensein von Arsen an.
  • Die Galliumoxidabscheidung sollte vorzugsweise in situ erfolgen, um eine Verunreinigung der Grenzfläche durch Lufteinwirkung zu vermeiden. Nach dem Abscheiden des Oxids bleibt eine dünne AsN-Schicht auf der Grenzfläche zurück. Ein Goldkontakt wurde auf die Galliumoxidoberfläche abgeschieden, um eine MOS- Diode zu bilden, und eine Vorspannung wurde an die Struktur angelegt. Figur 3 zeigt in einer graphischen Darstellung die MOS-Kapazität als Funktion der Spannung für eine Frequenz von 1 MHz. Der Übergang von der Verarmung zur Anreicherung ist scharf. Aus der Anreicherung kann mit Hilfe der Beziehung Cacc = j/EA/tox, die Dielektrizitätskonstante Ei von Ga&sub2;O&sub3; hergeleitet werden, wobei A die Diodenfläche und tox die Oxiddicke ist.
  • Bei tox = 75 nm und A = 3,84 x 10&supmin;³ cm² ergibt sich für Ei 8,3. Die Mindestkapazität Cmin wird berechnet gemäß:
  • Dabei ist Es gleich 12,9, Nd ist der Dopant und ist gleich 2 x 10¹&sup7; cm&supmin;³, und ni ist die Eigenleitungsdichte der Träger und ist gleich 1,79 x 10&sup6; cm&supmin;³, für Cmin ergibt sich 205 pF, was der Kapazität sehr nahe kommt, die aus Figur 3 gemessenen wurde. Somit können Bauelemente für integrierte Schaltungen hergestellt werden, die einen Zwischenniveauisolator aus Galliumoxid wegen dessen niedriger Dielektrizitätskonstante haben. Außerdem wird Galliumoxid in einem F&spplus;-haltigen Plasma nicht weggeätzt, so daß das Oxid eine ausgezeichnete reaktive Ionenätzmaske ergibt.
  • Die vorliegende Erfindung stellt ein Verfahren für die Passivierung der Oberfläche eines zusammengesetzten Halbleiters zur Verfügung, bei dem die Oberfläche mit einem Glühschritt und einem Naßätzschritt vorbehandelt wird, so daß eine monomolekulare Arsenschicht auf der Oberfläche zurückbleibt. Das Substrat mit der monomolekularen Arsenschicht wird dann einer H&sub2;-Plasmareinigung und einer N&sub2;-Plasmareinigung unterzogen, was zu einem Substrat führt, das eine Arsennitridschicht besitzt, die sehr dünn ist. Dann wird eine Schicht aus isolierendem Material, wie zum Beispiel Galliumoxid, SiO&sub2;, Al&sub2;O&sub3;, AlN oder Si&sub3;N&sub4;, abgeschieden. Die Passivierung führt dazu, daß die Dichte von Grenzflächenzuständen extrem niedrig ist, so daß das Fermi-Niveau über die gesamte Bandlücke hinweg bewegt werden kann.

Claims (17)

1. Verfahren zur Passivierung der Oberfläche (14) eines aus einem zusammengesetzten Halbleiter bestehenden Substrates (12), das folgende Schritte umfaßt:
die Bildung einer Schicht aus dem anionischen Nitrid (20) des zusammengesetzten Halbleiters, wobei die Schicht (20) frei von jeglicher nachweisbaren Menge an kationischem Nitrid des zusammengesetzten Halbleiters auf der Oberfläche (14) des aus dem zusammengesetzten Halbleiter bestehenden Substrates (12) ist, wobei die Bildung des anionischen Nitrids des zusammengesetzten Halbleiters die folgenden Schritte beinhaltet:
das Glühen des Substrates (1 2)zur Bildung eines kationischen Nitrids des zusammengesetzten Halbleiters, in dem Anionen und anionische Oxide des zusammengesetzten Halbleiters enthalten sind,
das Entfernen der Oxide, wobei die Anionen in Form einer dünnen Schicht auf der Substratoberfläche zurückbleiben,
das Transportieren des Substrates an der Luft zu einem Plasmareaktor,
das Reinigen der Oberfläche in einem H&sub2;-Plasma in dem Plasmareaktor zur Entfernung des Sauerstoffs, der während des Lufttransportes von der dünnen Schicht chemisorbiert wurde, und
das Umwandeln der dünnen Anionenschicht in eine Schicht aus anionischem Nitrid (20) in einem Stickstoffplasma in dem Plasmareaktor.
2. Verfahren nach Anspruch 1, bei dem das Substrat (12) in einem Temperaturbereich von 300-500 ºC, vorzugsweise 450- 470 ºC geglüht wird.
3. Verfahren nach Anspruch 1 oder 2, bei dem das Substrat (12) in einer Schutzgasatmosphäre geglüht wird.
4. Verfahren nach einem oder mehreren der vorstehenden Ansprüche 1 bis 3, das weiterhin den Schritt der Bildung eines metallischen Kontaktes (18) auf einer gegenüberliegenden Oberfläche (16) des Substrates (12) während des Glühschrittes umfaßt.
5. Verfahren nach einem oder mehreren der vorstehenden Ansprüche 1 bis 4, bei dem der Entfernungsschritt darin besteht, daß die Oberfläche in einer verdünnten HCl-Lösung naßgeätzt wird.
6. Verfahren nach einem oder mehreren der vorstehenden Ansprüche 1 bis 5, bei dem der Reinigungsschritt in dem H&sub2;- Plasma zum Entfernen jeglichen chemisorbierten Sauerstoffs in dem Ätzen in einem HF-Wasserstoffplasma bei niedrigem Druck und niedriger Spannung besteht.
7. Verfahren nach Anspruch 6, bei dem das H&sub2;-HF-Plasma einen Druck im Bereich von 0,13 bis 1,33 Pa (1 - 10 mTorr), vorzugsweise von 0,67 Pa (5 mTorr), eine Spannung im Bereich von -50 bis -250 V vorzugsweise von -150 V und eine Temperatur im Bereich von 150 - 300 ºC, vorzugsweise von 200 ºC, aufweist.
8. Verfahren nach einem oder mehreren der vorstehenden Ansprüche 1 bis 7, bei dem der Umwandlungsschritt in dem N&sub2;- Plasma in der Verwendung eines N&sub2;-HF-Plasmas bei niedrigem Druck und niedriger Spannung besteht.
9. Verfahren nach Anspruch 8, bei dem das N&sub2;-HF-Plasma einen Druck im Bereich von 0,13 bis 1,33 Pa (1 - 10 mTorr), vorzugsweise von 0,67 MPa (5 mTorr), eine Spannung im Bereich von -50 bis -200 V=, vorzugsweise von -150 V= und eine Temperatur im Bereich von 150-300 ºC, vorzugsweise von 200 ºC aufweist.
10. Verfahren nach einem oder mehreren der vorstehenden Ansprüche 1 bis 9, bei dem der Reinigungs- und der Umwandlungsschritt in situ durchgeführt werden.
11. Verfahren nach einem oder mehreren der vorstehenden Ansprüche 1 bis 10, das weiterhin den Schritt der Abscheidung eines Isolators (22) auf der anionischen Nitridschicht (20) umfaßt.
12. Verfahren nach Anspruch 11, bei dem der Isolator (22) durch Elektronenstrahlverdampfung abgeschieden wird.
13. Verfahren nach Anspruch 12, bei dem die Elektronenstrahlverdampfung ein Niederspannungs- und Niederdruck-O&sub2;-Plasma ist.
14. Verfahren nach Anspruch 13, bei dem das Plasma einen Druck im Bereich von 0,13 bis 1,33 Pa (1 bis 10 mTorr), vorzugsweise von 0,266 Pa (2 mTorr) aufweist, die Spannung im Bereich von -50 bis -250 V_ vorzugsweise bei -100 V und die Temperatur im Bereich von 24 bis 260 ºC, vorzugsweise bei 200ºC, liegt.
15. Verfahren nach einem oder mehreren der vorstehenden Ansprüche 11 bis 14, bei dem die Reinigungs-, Umwandlungsund Isolatorabscheidungsschritte in situ ausgeführt werden.
16. Verfahren nach einem oder mehreren der vorstehenden Ansprüche 1 bis 15, bei dem der zusammengesetzte Halbleiter(12) GaAs und die anionische Nitridschicht (20) demzufolge AsN ist.
17. Verfahren nach einem oder mehreren der vorstehenden Ansprüche 11 bis 16, bei dem der Isolator (22) aus der Gruppe bestehend aus Ga&sub2;O&sub3;, SiO&sub3;, Al&sub2;O&sub3;, AlN und Si&sub3;N&sub4; ausgewählt wird.
DE68919561T 1988-07-20 1989-05-05 Verfahren zur Oberflächenpassivierung eines zusammengesetzten Halbleiters. Expired - Fee Related DE68919561T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/221,686 US4859253A (en) 1988-07-20 1988-07-20 Method for passivating a compound semiconductor surface and device having improved semiconductor-insulator interface

Publications (2)

Publication Number Publication Date
DE68919561D1 DE68919561D1 (de) 1995-01-12
DE68919561T2 true DE68919561T2 (de) 1995-05-24

Family

ID=22828894

Family Applications (1)

Application Number Title Priority Date Filing Date
DE68919561T Expired - Fee Related DE68919561T2 (de) 1988-07-20 1989-05-05 Verfahren zur Oberflächenpassivierung eines zusammengesetzten Halbleiters.

Country Status (5)

Country Link
US (1) US4859253A (de)
EP (1) EP0351505B1 (de)
JP (1) JPH0714064B2 (de)
CA (1) CA1283490C (de)
DE (1) DE68919561T2 (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5021365A (en) * 1986-06-16 1991-06-04 International Business Machines Corporation Compound semiconductor interface control using cationic ingredient oxide to prevent fermi level pinning
US4987095A (en) * 1988-06-15 1991-01-22 International Business Machines Corp. Method of making unpinned oxide-compound semiconductor structures
WO1992009108A1 (en) * 1990-11-16 1992-05-29 United States Department Of Energy Oxidation of gallium arsenide
US5223458A (en) * 1990-12-18 1993-06-29 Raytheon Company Method of manufacturing a III-V semiconductor device using a self-biased substrate and a plasma containing an electronegative species
US5267437A (en) * 1991-05-23 1993-12-07 United Technologies Corporation Dual mode rocket engine
EP0575098B1 (de) * 1992-06-16 2000-04-19 AT&T Corp. GaAs-Passivierung mittels stromabwärts erzeugtem Ammoniak-Plasma
US5438022A (en) * 1993-12-14 1995-08-01 At&T Global Information Solutions Company Method for using low dielectric constant material in integrated circuit fabrication
US5616947A (en) * 1994-02-01 1997-04-01 Matsushita Electric Industrial Co., Ltd. Semiconductor device having an MIS structure
US5550089A (en) * 1994-03-23 1996-08-27 Lucent Technologies Inc. Gallium oxide coatings for optoelectronic devices using electron beam evaporation of a high purity single crystal Gd3 Ga5 O12 source.
US5962883A (en) * 1994-03-23 1999-10-05 Lucent Technologies Inc. Article comprising an oxide layer on a GaAs-based semiconductor body
US5597768A (en) * 1996-03-21 1997-01-28 Motorola, Inc. Method of forming a Ga2 O3 dielectric layer
JP3489334B2 (ja) * 1996-05-27 2004-01-19 ソニー株式会社 半導体装置の酸化膜形成方法および酸化膜形成装置
US6030453A (en) * 1997-03-04 2000-02-29 Motorola, Inc. III-V epitaxial wafer production
US6359294B1 (en) * 1997-03-04 2002-03-19 Motorola, Inc. Insulator-compound semiconductor interface structure
US5902130A (en) * 1997-07-17 1999-05-11 Motorola, Inc. Thermal processing of oxide-compound semiconductor structures
US5958519A (en) * 1997-09-15 1999-09-28 National Science Council Method for forming oxide film on III-V substrate
US6936900B1 (en) 2000-05-04 2005-08-30 Osemi, Inc. Integrated transistor devices
US6445015B1 (en) 2000-05-04 2002-09-03 Osemi, Incorporated Metal sulfide semiconductor transistor devices
US6670651B1 (en) 2000-05-04 2003-12-30 Osemi, Inc. Metal sulfide-oxide semiconductor transistor devices
US6451711B1 (en) * 2000-05-04 2002-09-17 Osemi, Incorporated Epitaxial wafer apparatus
JP4676046B2 (ja) * 2000-05-10 2011-04-27 古河電気工業株式会社 ＧａＮ系絶縁ゲート形電界効果トランジスタ
US6989556B2 (en) * 2002-06-06 2006-01-24 Osemi, Inc. Metal oxide compound semiconductor integrated transistor devices with a gate insulator structure
US7187045B2 (en) * 2002-07-16 2007-03-06 Osemi, Inc. Junction field effect metal oxide compound semiconductor integrated transistor devices
US20070138506A1 (en) * 2003-11-17 2007-06-21 Braddock Walter D Nitride metal oxide semiconductor integrated transistor devices
WO2005061756A1 (en) * 2003-12-09 2005-07-07 Osemi, Inc. High temperature vacuum evaporation apparatus
US10593544B2 (en) * 2016-10-14 2020-03-17 Case Westen Reverse University Method for forming a thin film comprising an ultrawide bandgap oxide semiconductor
CN107993934B (zh) * 2017-12-08 2020-09-11 中国科学院微电子研究所 增强氧化镓半导体器件欧姆接触的方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3411938A (en) * 1964-08-07 1968-11-19 Sperry Rand Corp Copper substrate cleaning and vapor coating method
US3849276A (en) * 1971-03-19 1974-11-19 Ibm Process for forming reactive layers whose thickness is independent of time
US4058638A (en) * 1974-12-19 1977-11-15 Texas Instruments Incorporated Method of optical thin film coating
US4331737A (en) * 1978-04-01 1982-05-25 Zaidan Hojin Handotai Kenkyu Shinkokai Oxynitride film and its manufacturing method
US4297176A (en) * 1979-03-09 1981-10-27 National Research Development Corporation Surface passivation of compound semiconductors
US4336277A (en) * 1980-09-29 1982-06-22 The Regents Of The University Of California Transparent electrical conducting films by activated reactive evaporation
GB2085482B (en) * 1980-10-06 1985-03-06 Optical Coating Laboratory Inc Forming thin film oxide layers using reactive evaporation techniques
JPS5856425A (ja) * 1981-09-30 1983-04-04 Nippon Telegr & Teleph Corp <Ntt> 化合物半導体結晶上の絶縁膜の形成法
JPS5868937A (ja) * 1981-10-20 1983-04-25 Nippon Telegr & Teleph Corp <Ntt> 半導体結晶上への絶縁膜の形成法
US4597825A (en) * 1982-11-10 1986-07-01 International Business Machines Corporation Intermediate passivation and cleaning of compound semiconductor surfaces
US4526802A (en) * 1983-03-31 1985-07-02 Clarion Co., Ltd. Film deposition equipment
US4514437A (en) * 1984-05-02 1985-04-30 Energy Conversion Devices, Inc. Apparatus for plasma assisted evaporation of thin films and corresponding method of deposition
JPS60234965A (ja) * 1984-05-04 1985-11-21 Diesel Kiki Co Ltd 薄膜製造方法
FR2571542B1 (fr) * 1984-10-09 1987-01-23 Labo Electronique Physique Procede de realisation d'un dispositif semiconducteur incluant l'action de plasma
JPS61196201A (ja) * 1985-02-26 1986-08-30 Canon Inc 低温蒸着成膜法
US4706377A (en) * 1986-01-30 1987-11-17 United Technologies Corporation Passivation of gallium arsenide by nitrogen implantation

Also Published As

Publication number Publication date
JPH0258332A (ja) 1990-02-27
CA1283490C (en) 1991-04-23
EP0351505A2 (de) 1990-01-24
EP0351505B1 (de) 1994-11-30
EP0351505A3 (de) 1991-03-27
US4859253A (en) 1989-08-22
JPH0714064B2 (ja) 1995-02-15
DE68919561D1 (de) 1995-01-12

Similar Documents

Publication Publication Date Title
DE68919561T2 (de) Verfahren zur Oberflächenpassivierung eines zusammengesetzten Halbleiters.
DE69615390T2 (de) Verfahren zum reduzieren von defekten in oxiden schichten auf silikonkarbiden
DE69010308T2 (de) Verfahren zur Abscheidung von Siliziumdioxid hoher Qualität mittels durch Plasma aktivierter Abscheidung aus der Gasphase.
DE2538325C2 (de) Verfahren zur Herstellung von Halbleiterbauelementen
DE3751219T2 (de) Verfahren zur Herstellung eines Schottky-Barriere- Feldeffekttransistors.
DE3853668T2 (de) Verfahren zum Herstellen einer Halbleiteranordnung mit einem Oxid niedriger Fehlerdichte.
DE3889762T2 (de) Elektrische Schaltung mit supraleitender Mehrschichtstruktur und Herstellungsverfahren dafür.
DE19627017A1 (de) Verfahren zur selektiven Ablagerung eines Metallfilms
DE4226888C2 (de) Diamant-Feldeffekt-Transistor und Verfahren zu dessen Herstellung
DE3885375T2 (de) Verfahren zur Herstellung einer Maskenbildung und MESFET mit gelagertem Gatter.
DE69222347T2 (de) Verfahren zum selektiven Abscheiden einer TiNx-Schicht durch MOCVD auf einem Halbleiterbauelement
DE60114304T2 (de) Hexagonal- Bornitrid-Film mit niedriger dielektrischer Konstante ,Film mit dielektrischer Beschichtung und Verfahren zu seiner Herstellung und Plasma-CVD-Apparat
DE3789361T2 (de) Verfahren zur Herstellung eines Artikels, der eine hetero-epitaxische Struktur besitzt.
DE3780562T2 (de) Chemischer dampfniederschlag mit waermestrahlung von einer isolierschicht auf ein substrat aus iii-v-material, verwendung zur herstellung einer mis-struktur.
DE3335189A1 (de) Verfahren zum herstellen einer heterostruktur
DE3885255T2 (de) Verfahren zum Herstellen eines Galliumarsenid-Feldeffekt-Transistors.
DE3335107A1 (de) Verfahren zum herstellen eines gegenstandes mit einem mehrkomponentenmaterial
DE2911484C2 (de) Metall-Isolator-Halbleiterbauelement
DE4313042C2 (de) Diamantschichten mit hitzebeständigen Ohmschen Elektroden und Herstellungsverfahren dafür
DE1640486C3 (de) Verfahren zum reaktiven Zerstäuben von elementarem Silicium
DE69823450T2 (de) Vorrichtung mit einer Oxidschicht auf GaN und Verfahren zur Herstellung
DE69800026T2 (de) GaAs-basierender MOSFET und Verfahren zur Herstellung
DE68926591T2 (de) Mit dem Fermi-Niveau nichtfixierte Oxid-Verbindungshalbleiterstrukturen und Verfahren zu deren Herstellungen
DE69613438T2 (de) Verfahren zum Herstellen In-haltiger III/V-Halbleitereinrichtungen
DE68918818T2 (de) Verfahren zur Herstellung von Halbleiterbauelementen durch selektives, U.V.-unterstütztes Aetzen von Mehrschichten.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee