JPH0258332A - 化合物半導体の表面をパッシベートする方法 - Google Patents

化合物半導体の表面をパッシベートする方法

Info

Publication number
JPH0258332A
JPH0258332A JP1171776A JP17177689A JPH0258332A JP H0258332 A JPH0258332 A JP H0258332A JP 1171776 A JP1171776 A JP 1171776A JP 17177689 A JP17177689 A JP 17177689A JP H0258332 A JPH0258332 A JP H0258332A
Authority
JP
Japan
Prior art keywords
layer
substrate
nitride
compound semiconductor
arsenic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1171776A
Other languages
English (en)
Other versions
JPH0714064B2 (ja
Inventor
Douglas A Buchanan
ダグラス・アンドリユー・ビユカーナン
Alessandro C Callegari
アレンサンドロー・セサレ・カレガリイ
Peter D Hob
ピイーター・デヴイド・ホー
Dianne L Lacey
デイーン・リン・レイスイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0258332A publication Critical patent/JPH0258332A/ja
Publication of JPH0714064B2 publication Critical patent/JPH0714064B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02269—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by thermal evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02301—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment in-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02241—III-V semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Δ、産業上の利用分野 本発明は、化合物半導体−絶縁体界面を有する半導体構
造の製造に関し、絶縁体を付着する前に化合物半導体の
表面をパッシベート（安定化）する方法に関する。
Ｂ、従来技術 近年、ＧａＡｓのような化合物半導体基板−にに酸化物
もしくは窒化物のような絶縁材料を成長させる分野で、
熱心な技術的な研究が行われている。
この研究の背後の推進力は、第１１−　Ｖ族化合物半導
体基板上にＭＯ８装置を実現させたいという念願からき
ている。従来、ＧａＡｓにＭＯＳ［ｆを製造する試みは
成功していないが、それは露出したＧ　ａ　Ａ、　ｓの
表面上もしくは事実上すべての材料との界面に、はとん
ど常に存在する極めて高密度の界面状態による。高密度
の界面状態が存在すると、ＧａＡｓの界面フェルミ準位
の束縛即ちピニング（ρｉｎｉｎｇ）の原因となる。
第１１１−Ｖ族基板上にＭＯ３構造を製造する際には、
この表面フェルミ準位は束縛が解かれて、フェルミ準位
はゲート電極に印加されるバイアス電圧によって変化で
きなければならない。このフェルミ準位の移動によって
装置は、ゲートに印加されるバイアスの極性に依存して
、反転モードもしくは蓄積モードで動作可能になる。
化合物半導体基板の表面上に絶縁体を付着する従来の試
みは、絶縁体一基板界面の欠陥によって大部分失敗して
いる。たとえば、ＧａＡｓ表面は２種類の酸化物、Ａｓ
、Ｏ，及びＧ８□Ｏ１より成る。
ＡｓよＯｌは品質が悪く、金属の働きをする。
Ｇａｚｏｊは５００℃迄安定な高品質の酸化物であ乃 る。これ等の表面の酸化物は約２０＃至３０人の厚さを
有する。ＧａＡｓの表面は、Ａｓ２Ｏ，の熱安定性が貧
弱であり、ＧａＡｓの表面上には遊趙したヒ素が存在す
るので問題がある。
従来、絶縁材料の付着の前に化合物半導体表面をパッシ
ベートする試みがなされた。米国特許第４６４５６８３
号は、ＧａＡｓ基板を水素及びアルシン多極プラズマ中
で処理してこれ等の酸化物を除去する方法を開示してい
る。次に基板は窒素多極プラズマ中で処理されて、窒化
ガリウム及び窒化ヒ素の保護層が与えられる。次に窒化
シリコンがこの保護層上に付着されている。この過程を
改良する試みの中には、プラズマ処理の前に、塩酸の溶
液中で最初化学的に浄化して、酸化物の厚さを減少する
ことが含まれる。これについては、１９８７年ＦＪフィ
ロソフィカル・マガジン、第５５巻、第７７１−７１９
頁のフリーデル等による論文１′窒素多極プラズマ中で
のＧ　ａ　Ａ　ｓのパッシベーションの光放出による研
究”　　（Ｆｒｉｅｄｅ］　、　ｅＬａｌ、”Ｐｈｏｔ
ｏｅｍｉｓｓｉｏｎ　５ｔｕｄｙ　ｏｆ　ｔｈｅＰａＳ
ｓｉｖａｔｉｏｎｏｆ　ＧａＡｓ　ｉｎ　ａ　Ｎｉｔｒ
ｏｇｅｎ　Ｍｕｌｔｉｐｏｌａｒ　Ｐｌａｓｍａ。
Ｐｈ１ｌｏｓｏｐｈｉｃａｌ　　Ｍａｇａｚｉｎｅ、ｖ
ｏｌ、　　５５．ｐｐ、　　７　１１−７１９，１９８
７）に開示されている。この論文は極めて高密度の界面
状態が依然存在し、ＭＯＳ　　ＦＥＴの製造をさまたげ
ていることを認めている。
Ｃ１発明が解決しようとする問題点 本発明の目的は、絶縁材料を付着する前に化合物ｆ導体
表面をパッシベートする改良方法を与えることにある。
Ｄ０問題点を解決するための手段 本発明の方法は、検出可能な量の陽イオンの窒化物のな
い化学物半導体基板の表面−Ｌに陰イオン窒化物層を形
成することによって、化合物゛ヒ導体の表面をパッシベ
ート（安定化）する。本発明に従えば、陰イオン窒化物
層は基板をアニールして。
陽イオン及び陰イオンの酸化物を含む、陰イオン豊富な
表面層を形成することによって形成される。
陽イオン及び陰イオン酸化物は次に表面から除去され、
化合物半導体の表面上に陰イオンの層が残される。これ
等の酸化物は代表的には希釈塩酸を使用するウェット・
エッチ処理によって除去される。エッチ後、基板は空気
中をプラズマ反応室に移動される。移動中、酸素が基板
に、おそらくヒ素層中に化学吸着される。反応室中で基
板は水素中でプラズマ浄化される。この時の処理は低圧
、低電圧が好ましい。陰イオン層のＮ２　による窒化に
よって、基板の表面−Ｆに陰イオン窒化物層が形成され
る。この陰イオン層には検出可能な量の陽イオン窒化物
はない。この窒化物形成段階は元素のヒ素をパッシベ−
１〜し、表面の電荷を減少する。
さらに、酸化物は表面に存在しない。
その後、絶縁材料をパッシベートした化合物半導体表面
上に付着する。絶縁材料は、低電圧、低圧プラズマ中の
電子ビーｔ１蒸着技術、スパッタリング技術、もしくは
ＰＥＣＶＤ技術によって、現在の位置で付着されること
が好ましい。化合物半導体表面のパッシベーションによ
って界面状態の密度は極めて低い水僧に減少し、フェル
ミ準位はバンド・ギャップ全体の間を移動することがで
きる。結果の絶８薄膜は均一で、透明である。このよう
にして、ＧａＡｓ基板上にＭＯＳＦＥＴ装置の製造が実
現される。
Ｅ、実施例 本発明の方法に従えば、化合物半導体の基板の表面は、
化合物半導体の表面上に検出可能な散の陽イオン窒化物
がない、ｌＩ３イオン窒化物の極めて薄い層を形成する
ことによってパッシベ−１〜（安窒化）さ九るにの陰イ
オンの窒化物層の上に絶縁材料の層が付着される。絶縁
材料と基板間の界面は極めて低い状！密度を有し、従っ
てフェルミ準位がバンド・ギャップ全体間で移動できる
ようになっている０本発明は以下ガリウム・アーセナイ
ドの基板に関して詳細に説明する。しかしながら１本発
明の方法は他の第■−ｖ族化合物及び任意の第１ｌ−Ｖ
ｌ族化合物を含む任意の化合物半導体に適応可能である
。
バルク・ガリウム・アーセナイドの基板は本発明に従っ
て、基板を３００−５００℃の温度で先ずアニールする
ことによってパッシベートされる。
基板は窒素もしくはアルゴンの雰囲気中でアニルされる
ことが好ましい。アニール前のガリウム・アーセナイド
基板の表面は酸化ヒ素及び酸化ガリウムより成る。アニ
ール後、表面層はヒ素が０富となり、酸化ガリウムと少
量の酸化ヒ素を含んでいる。酸化ヒ素の大部分は次の反
応式に従って元素のヒ素に変化する。
Ａｓ２Ｏ，＋２０ａＡｓ＋Ｇａ２Ｏ，＋４Ａｓ上記の反
応から形成された酸化ガリウムは表面上にすでに存在す
る酸化ガリウムと結合し、多鼠の酸化ガリウム、それに
ヒ素及びｐ量の酸化ヒ素を含む層が形成される。結果の
構造を希釈１−Ｉ　ＣＱ中でウェット・エッチする。こ
れによって酸化ガリウム及び酸化ヒ素が剥脱され、ヒ素
の極めて薄い層が残される。ヒ素の層の厚さはｍ原子層
（モルレア）程度である。
エッチ後、基板は空気中を移動されるが、これによって
酸素が基板に化学吸着される。酸素はヒ素の府中に化学
吸着されるらいしいと考えられる。
酸素は化学吸着されるが、基板上には酸化ヒ素もしくは
酸化ガリウムは存在しない。次に基板はプラズマ反応室
中に導入される。反応室中で坊阪は水素中で１５０乃至
３００℃の温度でプラズマ浄化される。Ｈ，プラズマ浄
化は低圧で遂行されることが好ましい。代表的には、Ｉ
−Ｉ　２プラズマ浄化β は１ガニ１０ｍトルの範囲の圧力及び−５０＃至−２５
０Ｖｄｃの範囲の電圧で行われる。Ｎ２プラズマによっ
て、表面から化学吸着した酸素が剥脱されることによっ
て、ＧａＡｓ表面が減少する。
■１□プラズマはＲＦプラズマ過程によって生じたもの
であることが好ましい。表面層には酸化ガリウム及び酸
化ヒ素はないが、元素のヒ素はなくなっていない。従っ
て、ガリウム・アーセナイド基板の表面上の＃原子層の
ヒ素は残っている。
次に基板はＮ２の中で、同じく好ましくは低圧及び低電
圧でＲＦプラズマ浄化を受ける。Ｎ２プラズマの条件の
範囲は、■（２プラズマについて上述された条件の範囲
と同じである。さらにＮ２及び■１□プラズマ浄化は同
じ場所で行われることが好ましい。Ｈ，プラズマ処理後
の、単原子層のヒ素を含む基板の表面は反応性が高い。
ＲＦによる窒化は窒化ヒ素の層を形成することによって
ＧａＡｓ表面をパッシベートする。窒素はヒ素と同じ原
子価を有するので、Ａｓ−Ｎ結合が形成される。
従って元素のヒ素がパッシベートされるが、これによっ
て構造の表面電荷が減少する。代表的な場合、電荷はｌ
　Ｏ”ｅＶ／ａｉから１０”ｅＶ／ａｄに減少する。Ａ
ｓＮＦｆ！中には検出可能な量の窒化ガリウムを含まな
い。このようにして、パッシベートされたガリウム・ア
ーセナイド基板には絶縁材料の付着に適した表面を有す
る。ガリウム・アーセナイドの表面は、半導体／絶縁体
界面に存在する状態密度が、フェルミ準位がバンド・ギ
ャップ全体の間を移動できる度に十分低くなるようにパ
ッシベートされている。
第２図に示すように、構造１０は第１の主表面１４及び
第２の主表面１６を有するガリウム・アーセナイド基板
１２を有する。Ａ　ＩＪ　Ｇ　ｅ　Ｎ　ｉのような金属
コンタクト１８は、最初のアニーリング段階中に表面１
６上に形成することができる。本発明の方法に従って、
表面１４がパッシベートされた後の基板１２は窒化ヒ素
の極めて薄い層２０を有する。窒化ヒ素２０上には絶縁
層２２が付着される。この層２２は第２図の例では酸化
ガリウムである。絶縁層２２上にはゲート・コンタクト
２４が付着されて、構造が完成される。
絶縁層（酸化ガリウム層２２は、低電圧、低圧ｏ２プラ
ズマ中で電子ビーム蒸着により付着される６第２図に示
されているように、電子ビーム蒸着のための機構はＲＦ
　′ｇ３０に結合された陰極２８を有する反応室２６を
含んでいる。パッシベー１−されたガリウム・アーセナ
イド基Ｆｉ３２はｌｉ３極２８と接触して位置付けられ
ている。純粋なガリウム３６を含むるつぼ３４が室中に
置かれていて、０２プラズマはライン３８を通して酸素
を導入することによって発生され、これによってＧａ２
Ｏ。
がパッシベートされたガリウム・アーセナイド基板上に
反応によって付着される。好ましい実施例では、基板は
先ずライン４０を開いて水素プラズマを発生し、次にラ
イン４０を閉じてライン４２を開いて窒素プラズマを発
生することにより室２６中の同じ位置でパッシベートさ
れることが好ましい。酸化物の付着のための圧力及び電
圧の範囲は好ましくは夫々１乃至１０ｍトル及び−５０
乃至−２５０Ｖｄｃである。温度条件は２４乃至２６０
℃の範囲にあることが好ましい６酸化ガリウム層は均一
で透明であり、１０００Å以上の厚さに成長できる。サ
ンプルとしての酸化物は直径５１画のウェハ」二に９５
０乃至１１００人の範囲の厚さに付着された。楕円計分
析結果は、この酸化物が１．５０乃至１．９０の範囲の
屈折率を有することを示した。
本発明の実施例に従い、バルク・ガリウム・アーセナイ
ドの基板が４５０℃でアニールされた。この段階中にＡ
ｕＧｅＮｉ金属コンタクｉ−が合金めっきで形成された
。基板の対向表面をＸ線写真分光法（ＸＰＳ）で分析し
た結果、この表面にはかなりな量の酸化ガリウム、並び
に少量の酸化ヒ素及び元素のヒ素を含むことがわかった
。基板は次に希釈１１ＣＱ溶液中に浸漬されて表面から
酸化ガリウム及び酸化ヒ素がエッチされた。ＸＰＳ分析
の結果、酸化物は存在せず、ヒ素の非常に、１ｑい層の
みが残されていることがわかった。エッチの後。
基板は空気中を運ばれたが、これによって酸素が基板上
に化学吸着した。ＸＰＳ分析により、酸化ヒ素も酸化ガ
リウムも存在しないことがわかった。
次に基板はプラズマ反応室に導入され、ここで鎖板は２
００’Ｃの温度に保持されて水素中でプラズマ浄化を受
けた。水素は５ｍトルの圧力に保持され、印加電圧は−
１５０Ｖｄｃであった。Ｈ２プラズマ浄化は１分間行わ
れた。Ｈ２浄化後に基板の：＜　１）　Ｓの分析は機素
が存在しないことを示した。
次にＪｋ板は、２００℃の温度に保持して、Ｎ２中でプ
ラズマ窒化された。この時の圧力も同じく５ｍトルであ
り、電圧は−Ｌ　５０　Ｖｄｃである。
Ｎ２プラズマ浄化も同じく１分間行われた。ＸＰＳ分析
の結果、窒化ヒ素を示す層状の曲線がみられた。このこ
とは、窒化ヒ素層は検出可能な量の窒化ガリウムを含ま
ないことを示している。
この後に、Ｇａ、Ｏ，の層が低電圧、低圧０２プラズマ
を通す純粋なガリウムの電子ビーム蒸着によって付着さ
れた。プラズマ圧は２ｍ）−ルであり、電圧は−１００
Ｖｄｃである。温度は２４℃であった。楕円計分析によ
り、この酸化物の屈折率は１゜５８を有することがわか
った。この酸化物層の厚さは略７５ｎｍであった。オー
ジェ電子分光法の分析結果は、ガリウム及び酸素の存在
だけを示し、ヒ素の存在は示されなかった。
酸化ガリウムの付着は、空気による界面のｌ／；染を防
止するために好まし、くはそのままの位置で行う必要が
ある。酸化ガリウムの付着後も、界面には薄いＡ　ｓ　
Ｎ層が残っている。酸化ガリウムの表面上に金のコンタ
クトが付着されて、ＭＯＳダイオードが形成され、バイ
アス電圧がこの４９７造に印加された。第３図はＩＭＨ
ｚの周波数における。
ＭＯＳのキャパシタンス（Ｃ）対′重圧の関係を示すグ
ラフである。同じく参考迄にＱとバイアス電圧の関係も
示されている。空乏状態からｙ７　ｂ’Ｅ状態への遷移
は急である。蓄積状態のキャパシタンスＣａｃｃから、
ＧａｚＯｉの比誘’？ｌ　Ｉ　Ｅｉは（ＬＢｃｃ＝ｔｉ
ＥＡ／ｌｏｘを使用して誘導できる。ここでＡはダイオ
ードの面積、ｔ、ｏｘは酸化物の厚さである、ｔｏｘ＝
　７５　ｎ　ｒｎ及びＡ＝３．８４　Ｘ　１０−：ｌａ
イの場合、ｔｉは８．３となる。最小のキャパシタンス
Ｃｍｉｎは次の式から求めることができる。
ｍｉｎ しｏｘ＋　　（Ｆｉ／　１ｇ）Ｗｍ ｃｓ：＝１．２．９、Ｎｄ（ドーパント濃度）＝２×１
０１７．］、ｎｉ（真性キャリア譲１ｔ）＝１．７９　
Ｘ　Ｌ　Ｏ’ｃｍ−３の場合は、Ｃｍ１ｎ＝２０５ｐ　
Ｆとなる。この値は第３図のキャパシタンス値に極めて
近い。従って、比誘電率が低いために、中間レベルに酸
化ガリウムの絶縁体を（ｆするＵＳ　Ｖｔ回路が製造さ
れる。さらに、酸化ガリウ１５はＦ　を含むプラズマ中
ではエッチされないので、すぐれた反応性イオン・エノ
チンブ・マスクとなる。
本発明は、化合物゛ｔ′、導体の表面をアニーリング段
階及びウェット・エッチ段階で前処理して１表面１−に
ヒ、＋１の甲、Ｊぶ子層を残す、化合物半導体の表面を
パッシベートする方法を与える。ヒ素の単原子・層をｆ
￥するＪ、ｌｉ板は次にＩＩ２プラズマ浄化及びＮ２プ
ラズマ浄化を受け、非常に薄い窒化ヒ素層を有するＬ％
　＋ｉが形成される。次に酸化ガリウムのような絶縁材
料の層が付着される。このパッシベーションによって界
面状態密度が非常に低くなり、フェルミ・レベルはバン
ド・ギャップ全体を通して移動できるようになる。
Ｆ０発明の効果 本発明に従えば、絶縁材料を付着する前に化合物半導体
表面をパッシベートする改良方法が与えられる。
【図面の簡単な説明】
第１図は、化合物半導体表面を水素プラズマ及び窒素プ
ラズマ浄化し１表面上にＭＲＪｌｅを付着するための機
構を示した図である。 第２図は、本発明の半導体構造の断面図である。 第３図は、本発明の半導体構造のキャパシタンス対印加
電圧の特性を示すグラフ図である。 １０・・・半導体構造、１２・・・ＧａＡｓ基板、１８
・・・今風コンタクト、２０・・窒化ヒ素層、２２・・
・絶Ｍ／Ｎ、２４・・・ゲート・コンタクト、２６・・
・反応室、２８・・陰極、３０・・・ＲＦ源、３２・・
・基板。 木吃明に１更用する長霞 第１図 第３図 第２図

Claims (1)

    【特許請求の範囲】
  1. （１）化学物半導体基板の表面上に、検出可能な量の陽
    イオン窒化物を含まない陰イオン窒化物層を形成する段
    階を有する、 化学物半導体の表面をパッシベートする方法（２）上記
    陰イオン窒化物層を形成する段階は、（イ）上記基板を
    アニールして、陽イオン酸化物及び陰イオン酸化物を含
    む、陰イオン豊富な表面層を形成し、 （ロ）上記表面から陽イオン酸化物及び陰イオン酸化物
    を除去して、上記表面上に陰イオン層を残し、（ハ）上
    記表面を水素プラズマ中で浄化し、（ニ）上記陰イオン
    層を窒素プラズマ中で窒化し、上記基板の表面上に陰イ
    オン窒化物層を形成する段階を有することを特徴とする
    、請求項（１）に記載の化合物半導体の表面をパッシベ
    ートする方法
JP1171776A 1988-07-20 1989-07-03 化合物半導体の表面をパッシベートする方法 Expired - Lifetime JPH0714064B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US221686 1988-07-20
US07/221,686 US4859253A (en) 1988-07-20 1988-07-20 Method for passivating a compound semiconductor surface and device having improved semiconductor-insulator interface

Publications (2)

Publication Number Publication Date
JPH0258332A true JPH0258332A (ja) 1990-02-27
JPH0714064B2 JPH0714064B2 (ja) 1995-02-15

Family

ID=22828894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1171776A Expired - Lifetime JPH0714064B2 (ja) 1988-07-20 1989-07-03 化合物半導体の表面をパッシベートする方法

Country Status (5)

Country Link
US (1) US4859253A (ja)
EP (1) EP0351505B1 (ja)
JP (1) JPH0714064B2 (ja)
CA (1) CA1283490C (ja)
DE (1) DE68919561T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001320054A (ja) * 2000-05-10 2001-11-16 Furukawa Electric Co Ltd:The ＧａＮ系絶縁ゲート形電界効果トランジスタ

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5021365A (en) * 1986-06-16 1991-06-04 International Business Machines Corporation Compound semiconductor interface control using cationic ingredient oxide to prevent fermi level pinning
US4987095A (en) * 1988-06-15 1991-01-22 International Business Machines Corp. Method of making unpinned oxide-compound semiconductor structures
WO1992009108A1 (en) * 1990-11-16 1992-05-29 United States Department Of Energy Oxidation of gallium arsenide
US5223458A (en) * 1990-12-18 1993-06-29 Raytheon Company Method of manufacturing a III-V semiconductor device using a self-biased substrate and a plasma containing an electronegative species
US5267437A (en) * 1991-05-23 1993-12-07 United Technologies Corporation Dual mode rocket engine
EP0575098B1 (en) * 1992-06-16 2000-04-19 AT&T Corp. Downstream ammonia plasma passivation of GaAs
US5438022A (en) 1993-12-14 1995-08-01 At&T Global Information Solutions Company Method for using low dielectric constant material in integrated circuit fabrication
US5616947A (en) * 1994-02-01 1997-04-01 Matsushita Electric Industrial Co., Ltd. Semiconductor device having an MIS structure
US5962883A (en) * 1994-03-23 1999-10-05 Lucent Technologies Inc. Article comprising an oxide layer on a GaAs-based semiconductor body
US5550089A (en) * 1994-03-23 1996-08-27 Lucent Technologies Inc. Gallium oxide coatings for optoelectronic devices using electron beam evaporation of a high purity single crystal Gd3 Ga5 O12 source.
US5597768A (en) * 1996-03-21 1997-01-28 Motorola, Inc. Method of forming a Ga2 O3 dielectric layer
JP3489334B2 (ja) * 1996-05-27 2004-01-19 ソニー株式会社 半導体装置の酸化膜形成方法および酸化膜形成装置
US6030453A (en) * 1997-03-04 2000-02-29 Motorola, Inc. III-V epitaxial wafer production
US6359294B1 (en) * 1997-03-04 2002-03-19 Motorola, Inc. Insulator-compound semiconductor interface structure
US5902130A (en) * 1997-07-17 1999-05-11 Motorola, Inc. Thermal processing of oxide-compound semiconductor structures
US5958519A (en) * 1997-09-15 1999-09-28 National Science Council Method for forming oxide film on III-V substrate
US6670651B1 (en) 2000-05-04 2003-12-30 Osemi, Inc. Metal sulfide-oxide semiconductor transistor devices
US6451711B1 (en) * 2000-05-04 2002-09-17 Osemi, Incorporated Epitaxial wafer apparatus
US6936900B1 (en) * 2000-05-04 2005-08-30 Osemi, Inc. Integrated transistor devices
US6445015B1 (en) 2000-05-04 2002-09-03 Osemi, Incorporated Metal sulfide semiconductor transistor devices
US6989556B2 (en) * 2002-06-06 2006-01-24 Osemi, Inc. Metal oxide compound semiconductor integrated transistor devices with a gate insulator structure
US7187045B2 (en) * 2002-07-16 2007-03-06 Osemi, Inc. Junction field effect metal oxide compound semiconductor integrated transistor devices
US20070138506A1 (en) * 2003-11-17 2007-06-21 Braddock Walter D Nitride metal oxide semiconductor integrated transistor devices
US20080282983A1 (en) * 2003-12-09 2008-11-20 Braddock Iv Walter David High Temperature Vacuum Evaporation Apparatus
US10593544B2 (en) * 2016-10-14 2020-03-17 Case Westen Reverse University Method for forming a thin film comprising an ultrawide bandgap oxide semiconductor
CN107993934B (zh) * 2017-12-08 2020-09-11 中国科学院微电子研究所 增强氧化镓半导体器件欧姆接触的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5856425A (ja) * 1981-09-30 1983-04-04 Nippon Telegr & Teleph Corp <Ntt> 化合物半導体結晶上の絶縁膜の形成法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3411938A (en) * 1964-08-07 1968-11-19 Sperry Rand Corp Copper substrate cleaning and vapor coating method
US3849276A (en) * 1971-03-19 1974-11-19 Ibm Process for forming reactive layers whose thickness is independent of time
US4058638A (en) * 1974-12-19 1977-11-15 Texas Instruments Incorporated Method of optical thin film coating
US4331737A (en) * 1978-04-01 1982-05-25 Zaidan Hojin Handotai Kenkyu Shinkokai Oxynitride film and its manufacturing method
US4297176A (en) * 1979-03-09 1981-10-27 National Research Development Corporation Surface passivation of compound semiconductors
US4336277A (en) * 1980-09-29 1982-06-22 The Regents Of The University Of California Transparent electrical conducting films by activated reactive evaporation
GB2085482B (en) * 1980-10-06 1985-03-06 Optical Coating Laboratory Inc Forming thin film oxide layers using reactive evaporation techniques
JPS5868937A (ja) * 1981-10-20 1983-04-25 Nippon Telegr & Teleph Corp <Ntt> 半導体結晶上への絶縁膜の形成法
US4597825A (en) * 1982-11-10 1986-07-01 International Business Machines Corporation Intermediate passivation and cleaning of compound semiconductor surfaces
US4526802A (en) * 1983-03-31 1985-07-02 Clarion Co., Ltd. Film deposition equipment
US4514437A (en) * 1984-05-02 1985-04-30 Energy Conversion Devices, Inc. Apparatus for plasma assisted evaporation of thin films and corresponding method of deposition
JPS60234965A (ja) * 1984-05-04 1985-11-21 Diesel Kiki Co Ltd 薄膜製造方法
FR2571542B1 (fr) * 1984-10-09 1987-01-23 Labo Electronique Physique Procede de realisation d'un dispositif semiconducteur incluant l'action de plasma
JPS61196201A (ja) * 1985-02-26 1986-08-30 Canon Inc 低温蒸着成膜法
US4706377A (en) * 1986-01-30 1987-11-17 United Technologies Corporation Passivation of gallium arsenide by nitrogen implantation

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5856425A (ja) * 1981-09-30 1983-04-04 Nippon Telegr & Teleph Corp <Ntt> 化合物半導体結晶上の絶縁膜の形成法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001320054A (ja) * 2000-05-10 2001-11-16 Furukawa Electric Co Ltd:The ＧａＮ系絶縁ゲート形電界効果トランジスタ
JP4676046B2 (ja) * 2000-05-10 2011-04-27 古河電気工業株式会社 ＧａＮ系絶縁ゲート形電界効果トランジスタ

Also Published As

Publication number Publication date
JPH0714064B2 (ja) 1995-02-15
DE68919561T2 (de) 1995-05-24
CA1283490C (en) 1991-04-23
EP0351505A3 (en) 1991-03-27
EP0351505A2 (en) 1990-01-24
EP0351505B1 (en) 1994-11-30
US4859253A (en) 1989-08-22
DE68919561D1 (de) 1995-01-12

Similar Documents

Publication Publication Date Title
JPH0258332A (ja) 化合物半導体の表面をパッシベートする方法
US6504235B2 (en) Passivation layer and process for semiconductor devices
CA2136581C (en) Gallium oxide thin films
US6091122A (en) Fabrication of mid-cap metal gates compatible with ultra-thin dielectrics
JPH11135774A (ja) 高誘電率シリケート・ゲート誘電体
US6613677B1 (en) Long range ordered semiconductor interface phase and oxides
EP0863542A2 (en) III-V epitaxial wafer production
JP2540489B2 (ja) 半導体装置の製造方法
Hu et al. In situ spectroscopic ellipsometry study of the electron cyclotron resonance plasma oxidation of silicon and interfacial damage
Pan et al. The composition and properties of PECVD silicon oxide films
US6686264B2 (en) Methods of forming binary noncrystalline oxide analogs of silicon dioxide
Van de Walle et al. On the relationship between interfacial defects and Schottky barrier height in Ag, Au, and Al/n‐GaAs contacts
US6451711B1 (en) Epitaxial wafer apparatus
US7678633B2 (en) Method for forming substrates for MOS transistor components and its products
US20220102614A1 (en) Silicide passivation of niobium
US4443489A (en) Method for the formation of phosphorous-nitrogen based glasses useful for the passivation of III-V semiconductor materials
US6797645B2 (en) Method of fabricating gate dielectric for use in semiconductor device having nitridation by ion implantation
KR100359489B1 (ko) 반도체 장치의 게이트 절연막 제조방법
WO1990013912A1 (en) Silicon oxide film and semiconductor device having the same
US20030082909A1 (en) High-k gate oxides with buffer layers of titanium for MFOS single transistor memory applications
EP0863539A1 (en) Insulator-compound semiconductor interface-structure and methods of fabrication
KR100408001B1 (ko) 반도체 소자의 게이트 절연막 형성 방법
Hatch Atomic Layer Processing and Surface Properties of Gallium Nitride and Gallium Oxide
JPS61283118A (ja) 化合物半導体装置の製造方法
US20130093029A1 (en) Process for preparing a beryllium oxide layer on a semiconductor substrate