DE3751219T2 - Verfahren zur Herstellung eines Schottky-Barriere- Feldeffekttransistors. - Google Patents

Verfahren zur Herstellung eines Schottky-Barriere- Feldeffekttransistors.

Info

Publication number
DE3751219T2
DE3751219T2 DE3751219T DE3751219T DE3751219T2 DE 3751219 T2 DE3751219 T2 DE 3751219T2 DE 3751219 T DE3751219 T DE 3751219T DE 3751219 T DE3751219 T DE 3751219T DE 3751219 T2 DE3751219 T2 DE 3751219T2
Authority
DE
Germany
Prior art keywords
insulating film
resist pattern
forming
effect transistor
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3751219T
Other languages
English (en)
Other versions
DE3751219D1 (de
Inventor
Hideki C O Yokohama Wo Hayashi
Shinichi C O Yokohama Shikata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP27711286A external-priority patent/JPS63129675A/ja
Priority claimed from JP27711186A external-priority patent/JPS63129632A/ja
Priority claimed from JP28614986A external-priority patent/JPH0793324B2/ja
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Application granted granted Critical
Publication of DE3751219D1 publication Critical patent/DE3751219D1/de
Publication of DE3751219T2 publication Critical patent/DE3751219T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863—Lateral single gate transistors
    • H01L29/66871—Processes wherein the final gate is made after the formation of the source and drain regions in the active layer, e.g. dummy-gate processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

    HINTERGRUND DER ERFINDUNG
  • Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen einer selbstausgerichteten Gate-Elektrode eines Schottky- Sperrschicht-Gate-Feldeffekttransistors entsprechend dem Oberbegriff des Anspruchs 1.
  • Herkömmlich werden substitutionelle und höchstschmelzende Metalle einsetzende Methoden zur Herstellung von Gates in Feldeffekttransistoren verwendet. Die substitutionelle Methode ist flexibler als die Metalltechnik, da das Gate-Material nach Belieben ausgewählt werden kann. Jedoch weisen solche Prozesse die unten beschriebenen Nachteile auf.
  • Die Figuren 1(a) - 1(i) erläutern einen Teil des typischen herkömmlichen Verfahrens zum Erzeugen eines Schottky-Gate- Feldeffekttransistors.
  • Wie in der Fig. 1(a) gezeigt ist, wird ein schützender isolierender Film 12, wie z.B. ein Si&sub3;N&sub4;-Film auf einem Halbleitersubstrat 10 gebildet, und dann wird eine dreischichtige Resistanordnung gebildet, die aus einem Resist 14, einem isolierenden Film 16, wie z.B. einem SiO&sub2;-Film, und einem weiteren Resist 18 besteht. Der isolierende Film wird dann geätzt, während er maskiert ist mit einem Resistmuster 18A, das durch Musterung der obersten Resistschicht 18, wie in der Fig.1 1(b) gezeigt ist, gebildet ist, um ein isolierendes Filmmuster 16A herzustellen. Dann wird die Resist-schicht 14 durch RIE geätzt, während sie mit dem isolierenden Filmmuster 16A maskiert ist, um dadurch ein Resistmuster 14A zu bilden. Während der Maskierung mit dem isolierenden Filmmuster 16A und dem Resistmuster 14A wird eine Ionenimplantation ausgeführt, wie sie durch den Pfeil 20 von Fig. 1(c) gezeigt ist, um dadurch einen Source-Bereich 22A und einen Drain-Bereich 22B zu bilden.
  • Nach der Implantation des Source-Bereichs und des Drain- Bereichs wird ein SiO&sub2;-Film 24 auf der Oberfläche des Substrats durch Sputtern oder dergleichen, wie in Fig. 1(d) gezeigt ist, gebildet. Nach einer schwachen Ätzung werden das Resistmuster 14A und der Isolator 16A durch ein Abhebeverfahren entfernt, um dadurch ein Umkehrmuster 24A des SiO&sub2;-Films, wie in Fig. 1(e) gezeigt ist, zu bilden.
  • Ferner wird, wie in Fig. 1(f) gezeigt ist, nachdem Ohmsche Elektroden 26A und 26B jeweils auf dem Source-Bereich 22A und dem Drain-Bereich 22B gebildet worden sind, eine dreischichtige Resistanordnung 28 wieder über der gesamten Oberfläche des Substrats gebildet.
  • Dann wird die oberste Schicht der dreischichtigen Resistanordnung 28 gemustert, so daß sie eine Öffnung entsprechend einer Gate-Elektrode aufweist. Der bei der mittleren Schicht der dreischichtigen Resistanordnung 28 gebildete isolierende Film wird mit dem sich ergebenden Resistmuster, das bei der obersten Schicht gebildet ist, maskiert. Ferner wird die untereste Schicht der dreischichtigen Resistanordnung 28 wahlweise entfernt, während eine Maskierung mit dem resultierenden isolierenden Filmmuster erfolgt, um dadurch ein zweischichtiges Resistmuster 28, wie es in Fig. 1(g) gezeigt ist, zu bilden.
  • Während der Maskierung mit dem Muster der zweischichtigen Resistanordnung 28 wird ein Teil des isolierenden Films 12 durch eine Ätzung mit reaktiven Ionen entfernt, und dadurch ein isolierender Film 12 mit einer Öffnung 30, wie in Fig. 1(h) gezeigt ist, erhalten. Ferner wird Gate-Elektrodenmaterial abgelagert, während eine Maskierung mit dem Muster der zweischichtigen Resistanordnung 28 erfolgt, und dann wird das Muster der zweischichtigen Resistanordnung 28 durch eine Abhebung entfernt, um dadurch eine Gate-Elektrode 32 zu bilden, wie in Fig. 1(i) gezeigt ist.
  • In dem herkömmlichen Verfahren wird der Gate-Bereich der Kristalloberfläche oft durch Ionenstrahlung zerstört, weil der isolierende Film 12 in direktem Kontakt mit dem Halbleitersubstrat 10 durch die Ätzung mit reaktiven Ionen entfernt wird. Ferner stellen Kontaminationen mit Verunreinigungen beim Ätzprozeß und anschließenden Reinigungsprozeß ein Problem dar. Eine zerstörte und kontaminierte Oberfläche verursacht eine Verschlechterung der Eigenschaften des Feldeffekttransistors.
  • Ferner sind, obwohl ein Feldeffekttransistor mit einer zu einem Source-Bereich und Drain-Bereich selbstausgerichteten Gate-Elektrode durch das herkömmliche Herstellungsverfahren erreicht werden kann, eine große Anzahl von Fertigungsschritten erforderlich.
  • Ein Verfahren zum Herstellen der selbstausgerichteten Gate- Elektrode eines Schottky-Sperrschichtfeldeffekttransistors, wie es zu Beginn der Beschreibung erwähnt ist, ist aus der EP-0 057 605 bekannt. Bei diesem Verfahren wird ein durch eine SiO&sub2;-Schicht gebildetes Muster auf einem Substrat vorgesehen. Als ein isolierender, auf dem Muster gebildeter Film wird ein SiN-Film in einer Dicke von 0,2 um durch ein Plasma- CVD-Verfahren abgelagert. Eine Temperung, um dadurch die ionenimplantierte Schicht zu aktivieren, wird nach der Ablagerung des SiN-Films durchgeführt. Schließlich wird die Gate- Elektrode unter Anwendung einer Bedampfung und einer lithographischen Technik gebildet.
  • Es ist die Aufgabe der vorliegenden Erfindung, ein Verfahren, wie es am Anfang der Beschreibung erwähnt ist, zu schaffen, welches gegenüber dem Stand der Technik verbessert ist.
  • Diese Aufgabe wird durch die in dem unabhängigen Anspruch 1 angegebenen Merkmale gelöst.
  • Die vorgeschlagene Erfindungslösung schafft eine verbesserte Technologie, durch welche eine kurze Gate-Länge erreicht werden kann.
  • Obwohl das vorangehend erwähnte Herstellungsverfahren eines isolierenden Musters entsprechend der vorliegenden Erfindung auf das Verfahren der Herstellung eines Feldeffekttransistors angewendet werden kann, ist es zu verstehen, daß die Erfindung nicht darauf beschränkt ist und daß das Verfahren entsprechend der Erfindung bei der Herstellung anderer Halbleitereinrichtungen verwendet werden kann, solange das isolierende Filmmuster aus Si&sub3;N&sub4;, SiO&sub2;, SiOxNy oder dergleichen gebildet ist. Ferner kann das Verfahren nach der Erfindung sogar verwendet werden, wenn die Gate-Länge in der Größenordnung unterhalb eines Mikrometers liegt, und insbesondere ist das Verfahren zum Herstellen von Transistoren mit kurzer Gate-Länge, welche ausgezeichnete Eigenschaften haben, geeignet.
  • Entsprechend der vorliegenden Erfindung kann das isolierende Filmmuster wegen der Verwendung eines ECR-Plasma-CVD-Verfahrens durch eine Abhebung gebildet werden. Darüber hinaus ist es nicht notwendig, ein Ätzen mit reaktiven Ionen anzuwenden. Die Verwendung eines ECR-Plasma-CVD-Verfahrens hat den Vorteil, daß der Film bei einer niedrigen Temperatur hergestellt werden kann, so daß ein Resist oder dergleichen in der Qualität nicht verändert wird. Darüber hinaus kann das Abheben infolge eines geradlinigen Schauers von Ionen und Radikalen verglichen mit anderen Filmherstellungsverfahren, wie z.B. einem CVD-Sputterverfahren und dergleichen, leicht durchgeführt werden.
  • Ferner weist der entsprechend der Erfindung hergestellte Film eine ausgezeichnete Qualität und Beständigkeit gegen Ätzen auf. Die Erfindung schafft einen ausgezeichneten Film, welcher nicht abblättert, sogar wenn eine Erhitzung auf 800ºC erfolgt, und in welchem die Diffusion von Ga und As unterdrückt werden kann.
  • Entsprechend dem Herstellungsverfahren für einen isolierenden Film nach der vorliegenden Erfindung wird das Substrat als eine Grundschicht, die für die Bildung einer Gate-Elektrode oder dergleichen hergestellt ist, nicht beschädigt, so daß ausgezeichnete Schottky-Eigenschaften erzielt werden. Darüber hinaus tritt ferner keine Kontamination mit Verunreinigugnen beim Ätzen auf, so daß ausgezeichnete Isolationseigenschaften erreicht werden.
    • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Fig. 1(a) -1(i) sind Ansichten, die die Schritte in einem herkömmlichen Verfahren für die Herstellung eines Feldeffekttransistors zeigen,
  • Fig. 2(a) - 2(h) sind Ansichten, die die Schritte in einem Verfahren zum Herstellen eines Feldeffekttransistors entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung zeigen.
    • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜRHUNGSBEISPIELE
  • Die bevorzugten Ausführungsbeispiele der vorliegenden Erfindung werden jetzt im Detail unter Bezugnahme auf die beiliegenden Zeichnungen beschrieben. Es sollte beachtet werden, daß die vorliegende Erfindung nicht auf die Ausführungsbeispiele beschränkt ist.
  • Das ECR-Plasma-CVD-Verfahren, das in der vorliegenden Erfindung verwendet wird, benutzt eine ECR-Plasma-CVD-Vorrichtung, wie sie in "Japanese Journal of Applied Physics", Vol. 22, Seite 210, 1983" beschrieben ist.
  • Diese Art einer ECR-Plasma-CVD-Vorrichtung enthält eine Plasmakammer und eine Reaktionskammer (Probenkammer), wobei die Plasmakammer mit einer Mikrowellen-Wellenführungseinrichtung über einen Scheider verbunden und von einem Elektromagneten umgeben ist, um ein divergentes Magnetfeld zum Erzeugen einer ECR-Bedingung in der Plasmakammer zusammen mit einer Mikrowelle und zum Herausziehen des Plasmas in der Reaktionskammer zu erzeugen. Die Plasmakammer ist mit der Reaktionskammer über ein Plasmaziehfenster verbunden, so daß das Plasma durch das divergente Magnetfeld zu der Probe geführt wird, welche auf einer Probenhalterung angebracht ist.
  • Ein Gas, z.B. N&sub2;, O&sub2;, NH&sub3;, ein gemischtes Gas der vorangehend beschriebenen Gase oder dergleichen, wird in die Plasmakammer eingeführt, wenn der ECR-Zustand durch die Mikrowelle und das magnetische Feld bewirkt ist, und dann wird ein in der Plasmakammer gebildetes Plasmagas zu der Reaktionskammer durch das divergente Magnetfeld geführt. Andererseits enthält die Reaktionskammer ein Substrat, das auf der Substrathalterung angebracht ist. Ein Materialgas, wie z.B. SiH&sub4;, Si&sub2;H&sub6;, Si&sub3;H&sub8; oder dergleichen, zum Bilden eines isolierenden Films wird in die Reaktionskammer eingeführt. Das Gas wird angeregt oder aktiviert durch das vorangehend erwähnte Plasma, um dadurch eine Reaktion zu bewirken, so daß ein vorbestimmtes Reaktionsprodukt auf dem Substrat abgelagert wird.
  • Es ist vorzuziehen, daß der durch das ECR-Plasma-Verfahren gebildete isolierende Film aus der Gruppe ausgewählt ist, welche einen Si&sub3;N&sub4;-Film, einen SiO&sub2;-Film und einen Siliziumnitridoxidfilm umfaßt.
  • Zum Vergleich wurden durch das herkömmliche Verfahren unter Verwendung des Ätzens mit reaktiven Ionen, wie es in Fig. 1 gezeigt ist, ein isolierender Si&sub3;N&sub4;-Film und eine Gate- Elektrode auf einem GaAs-Substrat wie folgt gebildet.
  • Nach dem Bilden eines dreischichtigen Resistmusters auf einem Substrat aus GaAs, wie in Fig. 1(b) gezeigt ist, wurden Verunreinigungen in das Substrat implantiert, um einen Source- Bereich und einen Drain-Bereich, wie in Fig. 1(c) gezeigt ist, zu bilden. Dann wurde ein SiO&sub2;-Film auf dem Substrat durch ein Sputterverfahren (Fig. 1(d)) gebildet. Das Resistmuster und der darauf gebildete isolierende Film wurden durch eine Abhebung entfernt, um ein umgekehrtes isolierendes Filmmuster (Fig. 1(e)) zu bilden. Nach Bildung ohmscher Au/Ge/Ni- Elektroden wird ferner ein dreischichtiges Resistmuster gebildet (Fig. 1(g)). Der isolierende Film, der dem Gate- Bereich entspricht, wurde durch Ätzen mit reaktiven Ionen unter Verwendung von CF&sub4;-Gas (Fig. 1(h)) geätzt. Dann wurde eine Ti/Pt/Au-Gate-Elektrode vorgesehen (Fig. 1(i)). Der Gegenwirkleitwert (gm) des so hergestellten Transistors betrug 170 mS/mm bei einer Gate-Länge von 1,0 um.
  • Fig. 2 zeigt einen Teil der Schritte in dem Verfahren zur Erzeugung eines Feldeffekttransistors entsprechend einem Ausführungsbeispiel der Erfindung.
  • Fig. 2(a) zeigt eine flache aktive Schicht 6, die in dem Substrat 1 durch geringfügiges Dotieren oder durch epitaxiales Wachstum gebildet ist, und ein Resistmuster 44, das einer Gate-Elektrode, die in der Zukunft auf der aktiven Schicht 6 gebildet wird, entspricht.
  • Wie in der Fig. 2(b) gezeigt ist, wird ein erster isolierender Film, der in zwei Teile 46A und 46B getrennt ist, auf der Oberfläche des resultierenden Substrats 1 durch das ECR- Plasma-CVD-Verfahren gebildet. Nur eine kleine Menge des isolierenden Films wird auf der Seite des Resistmusters 44 gebildet.
  • Wie in Fig. 2(c) gezeigt ist, wird ein zweiter isolierender Film 48 auf dem ersten isolierenden Film durch Sputtern oder dergleichen erzeugt.
  • Dann wird ein Teil des zweiten isolierenden Films 48 von dem Substrat entfernt und der horizontale Teil des Resistmusters durch ein Richtungsätzverfahren, wie z.B. eine Ätzung mit reaktiven Ionen (RIE) entfernt, um dadurch ein zweites isolierendes Filmmuster 50 nur an der Seite des Resistmusters 44, wie in Fig. 2(d) gezeigt ist, zu belassen.
  • In dem vorangehend erwähnten Zustand werden Verunreinigungsionen in das Substrat implantiert, um dadurch einen N&spplus;- Source-Bereich 52 und einen n&spplus;-Drain-Bereich 54, wie in Fig. 2(e) gezeigt ist, zu bilden.
  • Dann wird der zweite isolierende Film 50 von der Seite des Resistmusters 44 durch Naßätzen entfernt, wie in Fig. 2(f) gezeigt ist. Zwischen 46B und 50 besteht eine genügende Ätzselektivität. Dann werden Verunreinigungsionen wieder in geringem Umfang in das Substrat implantiert.
  • Das Resistmuster 44 und das erste isolierende Filmmuster 46A auf dem Resistmuster 44 werden dann ferner durch ein Abhebeverfahren entfernt, um so ein erstes isolierendes ECR-Plasma- CvD-Filmmuster 46B mit einer Öffnung 56, wie in Fig. 2(g) gezeigt ist, zu bilden.
  • Nach dem Bilden ohmscher Elektroden, wie in Fig. 2(h) gezeigt ist, wird eine Gate-Elektrode 5 auf dem Substrat innerhalb der Öffnung 56 gebildet.
  • Als ein Beispiel wurden ein isolierendes Filmmuster und eine Gate-Elektrode für einen Feldeffekttransistor auf einem Substrat entsprechend dem Verfahren, das in Fig. 2 gezeigt ist, wie folgt hergestellt.
  • Ein GaAs-Substrat 1 wurde als ein Halbleitersubstrat verwendet. Das Resistmuster, welches ein Dummy-Gate ist, wurde durch Lithographie gebildet.
  • Dann wurde, wie in Fig. 2(b) gezeigt ist, ein Si&sub3;N&sub4;-Film 46 mit einer Dicke von ungefähr 2.000 Å aus einem gemischten Gas aus SiH&sub4;, NH&sub3; und N&sub2; durch ein ECR-Plasma-CVD-Verfahren hergestellt.
  • Dann wurde, wie in Fig. 2(c) gezeigt ist, ein SiO&sub2;-Film 48 mit einer Dicke von etwa 2.000 Å durch ein Vorspannungs- Sputter-Verfahren gebildet, so daß die Seite des Resistmusters 44 auch wirksam beschichtet wurde.
  • Dann wurde ein Teil des SiO&sub2;-Films 48 durch RIE von dem Substrat und dem horizontalen Teil entfernt, um dadurch ein SiO&sub2;-Filmmuster 50 auf der Seite des Resistmusters 44, wie in Fig. 2(d) gezeigt ist, zu belassen.
  • In dem vorangehend erwähnten Zustand wurden ²&sup8;Si&spplus;-Ionen in das Substrat bei einer Beschleunigungsspannung von 150 bis 200 KV implantiert, um dadurch einen n&spplus;-Source-Bereich 52 und einen 10¹³/cm², wie in Fig. 2(e) gezeigt ist, zu bilden.
  • Dann wurde, wie in Fig. 2(f) gezeigt ist, der SiO&sub2;-Film 50 von der Seite des Resistmusters 44 durch Ätzen unter Verwendung einer mit NH&sub4;F verdünnten Hydrofluoridpufferlösung geätzt. Dann wurden ²&sup8;Si&spplus;-Ionen in geringem Umfang in das Substrat implantiert. Die Struktur, welche einen ersten Teil 46A des Si&sub3;N&sub4;-Films und das Resistmuster 44 umfaßt, wurde ferner durch Abhebung unter Verwendung von Aceton entfernt, um dadurch einen ECR-Plasma-CVD-Si&sub3;N&sub4;-Filmmuster 46B mit einer Öffnung 56, wie in Fig. 2(g) gezeigt ist, zu bilden.
  • Dann wurde das so hergestellte Substrat in einer AsH&sub3;- Atmosphäre bei etwa 800ºC über 30 minuten getempert. Die Temperung mußte in einer solchen AsH&sub3;-Atmosphäre ausgeführt werden, um eine As-Verdampfung aus dem GaAs-Substrat zu verhindern.
  • Nach dem Herstellen von ohmschen AuGe/Ni-Elektroden wurde eine Gate-Elektrode aus Ti/Pt/Au durch Abheben, wie in Fig. 2(h) gezeigt ist, gebildet. Als Meßergebnis wurde die Transkonduktanz (gm) von 230 mS/mm bei einer Gate-Länge von 1,0 um gefunden.
  • In dem zuvor erwähnten Herstellungsverfahren für einen Feldeffekttransistor entsprechend dem Ausführungsbeispiel nach der vorliegenden Erfindung wird der erste isolierende Film durch ein ECR-Plasma-CVD-Verfahren gebildet, und dann wird der zweite isolierende Film darauf erzeugt. Der durch das ECR-Plasma-CVD-Verfahren gebildete Film und der durch ein herkömmliches Verfahren, wie z.B. ein Sputterverfahren oder dergleichen, erzeugte isolierende Film sind in bezug auf die Ablagerungsbedingung, die Ätzeigenschaften und dergleichen zueinander unterschiedlich.
  • Die Verwendung des ECR-Plasma-CVD-Verfahrens macht es möglich, einen Film bei einer niedrigen Temperatur zu erzeugen, so daß ein Resist oder dergleichen sich nicht verschlechtert. Wenn ein herkömmliches Verfahren, wie z.B. ein Plasma-CVD- Verfahren oder dergleichen zur Bildung eines isolierenden Films verwendet wird, verschlechtert sich das Resistmaterial unmittelbar unter dem isolierenden Film und läßt sich schwierig in einer Lösung auflösen. Darüber hinaus wird nur eine kleine Menge des isolierenden Films auf der Seite des Resistmusters infolge der Verwendung eines ECR-Plasma-CVD- Verfahrens gebildet, und entsprechend kann in dem ECR-Plasma- CVD-Verfahren eine Abhebung leicht im Vergleich zu anderen Filmerzeugungsverfahren, wie z.B. einem CVD-, Sputterverfahren oder dergleichen, durchgeführt werden.
  • Ferner ist es durch Ändern der Ätzbedingungen möglich, nur den isolierenden Film zu entfernen, der durch das ECR-Plasma- CVD-Verfahren gebildet ist, oder nur den isolierenden Film zu entfernen, der durch das herkömmliche Verfahren, wie z.B. Sputterverfahren oder dergleichen, gebildet ist. Entsprechend kann jeder von den zuvor erwähnten ersten und zweiten isolierenden Filmen wahlweise entfernt werden, ob die Filme getempert wurden oder nicht.
  • Ferner ist der durch das ECR-Plasma-CVD-Verfahren hergestellte Film ausgezeichnet in der Qualität und beständig gegen Ätzen. Kurz gesagt führt das ECR-Plasma-CVD-Verfahren zu einem ausgezeichneten Film, welcher nicht abgeschält wird, sogar wenn eine Temperung bei 800ºC erfolgt, und welcher die Diffusion von Komponenten, wie z.B. Ga, As und dergleichen, eines Verbindungshalbleiters unterdrücken kann.
  • Entsprechend kann, wenn ein Ätzverfahren nach der Bildung des zweiten isolierenden Films auf dem ersten isolierenden Film geeignet ausgewählt worden ist, der zweite isolierende Film teilweise entfernt werden, während ein Teil des zweiten isolierenden Films an der Seite des Resistmusters verbleibt.
  • In diesem Zustand kann der Source- und Drain-Bereich durch Implantieren von Ionen in das Halbleitersubstrat gebildet werden.
  • Wenn das Resistmuster und der erste isolierende Film auf dem Resistmuster durch Abheben entfernt werden, kann ein erstes isolierendes Filmmuster mit einer Öffnung entsprechend dem Resistmuster gebildet werden. Wenn eine Gate-Elektrode in der Öffnung gebildet wird, wird die Gate-Elektrode automatisch zu den implantierten Bereichen ausgerichtet. Das heißt, eine selbstausgerichtete Gate-Elektrode kann gebildet werden.
  • Ferner kann, wenn der Source- und Drain-Bereich durch Ionenimplantation in dem Zustand, in welchem der zweite isolierende Film an der Seite des Resistmusters belassen ist, ein LDD-(schwach dotierte Drain-)-MESFET-Struktur erzeugt werden.
  • In diesem Ausführungsbeispiel der Erfindung wird der zweite isolierende Film durch ein Vorspannungssputtern gebildet, und die Entfernung des zweiten isolierenden Films erfolgt durch Ätzen mit reaktiven Ionen. Trotz der Anwendung des Ätzens mit reaktiven Ionen zum Entfernen des zweiten isolierenden Films wird das Substrat in keiner Weise zerstört, weil das Substrat durch den ersten isolierenden Film geschützt ist.
  • Auch ist es vorzuziehen, daß der erste isolierende Film ein Siliziumnitridfilm ist und der zweite isolierende Film aus der Gruppe ausgewählt ist, welche Siliziumnitrid-, Siliziumoxid- und Siliziumoxynitridfilme umfaßt. Das Halbleitersubstrat kann aus einem Gruppe III - Gruppe V-Verbindungshalbleiter, wie z.B. GaAs, InP usw. hergestellt sein.
  • Das Verfahren zum Herstellen eines Feldeffekttransistors entprechend dem Ausführungsbeispiel nach der Erfindung kann sogar in dem Fall verwendet werden, in dem die Gate-Länge in der Größenordnung unterhalb eines Mikrometers liegt, so daß das Verfahren zum Herstellen von Transistoren mit kurzer Gate-Länge, welche ausgezeichnete Eigenschaften aufweisen, geeignet ist. In dem Fall, in dem die Gate-Länge in der Größenordnung unterhalb von Mikrometern liegt, kann der Kurz Kanaleffekt wirksam unterdrückt werden, wenn eine verborgene p-Schicht unter dem schwach dotierten Drain-Bereich zum Bilden einer DI-LDD-MESFET-Struktur entsprechend dem Verfahren nach der vorliegenden Erfindung implantiert wird.
  • Wie oben beschrieben ist, wird entsprechend der vorliegenden Erfindung nicht nur die Oberfläche des Substrats, auf welchem eine Gate-Elektrode gebildet werden soll, nicht zerstört, sondern die Gate-Elektrode wird auch zu dem Source- und Drain-Bereich selbst ausgerichtet. Entsprechend kann ein Feldeffekttransistor mit ausgezeichneten elektrischen Eigenschaften hergestellt werden.
  • Ferner kann entsprechend der vorliegenden Erfindung ein Feldeffekttransistor mit einer zu dem Source- und Drain-Bereich selbstausgerichteten Gate-Elektrode durch eine kleine Anzahl von Schritten verglichen mit denjenigen des herkömmlichen Verfahrens erzeugt werden.
  • Auch kann entsprechend der vorliegenden Erfindung eine LDD- Struktur mit einer selbstausgerichteten Gate-Elektrode erhalten werden. Durch Verwendung einer solchen LDD-Struktur kann die Betriebsgeschwindigkeit ohne Verursachung des Kurz Kanaleffekts erhöht werden, sogar wenn die Gate-Länge in den Bereich unterhalb eines Mikrometers abgesenkt ist.

Claims (7)

1. Ein Verfahren zum Herstellen eines Schottky-Sperrschicht- Gate-Feldeffekttransistors mit einer selbstausgerichteten Gate-Eketrode, mit den Verfahrensschritten:
Bilden einer aktiven Schicht (6) auf der Oberfläche eines Halbleitersubstrats (1);
Bilden einer gemusterten Schicht (44) auf der aktiven Schicht an einer ersten Stelle, die einer Gate-Region entspricht;
Bilden eines isolierenden Films (46A, 46B) auf der aktiven Schicht und auf der gemusterten Schicht durch chemische Plasmabedampfung; Entfernen der gemusterten Schicht und des isolierenden Films auf der gemusterten Schicht durch Abheben, um dadurch ein Muster auf dem isolierenden Film mit einer Öffnung (56) zu bilden, und Bilden einer selbstausgerichteten Gate-Elektrode (5) in der Öffnung,
wobei zusätzlich eine Source-Region (52) und eine Drain- Region (54) des Feldeffekttransistors durch Ionenimplantation in dem Substrat gebildet werden, gekennzeichnet durch Bilden der gemusterten Schicht als ein Resist-Muster (44) durch einen lithographischen Prozeß; Bilden des isolierenden Films (46A, 46B) auf dem Substrat und auf dem Resist-Muster (44) durch eine chemische Elektronenzyklotranresonanz-Plasmabedampfung, wobei vertikale Ränder des Resist-Musters freigelegt bleiben;
nach dem Bilden des isolierenden Films und vor dem Entfernen des Resist-Musters und des isolierenden Films auf dem Resist- Muster, Bilden eines zweiten isolierenden Films (48) auf dem ersten isolierenden Film, und auf freigelegten Rändern des Resist-Musters; Entfernen des zweiten isolierenden Films ausgenommen von den Teilen (50) des zweiten isolierenden Film auf den freigelegten Rändern des Resist-Musters; Bilden der Source-Region und der Drain-Region durch Ionenimplantation in dem Substrat durch den isolierenden Film hindurch, wobei das Resist-Muster und die Teile des zweiten isolierenden Films die Implantation maskieren; dann Entfernen der Teile des zweiten isolierenden Films, dann Einbringen einer flachen Ionenimplantation in das Substrat durch den isolierenden Film hindurch, wobei das Resist-Muster die Implantation maskiert, um dadurch flache dotierte Regionen zu bilden, die zu dem Resist-Muster ausgerichtet sind und als Source- und Drain- Verlängerungen dienen; und
Bilden der selbstausgerichteten Elektrode (5) in der Öffnung (56) durch einen Abhebeprozeß.
2. Ein Verfahren zum Herstellen eines Schottky-Sperrschicht- Gate-Feldeffekttransistors nach Anspruch 1, worin der zweite isolierende Film (48) durch Ätzen mit reaktiven Ionen entfernt wird.
3. Ein Verfahren zum Herstellen eines Schottky-Sperrschicht- Gate-Feldeffekttransistors nach Anspruch 1, welches ferner den Schritt der Temperung des Substrats nach der Bildung des Musters des ersten isolierenden Films (46A, 46B) umfaßt, um die ionenimplantierten Regionen (52, 54), in welchen die Gate-Elektrode hitzebeständig ist, zu aktivieren.
4. Ein Verfahren zum Herstellen eines Schottky-Sperrschicht- Gate-Feldeffekttransistors nach Anspruch 1, worin der erste isolierende Film (46A, 46B) ein Siliziumnitridfilm ist.
5. Ein Verfahren zum Herstellen eines Schottky-Sperrschicht- Gate-Feldeffekttransistors nach Anspruch 1, worin der zweite isolierende Film (48) aus der aus einem Siliziumnitridfilm, einem Siliziumoxidfilm und einem Siliziumnitridoxidfilm bestehenden Gruppe ausgewählt ist.
6. Ein Verfahren zum Herstellen eines Schottky-Sperrschicht- Gate-Feldeffekttransistors nach Anspruch 1, worin das Halbleitersubstrat (1) aus einem Gruppe-III-V- Verbindungshalbleiter hergestellt ist.
7. Ein Verfahren zum Herstellen eines Schottky-Sperrschicht- Gate-Feldeffekttransistors nach Anspruch 6, worin der Gruppe- III-V-Verbindungshalbleiter GaAs ist.
DE3751219T 1986-11-20 1987-11-19 Verfahren zur Herstellung eines Schottky-Barriere- Feldeffekttransistors. Expired - Fee Related DE3751219T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP27711286A JPS63129675A (ja) 1986-11-20 1986-11-20 電界効果トランジスタのゲ−ト電極の形成方法
JP27711186A JPS63129632A (ja) 1986-11-20 1986-11-20 絶縁膜のパタ−ン形成方法とそれを利用した電界効果トランジスタのゲ−ト電極の形成方法
JP28614986A JPH0793324B2 (ja) 1986-12-01 1986-12-01 電界効果トランジスタの製造方法

Publications (2)

Publication Number Publication Date
DE3751219D1 DE3751219D1 (de) 1995-05-11
DE3751219T2 true DE3751219T2 (de) 1995-08-03

Family

ID=27336416

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3751219T Expired - Fee Related DE3751219T2 (de) 1986-11-20 1987-11-19 Verfahren zur Herstellung eines Schottky-Barriere- Feldeffekttransistors.

Country Status (3)

Country Link
US (1) US4859618A (de)
EP (1) EP0268298B1 (de)
DE (1) DE3751219T2 (de)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2214349B (en) * 1988-01-19 1991-06-26 Standard Microsyst Smc Process for fabricating mos devices
JP2685149B2 (ja) * 1988-04-11 1997-12-03 住友電気工業株式会社 電界効果トランジスタの製造方法
US5543646A (en) * 1988-09-08 1996-08-06 Mitsubishi Denki Kabushiki Kaisha Field effect transistor with a shaped gate electrode
US5237192A (en) * 1988-10-12 1993-08-17 Mitsubishi Denki Kabushiki Kaisha MESFET semiconductor device having a T-shaped gate electrode
JPH02103939A (ja) * 1988-10-12 1990-04-17 Mitsubishi Electric Corp 半導体装置の製造方法
KR910006702B1 (ko) * 1988-12-01 1991-08-31 재단법인 한국전자통신연구소 T형 게이트 형상을 가진 자기 정합 mesfet의 제조방법
US5202286A (en) * 1989-02-27 1993-04-13 Mitsubishi Denki Kabushiki Kaisha Method of forming three-dimensional features on substrates with adjacent insulating films
US5212117A (en) * 1989-10-24 1993-05-18 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device contact structure using lift
JP2770544B2 (ja) * 1990-03-23 1998-07-02 松下電器産業株式会社 Ｍｉｓ型半導体装置の製造方法
JP2786307B2 (ja) * 1990-04-19 1998-08-13 三菱電機株式会社 電界効果トランジスタ及びその製造方法
JP2665568B2 (ja) * 1990-11-21 1997-10-22 シャープ株式会社 半導体装置の製造方法
US5347100A (en) * 1991-03-29 1994-09-13 Hitachi, Ltd. Semiconductor device, process for the production thereof and apparatus for microwave plasma treatment
US5272095A (en) * 1992-03-18 1993-12-21 Research Triangle Institute Method of manufacturing heterojunction transistors with self-aligned metal contacts
JPH05299441A (ja) * 1992-04-24 1993-11-12 Matsushita Electric Ind Co Ltd 電界効果トランジスタの製造方法
JP3380344B2 (ja) * 1994-11-30 2003-02-24 富士通株式会社 半導体装置及びその製造方法
JP3292657B2 (ja) * 1995-04-10 2002-06-17 キヤノン株式会社 薄膜トランジスタ及びそれを用いた液晶表示装置の製造法
US5733806A (en) * 1995-09-05 1998-03-31 Motorola, Inc. Method for forming a self-aligned semiconductor device
US6075262A (en) * 1995-09-21 2000-06-13 Fujitsu Limited Semiconductor device having T-shaped gate electrode
US5646056A (en) * 1995-10-11 1997-07-08 United Microelectronics Corp. Method of fabricating ultra-large-scale integration metal-oxide semiconductor field effect transistor
US5620909A (en) * 1995-12-04 1997-04-15 Lucent Technologies Inc. Method of depositing thin passivating film on microminiature semiconductor devices
US6346439B1 (en) 1996-07-09 2002-02-12 Micron Technology, Inc. Semiconductor transistor devices and methods for forming semiconductor transistor devices
JP2870485B2 (ja) * 1996-06-03 1999-03-17 日本電気株式会社 半導体装置の製造方法
US6103612A (en) * 1998-09-02 2000-08-15 Micron Technology, Inc. Isolated interconnect studs and method for forming the same
KR100467812B1 (ko) * 2002-05-07 2005-01-24 동부아남반도체 주식회사 반도체 소자 및 그 제조 방법
JP6112940B2 (ja) * 2012-07-05 2017-04-12 三菱電機株式会社 半導体装置の製造方法
US8703611B1 (en) * 2013-04-12 2014-04-22 United Microelectronics Corp. Method for manufacturing a semiconductor structure
KR102152906B1 (ko) * 2018-11-20 2020-09-09 세메스 주식회사 본딩 장치 및 본딩 방법
CN118173612A (zh) * 2024-03-07 2024-06-11 深圳平湖实验室 薄膜晶体管及其制备方法、阵列基板、电子设备

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0057605B1 (de) * 1981-01-29 1986-10-08 Sumitomo Electric Industries Limited Schottky-Gate-Feldeffekttransistor und Verfahren zu seiner Herstellung
JPS59110171A (ja) * 1982-12-16 1984-06-26 Nec Corp 半導体装置の製造方法
JPS59229876A (ja) * 1983-06-13 1984-12-24 Toshiba Corp シヨツトキ−ゲ−ト型電界効果トランジスタの製造方法
US4636822A (en) * 1984-08-27 1987-01-13 International Business Machines Corporation GaAs short channel lightly doped drain MESFET structure and fabrication
US4599790A (en) * 1985-01-30 1986-07-15 Texas Instruments Incorporated Process for forming a T-shaped gate structure
EP0208795A1 (de) * 1985-07-12 1987-01-21 International Business Machines Corporation Verfahren zum Herstellen eines selbstausrichtenden Feldeffekttransistors mit einem Metallhalbleiterkontakt
US4745082A (en) * 1986-06-12 1988-05-17 Ford Microelectronics, Inc. Method of making a self-aligned MESFET using a substitutional gate with side walls
US4731339A (en) * 1986-08-25 1988-03-15 Rockwell International Corporation Process for manufacturing metal-semiconductor field-effect transistors
JPH06276566A (ja) * 1993-03-19 1994-09-30 Toshiba Corp 移動通信システム
JPH06273673A (ja) * 1993-03-19 1994-09-30 Nikon Corp 反射屈折型対物光学系

Also Published As

Publication number Publication date
EP0268298A3 (en) 1989-09-13
DE3751219D1 (de) 1995-05-11
US4859618A (en) 1989-08-22
EP0268298B1 (de) 1995-04-05
EP0268298A2 (de) 1988-05-25

Similar Documents

Publication Publication Date Title
DE3751219T2 (de) Verfahren zur Herstellung eines Schottky-Barriere- Feldeffekttransistors.
DE3939319C2 (de) Verfahren zum Herstellen eines asymmetrischen Feldeffekttransistors
DE68923311T2 (de) Verfahren zur Herstellung eines Feld-Effekt-Transistors.
DE69217682T2 (de) Verfahren zur Herstellung von Halbleiteranordnungen und integrierten Schaltkreisen mit Verwendung von Seitenwand-Abstandsstücken
DE3019850C2 (de)
DE68924564T2 (de) Verfahren der Planarisierung von Halbleiterelementen.
EP0010624B1 (de) Verfahren zur Ausbildung sehr kleiner Maskenöffnungen für die Herstellung von Halbleiterschaltungsanordnungen
DE3752191T2 (de) Selbstausrichtender Feldeffekttransistor für ultrahohe Frequenz und Methode zur Herstellung desselben
DE2700873C2 (de) Verfahren zur Herstellung von komplementären Isolierschicht-Feldeffekttransistoren
DE69121535T2 (de) Feldeffekttransistor mit inverser T-förmiger Silizid-Torelektrode
DE69128554T2 (de) Verfahren zur Herstellung einer integrierten Schaltungsstruktur mit niedrig dotiertem Drain und eine MOS-integrierte Schaltungsstruktur
DE69132695T2 (de) CMOS-Verfahren mit Verwendung von zeitweilig angebrachten Siliciumnitrid-Spacern zum Herstellen von Transistoren (LDD) mit leicht dotiertem Drain
EP0034729B1 (de) Verfahren zur Herstellung einer GaAs-Halbleiteranordnung
DE3785521T2 (de) Senkrechter mis-anreicherungs-feldeffekt-transistor aus verbindungen der gruppe 111-v.
DE19544945A1 (de) PMOS-Feldeffekt-Transistoren mit Indium- oder Gallium-dotierten, eingebetteten Kanälen und N+-Polysilizium-Gates aus polykristallinem Silizium und daraus hergestellte CMOS-Einrichtungen
DE2845460A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE2056124B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE2247975C3 (de) Verfahren zur Herstellung von Dünnschicht-Schaltungen mit komplementären MOS-Transistoren
DE69324630T2 (de) Dotierungsverfahren, Halbleiterbauelement und Verfahren zu seiner Herstellung
DE69320572T2 (de) Dünnfilm-Halbleiteranordnung und Verfahren zur ihrer Herstellung
DE3788120T2 (de) Verfahren zur herstellung gestapelter mos-strukturen.
DE3852623T2 (de) Verfahren zur Herstellung von Schottky-Verbundhalbleiterbauelement.
DE69800026T2 (de) GaAs-basierender MOSFET und Verfahren zur Herstellung
DE68926591T2 (de) Mit dem Fermi-Niveau nichtfixierte Oxid-Verbindungshalbleiterstrukturen und Verfahren zu deren Herstellungen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee