JPH03273632A - Mis型半導体装置の製造方法 - Google Patents
Mis型半導体装置の製造方法Info
- Publication number
- JPH03273632A JPH03273632A JP2073711A JP7371190A JPH03273632A JP H03273632 A JPH03273632 A JP H03273632A JP 2073711 A JP2073711 A JP 2073711A JP 7371190 A JP7371190 A JP 7371190A JP H03273632 A JPH03273632 A JP H03273632A
- Authority
- JP
- Japan
- Prior art keywords
- plasma
- substrate
- mixed gas
- atmosphere
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000000151 deposition Methods 0.000 claims abstract description 4
- 239000007789 gas Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 14
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 4
- 239000001257 hydrogen Substances 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 3
- 229910052786 argon Inorganic materials 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 abstract description 9
- 239000010410 layer Substances 0.000 abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 6
- 238000009832 plasma treatment Methods 0.000 abstract description 6
- 229910052681 coesite Inorganic materials 0.000 abstract description 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 3
- 239000000377 silicon dioxide Substances 0.000 abstract description 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 3
- 229910052682 stishovite Inorganic materials 0.000 abstract description 3
- 229910052905 tridymite Inorganic materials 0.000 abstract description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract description 2
- 239000002344 surface layer Substances 0.000 abstract description 2
- 210000002381 plasma Anatomy 0.000 abstract 4
- 230000003247 decreasing effect Effects 0.000 abstract 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 39
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 125000004429 atom Chemical group 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 229910017214 AsGa Inorganic materials 0.000 description 4
- 238000005121 nitriding Methods 0.000 description 3
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- BSYNRYMUTXBXSQ-UHFFFAOYSA-N Aspirin Chemical compound CC(=O)OC1=CC=CC=C1C(O)=O BSYNRYMUTXBXSQ-UHFFFAOYSA-N 0.000 description 1
- -1 WSi Chemical class 0.000 description 1
- 229910008807 WSiN Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
- H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
- H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31608—Deposition of SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/318—Inorganic layers composed of nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/318—Inorganic layers composed of nitrides
- H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は 半導体装置の製造方法に関し 特にGaAs
(ひ化ガリウム)を用いた金属−絶縁膜一半導体(M
IS)型素子の製造方法に関するものであも 従来の技術 GaAsを用いたMIS型素子として、現在までに様々
なものが報告されていも 絶縁膜としてcヨSing
、 SiN、 AIN、 GaAs(7)プラズマ酸化
U 陽極酸化風まt、 AlGaAs等の半導体層
が報告されていも発明が解決しようとする課題 しかし こうした従来の絶縁膜を用いたMIS型素子で
は界面準位密度が10”cm−”eV−’以上と多く、
反転層の形成も難しかった これL GaAs表面に
(よ 第5図のエネルギーダイアグラムに示したよう+
Q Ga格子位置のAs、 AsGaによるドナー(
エネルギーレベル0.65eV)と、As格子位置のG
a、 GaASによるアクセプター(エネルギーレベル
1.1eV)の表面準位が存在するためである。−j5
. AlGaAs等の半導体層を用いたMIS型素子
でct 界面準位密度CL SiのMO8O8O8
O8素子化上 エネルギーギャップが最大的2eVLか
なく、バイアス電圧が大きくなるとリーク電流が増大し
バイアス余裕度が少なかった 課題を解決するための手段 本発明は上記の課題に鑑みなされたもので、第1の方法
は窒素(N2)と水素(N2)の混合ガスを用いて、電
子サイクロトロン共鳴(ECR)プラズマを発生させ、
そのプラズマをGaAs表面に照射した後、適当な温度
で処理するものであ瓜 また 第2の方法は アルゴン
(Ar)と水素(N2)の混合ガスを用いてECRプラ
ズマを発生させ、そのプラズマをGaAs表面に照射し
た抵 大気にさらすことなく、同一のECRプラズマ装
置を用いて、引き続いて、SiN (窒化ケイ素)膜を
堆積した後適当な温度で処理するものであも 作用 N2とN2の混合ガスを用いたECRプラズマをGaA
s表面に照射する第1の方法で4L GaAs表面上
のAs原子をN2ガスプラズマにより蒸発させなが転N
2ガスプラズマにより窒化させ、GaNを形成させるも
のである。このGaNζよ エネルギーギャップが約3
.4eVと大きく、絶縁膜として十分の役目を果たしこ
うして形成したGaAs/GaNの界面ζよ プラズマ
処理によりGaAs内部に形成されるため界面準位密度
がたいへん少なし1 しかもECRプラズマは プラズ
マ発生部と、プラズマ照射部が分離しているためプラズ
マによるダメージも大へん少なl、% この少ないプ
ラズマダメージは 後の熱処理で十分回復す一& −
X 第2の方法でCL GaAs表面を、ArとN
2の混合ガスを用いたECRプラズマ処理するもので、
まず、N2プラズマにより、表面に存在する過剰As原
子を蒸発させ、AsGaドナー準位を低減すると共に
Arプラズマにより過剰Ga原子を蒸発させ、GaAs
アクセプター準位を低減するもので、その後、引き続い
て大気なさらすことなく同−ECRプラズマ装置内で、
SiN膜を堆積することにより、GaAs/SiN界面
準位密度を著しく低減させるものであ、4 ECRプ
ラズマを用いているた歇 プラズマダメージも大へん少
なく、その後の熱処理により回復させることができるも
のであも実施例 第1図(よ 本発明の第1の実施例を示したものであも
同図(a)において、 lはn型GaAs基板でEC
Rプラズマ装置内の基板ホルダー10に装着されていも
まず、N2とN2の混合ガス(例えば混合比はN2:
N2=9:1)を流り、 2.45GHzマイクロ波
電源で励起してECRプラズマを発生させ、これをn型
GaAs基板1に照射するものであム11はプロセスチ
ャンバー、12はプラズマチャンバー、13は磁気コイ
& 14はECRプラズマであ&n型GaAs基板1
(よ この場合、約200℃に保たれていも このN2
とN2の混合ガスによるECRプラズマ処理により、n
型GaAs基板lの表面層11 As原子がN2プラ
ズマの作用により蒸発L N2型プラズマにより窒化が
発生1.、 GaNの層2が形成されも 下表ζよ
主なプラズマ条件をまとめたものであも (以下余白) よりn型GaAs基板1を取り出した檄 スパッタ法を
用いて、WSi、 WSiN、 WN等の高融点金属を
堆積した後、CFa102のドライエツチングを用いて
所定の領域を残してエツチングを行ないゲート電極3を
形成する。次に同図(c)に示すように 熱CVD法を
用いて5ide膜4を形成した眞Hz雰囲気中で500
t。
(ひ化ガリウム)を用いた金属−絶縁膜一半導体(M
IS)型素子の製造方法に関するものであも 従来の技術 GaAsを用いたMIS型素子として、現在までに様々
なものが報告されていも 絶縁膜としてcヨSing
、 SiN、 AIN、 GaAs(7)プラズマ酸化
U 陽極酸化風まt、 AlGaAs等の半導体層
が報告されていも発明が解決しようとする課題 しかし こうした従来の絶縁膜を用いたMIS型素子で
は界面準位密度が10”cm−”eV−’以上と多く、
反転層の形成も難しかった これL GaAs表面に
(よ 第5図のエネルギーダイアグラムに示したよう+
Q Ga格子位置のAs、 AsGaによるドナー(
エネルギーレベル0.65eV)と、As格子位置のG
a、 GaASによるアクセプター(エネルギーレベル
1.1eV)の表面準位が存在するためである。−j5
. AlGaAs等の半導体層を用いたMIS型素子
でct 界面準位密度CL SiのMO8O8O8
O8素子化上 エネルギーギャップが最大的2eVLか
なく、バイアス電圧が大きくなるとリーク電流が増大し
バイアス余裕度が少なかった 課題を解決するための手段 本発明は上記の課題に鑑みなされたもので、第1の方法
は窒素(N2)と水素(N2)の混合ガスを用いて、電
子サイクロトロン共鳴(ECR)プラズマを発生させ、
そのプラズマをGaAs表面に照射した後、適当な温度
で処理するものであ瓜 また 第2の方法は アルゴン
(Ar)と水素(N2)の混合ガスを用いてECRプラ
ズマを発生させ、そのプラズマをGaAs表面に照射し
た抵 大気にさらすことなく、同一のECRプラズマ装
置を用いて、引き続いて、SiN (窒化ケイ素)膜を
堆積した後適当な温度で処理するものであも 作用 N2とN2の混合ガスを用いたECRプラズマをGaA
s表面に照射する第1の方法で4L GaAs表面上
のAs原子をN2ガスプラズマにより蒸発させなが転N
2ガスプラズマにより窒化させ、GaNを形成させるも
のである。このGaNζよ エネルギーギャップが約3
.4eVと大きく、絶縁膜として十分の役目を果たしこ
うして形成したGaAs/GaNの界面ζよ プラズマ
処理によりGaAs内部に形成されるため界面準位密度
がたいへん少なし1 しかもECRプラズマは プラズ
マ発生部と、プラズマ照射部が分離しているためプラズ
マによるダメージも大へん少なl、% この少ないプ
ラズマダメージは 後の熱処理で十分回復す一& −
X 第2の方法でCL GaAs表面を、ArとN
2の混合ガスを用いたECRプラズマ処理するもので、
まず、N2プラズマにより、表面に存在する過剰As原
子を蒸発させ、AsGaドナー準位を低減すると共に
Arプラズマにより過剰Ga原子を蒸発させ、GaAs
アクセプター準位を低減するもので、その後、引き続い
て大気なさらすことなく同−ECRプラズマ装置内で、
SiN膜を堆積することにより、GaAs/SiN界面
準位密度を著しく低減させるものであ、4 ECRプ
ラズマを用いているた歇 プラズマダメージも大へん少
なく、その後の熱処理により回復させることができるも
のであも実施例 第1図(よ 本発明の第1の実施例を示したものであも
同図(a)において、 lはn型GaAs基板でEC
Rプラズマ装置内の基板ホルダー10に装着されていも
まず、N2とN2の混合ガス(例えば混合比はN2:
N2=9:1)を流り、 2.45GHzマイクロ波
電源で励起してECRプラズマを発生させ、これをn型
GaAs基板1に照射するものであム11はプロセスチ
ャンバー、12はプラズマチャンバー、13は磁気コイ
& 14はECRプラズマであ&n型GaAs基板1
(よ この場合、約200℃に保たれていも このN2
とN2の混合ガスによるECRプラズマ処理により、n
型GaAs基板lの表面層11 As原子がN2プラ
ズマの作用により蒸発L N2型プラズマにより窒化が
発生1.、 GaNの層2が形成されも 下表ζよ
主なプラズマ条件をまとめたものであも (以下余白) よりn型GaAs基板1を取り出した檄 スパッタ法を
用いて、WSi、 WSiN、 WN等の高融点金属を
堆積した後、CFa102のドライエツチングを用いて
所定の領域を残してエツチングを行ないゲート電極3を
形成する。次に同図(c)に示すように 熱CVD法を
用いて5ide膜4を形成した眞Hz雰囲気中で500
t。
15分間熱処理すも これにより、プラズマ処理で生じ
たダメージは回復する。この熱処理温度としては450
〜600℃が適当であも 次に同図(d)に示すよう?
Q SiO2膜4をフッ酸系の液を用いて除去した眞
AuG6からなるオーミック電極5を形成してMIS型
素子を完威すも 第2図c−t 本発明の第2の実施
例を示したものであも 同図(a)に示すように n型
GaAs基板1がECRプラズマ装置内の基板ホルダー
に装置されてぃも ま工ArとN2の混合ガス(例えば
混合比はAr:N2−1+4)を流し 2、45GHz
マイクロ波電源で励起してECRプラズマを発生させ、
これをn型GaAs基板lに照射するものであも この
間n型GaAs基板1は200tに加熱されてい4
HeプラズマによりGaAs表面に過剰に存在するAs
原子が蒸発しAsGaドナー準位が低減しまたArプラ
ズマにより、同様にGaAs表面に過剰に存在するGa
原子が蒸発1.、 GaAsアクセプター単位も低減
LAGaAs表面に存在する全表面準位密度を著しく低
減させるものであん 下に示す表2は主なプラズマ条件
をまとめたものであも 次に同図(b)に示すように 同一のプラズマ装置内で
、大気にさらすことなく、SiH4とNHsガスを流し
て、n型GaAs基板1の表面にSiN 6を厚さ10
0〜300人堆積させも 次に同図(c)に示すように
n型GaAs基板1をプラズマ装置より取り出した抵s
iN膜上の所定の領域にリフトオフ法を用いてAlから
なるゲート電極7を形成した後、N2ガス雰囲気中で5
00t、 15分間熱処理を行なう。これにより、プ
ラズマ処理によって生じたダメージが回復すもこの熱処
理温度としては450〜600℃が適当であも次に同図
(d)に示すように AuGeからなるオーミック電極
5を形成してMIS型素子を完威すも 第3図(a)、
(b)i! それぞれ第1@ および第2図で示した
MIS型素子の高周波(IMI(z)および低周波(1
0Hz)でのC−V (容量−電圧)特性を示したもの
であも 同図において縦軸ζよ 絶縁膜容量CIで規格
化したものであも 同図(a)のサンプルCL Ha
/N2ECRプラズマ照射時間15分間のものでGaN
層は約150人形成されていも 同図(b)のサンプル
ばAr/N2E CRプラズマ照射照射時間1聞さは1
00人であも どちらL 基板はn型GaAsuキャリ
ア濃度は3 X 10”cm−”であも 同図より明ら
かなように 電圧は±3vまで耐圧があり、反転層の形
成も認められ 蓄積領域から空乏領域の遷移も急峻であ
も 第4図(a)、 (b)にL それぞれ 第3図
(a)、 (b)のサンプルについて、ターマン法より
求めた界面準位密度を示す。最低界面準位密度(よどち
らも1011オーダーとたいへん低い値を示しており良
好な界面特性が得られていることがわかも発明の詳細 な説明したようニN2とN2の混合ガスのECRプラズ
マ処理でζL HeプラズマがAs原子を蒸発させな
からN2プラズマにより、窒化が行なわれGaNがGa
As表面に形成さFl、 GaN/GaAsの界面(
i GaAs表面より内部に形成されるた取 界面準
位密度も少ない良好なMIS型素子が形成されるもので
あ7. −大ArとN2の混合ガスのECRプラズマ処
理でgg GaAs表面に存在しているAsGaドナ
ー準位をN2ガスプラズマ力交 又 GaAsアクセプ
ター準位をArガスプラズマが低減し 引き続いて形成
したSiNとGaAsの界面準位密度ζ戴 著しく少な
く良好なMIS型素子が形成できるものであん なお以
上の説明でCL n型GaAs基板について説明した
力tp型GaAs基板につしても同様であることはいう
までもなL% また このMIS型素子を用いたMI
S型FETについても適用できることはいうまでもな(
t
たダメージは回復する。この熱処理温度としては450
〜600℃が適当であも 次に同図(d)に示すよう?
Q SiO2膜4をフッ酸系の液を用いて除去した眞
AuG6からなるオーミック電極5を形成してMIS型
素子を完威すも 第2図c−t 本発明の第2の実施
例を示したものであも 同図(a)に示すように n型
GaAs基板1がECRプラズマ装置内の基板ホルダー
に装置されてぃも ま工ArとN2の混合ガス(例えば
混合比はAr:N2−1+4)を流し 2、45GHz
マイクロ波電源で励起してECRプラズマを発生させ、
これをn型GaAs基板lに照射するものであも この
間n型GaAs基板1は200tに加熱されてい4
HeプラズマによりGaAs表面に過剰に存在するAs
原子が蒸発しAsGaドナー準位が低減しまたArプラ
ズマにより、同様にGaAs表面に過剰に存在するGa
原子が蒸発1.、 GaAsアクセプター単位も低減
LAGaAs表面に存在する全表面準位密度を著しく低
減させるものであん 下に示す表2は主なプラズマ条件
をまとめたものであも 次に同図(b)に示すように 同一のプラズマ装置内で
、大気にさらすことなく、SiH4とNHsガスを流し
て、n型GaAs基板1の表面にSiN 6を厚さ10
0〜300人堆積させも 次に同図(c)に示すように
n型GaAs基板1をプラズマ装置より取り出した抵s
iN膜上の所定の領域にリフトオフ法を用いてAlから
なるゲート電極7を形成した後、N2ガス雰囲気中で5
00t、 15分間熱処理を行なう。これにより、プ
ラズマ処理によって生じたダメージが回復すもこの熱処
理温度としては450〜600℃が適当であも次に同図
(d)に示すように AuGeからなるオーミック電極
5を形成してMIS型素子を完威すも 第3図(a)、
(b)i! それぞれ第1@ および第2図で示した
MIS型素子の高周波(IMI(z)および低周波(1
0Hz)でのC−V (容量−電圧)特性を示したもの
であも 同図において縦軸ζよ 絶縁膜容量CIで規格
化したものであも 同図(a)のサンプルCL Ha
/N2ECRプラズマ照射時間15分間のものでGaN
層は約150人形成されていも 同図(b)のサンプル
ばAr/N2E CRプラズマ照射照射時間1聞さは1
00人であも どちらL 基板はn型GaAsuキャリ
ア濃度は3 X 10”cm−”であも 同図より明ら
かなように 電圧は±3vまで耐圧があり、反転層の形
成も認められ 蓄積領域から空乏領域の遷移も急峻であ
も 第4図(a)、 (b)にL それぞれ 第3図
(a)、 (b)のサンプルについて、ターマン法より
求めた界面準位密度を示す。最低界面準位密度(よどち
らも1011オーダーとたいへん低い値を示しており良
好な界面特性が得られていることがわかも発明の詳細 な説明したようニN2とN2の混合ガスのECRプラズ
マ処理でζL HeプラズマがAs原子を蒸発させな
からN2プラズマにより、窒化が行なわれGaNがGa
As表面に形成さFl、 GaN/GaAsの界面(
i GaAs表面より内部に形成されるた取 界面準
位密度も少ない良好なMIS型素子が形成されるもので
あ7. −大ArとN2の混合ガスのECRプラズマ処
理でgg GaAs表面に存在しているAsGaドナ
ー準位をN2ガスプラズマ力交 又 GaAsアクセプ
ター準位をArガスプラズマが低減し 引き続いて形成
したSiNとGaAsの界面準位密度ζ戴 著しく少な
く良好なMIS型素子が形成できるものであん なお以
上の説明でCL n型GaAs基板について説明した
力tp型GaAs基板につしても同様であることはいう
までもなL% また このMIS型素子を用いたMI
S型FETについても適用できることはいうまでもな(
t
明の第1と第2の実施例のMIS型素子の界面準位密度
分布を示す阻 第5図はGaAs表面のエネルギーダイ
アグラムを示す図であも 11・・・・プロセスチャンバー、12・・・・プラズ
マチャンバー、 1・・・・n型GaAs基板 2・・
・・GaN凰6・・・・SiN嵐
分布を示す阻 第5図はGaAs表面のエネルギーダイ
アグラムを示す図であも 11・・・・プロセスチャンバー、12・・・・プラズ
マチャンバー、 1・・・・n型GaAs基板 2・・
・・GaN凰6・・・・SiN嵐
Claims (2)
- (1)水素と窒素の混合ガスを用いて、電子共鳴サイク
ロトロンプラズマを発生させ、上記プラズマガス中でG
aAs基板の少なくとも一主面上をさらして処理した後
、適当な温度で熱処理する工程を含むことを特徴とする
MIS型半導体装置の製造方法。 - (2)水素とアルゴンの混合ガスを用いて、電子共鳴サ
イクロトロンプラズマを発生させ、上記プラズマガス中
でGaAs基板の少なくとも一主面上をさらして処理し
た後、引き続いて大気にさらすことなくSiN膜を上記
GaAsの一主面上に堆積した後、適当な温度で熱処理
する工程を含むことを特徴とするMIS型半導体装置の
製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2073711A JP2770544B2 (ja) | 1990-03-23 | 1990-03-23 | Mis型半導体装置の製造方法 |
US07/970,991 US5336361A (en) | 1990-03-23 | 1992-11-02 | Method of manufacturing an MIS-type semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2073711A JP2770544B2 (ja) | 1990-03-23 | 1990-03-23 | Mis型半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03273632A true JPH03273632A (ja) | 1991-12-04 |
JP2770544B2 JP2770544B2 (ja) | 1998-07-02 |
Family
ID=13526077
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2073711A Expired - Lifetime JP2770544B2 (ja) | 1990-03-23 | 1990-03-23 | Mis型半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5336361A (ja) |
JP (1) | JP2770544B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5376223A (en) * | 1992-01-09 | 1994-12-27 | Varian Associates, Inc. | Plasma etch process |
EP0833377A3 (en) * | 1996-09-30 | 1999-08-18 | Xerox Corporation | Enhancement of hydrogenation of materials encapsulated by an oxide |
JP2011103318A (ja) * | 2009-11-10 | 2011-05-26 | Univ Of Tokyo | 半導体デバイス及びその製造方法 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09205254A (ja) * | 1996-01-26 | 1997-08-05 | Mitsubishi Electric Corp | 半導体装置の製造方法および半導体製造装置並びに半導体レーザの製造方法 |
US5834379A (en) * | 1996-07-16 | 1998-11-10 | Cornell Research Foundation, Inc. | Process for synthesis of cubic GaN on GaAs using NH3 in an RF plasma process |
US7154153B1 (en) | 1997-07-29 | 2006-12-26 | Micron Technology, Inc. | Memory device |
US7196929B1 (en) | 1997-07-29 | 2007-03-27 | Micron Technology Inc | Method for operating a memory device having an amorphous silicon carbide gate insulator |
US6746893B1 (en) | 1997-07-29 | 2004-06-08 | Micron Technology, Inc. | Transistor with variable electron affinity gate and methods of fabrication and use |
US6794255B1 (en) * | 1997-07-29 | 2004-09-21 | Micron Technology, Inc. | Carburized silicon gate insulators for integrated circuits |
US6936849B1 (en) | 1997-07-29 | 2005-08-30 | Micron Technology, Inc. | Silicon carbide gate transistor |
US6965123B1 (en) | 1997-07-29 | 2005-11-15 | Micron Technology, Inc. | Transistor with variable electron affinity gate and methods of fabrication and use |
US6031263A (en) * | 1997-07-29 | 2000-02-29 | Micron Technology, Inc. | DEAPROM and transistor with gallium nitride or gallium aluminum nitride gate |
US6297538B1 (en) | 1998-03-23 | 2001-10-02 | The University Of Delaware | Metal-insulator-semiconductor field effect transistor having an oxidized aluminum nitride gate insulator formed on a gallium nitride or silicon substrate |
WO2003009392A1 (fr) * | 2001-07-17 | 2003-01-30 | Kabushiki Kaisha Watanabe Shoko | Dispositif a semi-conducteur et son procede de fabrication et systeme d'application de ce dispositif |
CN113659017B (zh) * | 2021-08-03 | 2024-03-26 | 保定通美晶体制造有限责任公司 | 一种砷化镓晶片及其制备方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE269041C (ja) * | ||||
US4331737A (en) * | 1978-04-01 | 1982-05-25 | Zaidan Hojin Handotai Kenkyu Shinkokai | Oxynitride film and its manufacturing method |
JPS56156760A (en) * | 1980-05-06 | 1981-12-03 | Shunpei Yamazaki | Method and apparatus for forming coat |
JPS56155526A (en) * | 1980-05-06 | 1981-12-01 | Shunpei Yamazaki | Method of forming film |
DE3378508D1 (en) * | 1982-09-10 | 1988-12-22 | Nippon Telegraph & Telephone | Plasma deposition method and apparatus |
US4448633A (en) * | 1982-11-29 | 1984-05-15 | United Technologies Corporation | Passivation of III-V semiconductor surfaces by plasma nitridation |
JPS61214437A (ja) * | 1985-03-19 | 1986-09-24 | Fujitsu Ltd | 窒化ガリウム膜の形成方法 |
US4987008A (en) * | 1985-07-02 | 1991-01-22 | Semiconductor Energy Laboratory Co., Ltd. | Thin film formation method |
EP0216285B1 (en) * | 1985-09-20 | 1992-05-13 | Sumitomo Electric Industries, Ltd. | Method of annealing a compound semiconductor substrate |
US4859618A (en) * | 1986-11-20 | 1989-08-22 | Sumitomo Electric Industries, Ltd. | Method of producing the gate electrode of a field effect transistor |
JPS6455630A (en) * | 1987-08-26 | 1989-03-02 | Nippon Denki Home Electronics | Data input control system |
JPH01260827A (ja) * | 1988-04-12 | 1989-10-18 | Fujitsu Ltd | 半導体基板の表面処理方法 |
US4883686A (en) * | 1988-05-26 | 1989-11-28 | Energy Conversion Devices, Inc. | Method for the high rate plasma deposition of high quality material |
JP3055782B2 (ja) * | 1988-09-19 | 2000-06-26 | セイコーエプソン株式会社 | 薄膜トランジスタの製造方 |
-
1990
- 1990-03-23 JP JP2073711A patent/JP2770544B2/ja not_active Expired - Lifetime
-
1992
- 1992-11-02 US US07/970,991 patent/US5336361A/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5376223A (en) * | 1992-01-09 | 1994-12-27 | Varian Associates, Inc. | Plasma etch process |
EP0833377A3 (en) * | 1996-09-30 | 1999-08-18 | Xerox Corporation | Enhancement of hydrogenation of materials encapsulated by an oxide |
JP2011103318A (ja) * | 2009-11-10 | 2011-05-26 | Univ Of Tokyo | 半導体デバイス及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2770544B2 (ja) | 1998-07-02 |
US5336361A (en) | 1994-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5616947A (en) | Semiconductor device having an MIS structure | |
Chen et al. | Ultrathin Al2O3 and HfO2 gate dielectrics on surface-nitrided Ge | |
US5789312A (en) | Method of fabricating mid-gap metal gates compatible with ultra-thin dielectrics | |
US7820558B2 (en) | Semiconductor device and method of producing the semiconductor device | |
JPH03273632A (ja) | Mis型半導体装置の製造方法 | |
US7033958B2 (en) | Semiconductor device and process for producing the same | |
JP3184320B2 (ja) | ダイヤモンド電界効果トランジスタ | |
US4474829A (en) | Low-temperature charge-free process for forming native oxide layers | |
US5393680A (en) | MIS electrode forming process | |
JPS63172431A (ja) | 3−5族の材料基板上への電気絶縁層の堆積方法およびこれを利用したmis構造の製造方法 | |
JP5499319B2 (ja) | 半導体デバイス及びその製造方法 | |
JP3187764B2 (ja) | GaAsを基本としたMOSFET及びその製品 | |
GB2111037A (en) | Preparing substrates for semi-conductors | |
JP3126890B2 (ja) | Mis構造を有する半導体装置及びその製造方法 | |
JPH04132232A (ja) | 電界効果トランジスタおよびその製造方法 | |
JP2004214530A (ja) | Mis型化合物半導体装置の製造方法 | |
JP2000100744A (ja) | GaAsを基体とする半導体基板上の酸化物層を含む製品の作製方法 | |
Dange et al. | New applications of low temperature PECVD silicon nitride films for microelectronic device fabrication | |
US20070267706A1 (en) | Formation of low leakage thermally assisted radical nitrided dielectrics | |
JPH07221092A (ja) | 半導体装置の製造方法 | |
JP2780501B2 (ja) | 絶縁膜付き半導体ウェハ及びその製造方法 | |
JPH04352330A (ja) | Mis型半導体装置の製造方法 | |
JPH033330A (ja) | 半導体結晶基体上への絶縁膜の形成方法 | |
JP2004152863A (ja) | 半導体装置及びその製造方法 | |
JPH0644573B2 (ja) | 珪素半導体装置作製方法 |