JPH04132232A - 電界効果トランジスタおよびその製造方法 - Google Patents
電界効果トランジスタおよびその製造方法Info
- Publication number
- JPH04132232A JPH04132232A JP25441990A JP25441990A JPH04132232A JP H04132232 A JPH04132232 A JP H04132232A JP 25441990 A JP25441990 A JP 25441990A JP 25441990 A JP25441990 A JP 25441990A JP H04132232 A JPH04132232 A JP H04132232A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- plane
- gaas
- effect transistor
- clean surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 9
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims abstract description 36
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 34
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 15
- 239000001301 oxygen Substances 0.000 claims abstract description 15
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 14
- 229910052751 metal Inorganic materials 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 11
- 238000000151 deposition Methods 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims 1
- 229910052733 gallium Inorganic materials 0.000 claims 1
- 230000004888 barrier function Effects 0.000 abstract description 12
- 239000010408 film Substances 0.000 abstract 10
- 230000002269 spontaneous effect Effects 0.000 abstract 3
- 239000010409 thin film Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 23
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005275 alloying Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910020489 SiO3 Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- UYJXRRSPUVSSMN-UHFFFAOYSA-P ammonium sulfide Chemical compound [NH4+].[NH4+].[S-2] UYJXRRSPUVSSMN-UHFFFAOYSA-P 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電界効果トランジスタに関し、特にＧａＡｓＭ
ＥＳＦＥＴおよびその製造方法に関するものである。
ＥＳＦＥＴおよびその製造方法に関するものである。
Ｇ ａ Ａ ｓ Ｍ Ｅ Ｓ Ｆ Ｅ Ｔは、高周波増
幅素子および高速スイッチング素子として広く用いられ
ている。
幅素子および高速スイッチング素子として広く用いられ
ている。
このＧａＡｓＭＥＳＦＥＴは、通常ＧａＡｓの（１００
）面上に形成されている。
）面上に形成されている。
ＧａＡｓＭＥＳＦＥＴを萬速論理回路の駆動素子として
応用するには、ゲートのショットキーバリアバイト（Ｓ
ＢＨ）を高くすることが、回路設計における動作余裕度
を大きくシ、歩留りおよび集積度の向上を計る上で必要
不可欠である。
応用するには、ゲートのショットキーバリアバイト（Ｓ
ＢＨ）を高くすることが、回路設計における動作余裕度
を大きくシ、歩留りおよび集積度の向上を計る上で必要
不可欠である。
また、ＧａＡｓＭＥＳＦＥＴを高出力の高周波増幅器に
応用するには、ゲートの逆方向のリーク電流を低く抑え
ることが、素子の信頼性を確保する上で重要である。ゲ
ートの逆方向リーク電流を低く抑えるためには、ＳＢＨ
を高くすることが有効である。
応用するには、ゲートの逆方向のリーク電流を低く抑え
ることが、素子の信頼性を確保する上で重要である。ゲ
ートの逆方向リーク電流を低く抑えるためには、ＳＢＨ
を高くすることが有効である。
ところが従来のＧａＡｓ （１００）面を用いたＧａＡ
ｓＭＥＳＦＥＴの場合、表面処理を行なってから真空中
で金属を蒸着してゲート電極が形成される。
ｓＭＥＳＦＥＴの場合、表面処理を行なってから真空中
で金属を蒸着してゲート電極が形成される。
ＳＢＨは金属や接合の形成方法に対する依存性が少なく
、通常０．８ｅＶ程度となることが知られている。
、通常０．８ｅＶ程度となることが知られている。
したがって従来の技術では高速論理回路の集積度や高出
力増幅器の信頼性を向上するには限界があった。
力増幅器の信頼性を向上するには限界があった。
本発明の目的は従来得られなかった高いＳＢＨを実現し
たＧａＡｓＭＥＳＦＥＴと、その再現性の優れた製造方
法を提供することにある。
たＧａＡｓＭＥＳＦＥＴと、その再現性の優れた製造方
法を提供することにある。
本発明の電界効果トランジスタは、表面が酸化された（
１１１） Ａ面または（１１１） Ｂ面の砒化ガリウム
上にゲート電極が形成されているものである。
１１１） Ａ面または（１１１） Ｂ面の砒化ガリウム
上にゲート電極が形成されているものである。
また本発明の電界効果トランジスタの製造方法は、外気
に触れることなく連続して、砒化ガリウムの（１１１）
Ａ面または（１１１） Ｂ面の自然酸化膜を除去して
清浄表面を形成する工程と、該清浄表面に酸素プラズマ
を照射するか、あるいは酸素雰囲気中で４００℃以下の
温度に加熱することにより酸化膜を形成する工程と、該
酸化膜上に摂氏４００℃以下でゲート金属を蒸着する工
程とを含むものである。
に触れることなく連続して、砒化ガリウムの（１１１）
Ａ面または（１１１） Ｂ面の自然酸化膜を除去して
清浄表面を形成する工程と、該清浄表面に酸素プラズマ
を照射するか、あるいは酸素雰囲気中で４００℃以下の
温度に加熱することにより酸化膜を形成する工程と、該
酸化膜上に摂氏４００℃以下でゲート金属を蒸着する工
程とを含むものである。
ＧａＡｓの（１１１）面は、ＧａＡｓのボンド方向に垂
直な極性面でＧａ面またはＡｓ面になっている。Ｇａ面
をＡ面と称しこれを表面とすると、裏面はＡｓ面となり
これをＢ面と称する。
直な極性面でＧａ面またはＡｓ面になっている。Ｇａ面
をＡ面と称しこれを表面とすると、裏面はＡｓ面となり
これをＢ面と称する。
酸化したＧａＡｓの（１１１） Ａ面または８面上にゲ
ート電極となるＡノを蒸着することによって、従来より
も高いゲート順方向耐圧およびショットキーバリアバイ
トが得られた。
ート電極となるＡノを蒸着することによって、従来より
も高いゲート順方向耐圧およびショットキーバリアバイ
トが得られた。
その理由は（１１１） Ａ面および（１１１） Ｂ面を
酸化することによって薄い絶縁膜が形成され、実効的な
バリアハイドが高くなる。
酸化することによって薄い絶縁膜が形成され、実効的な
バリアハイドが高くなる。
絶縁膜の中での電界は空乏層の最大電界値（ε、□）で
一定となる。絶縁膜での電圧降下は、絶縁膜の厚さをａ
としてε−１ａＸ Ｘ ａとなる。絶縁膜および半導体
の界面のピニングで決まるバリアハイドに加えて、絶縁
膜による電圧降下分だけバリアハイドが高くなる。
一定となる。絶縁膜での電圧降下は、絶縁膜の厚さをａ
としてε−１ａＸ Ｘ ａとなる。絶縁膜および半導体
の界面のピニングで決まるバリアハイドに加えて、絶縁
膜による電圧降下分だけバリアハイドが高くなる。
（１１１） Ａ面ではさらに、酸化によって界面準位密
度分布に変化が生じて、界面におけるフェルミ準位のピ
ニング位置が価電子帯端側にシフトする。酸素が吸着す
ることによって界面に新たな界面準位が発生し、界面準
位密度分布に平衡するエネルギー準位か価電子帯側に移
るためである。
度分布に変化が生じて、界面におけるフェルミ準位のピ
ニング位置が価電子帯端側にシフトする。酸素が吸着す
ることによって界面に新たな界面準位が発生し、界面準
位密度分布に平衡するエネルギー準位か価電子帯側に移
るためである。
また表面の自然酸化膜を除去して表面をＦｉｌｌにした
のち、酸素プラズマにさらすことによって再現性および
均一性に優れた薄い酸化膜を形成する。
のち、酸素プラズマにさらすことによって再現性および
均一性に優れた薄い酸化膜を形成する。
あるいは清浄な表面を形成した後に、酸素雰囲気中で３
００℃に加熱することにより同様に再現性、均一性に優
れた薄い酸化膜を形成することができる。
００℃に加熱することにより同様に再現性、均一性に優
れた薄い酸化膜を形成することができる。
引き続いて真空中でゲート金属を蒸着することにより不
要な自然酸化膜の生成を防ぎ、特性変動を解消すること
ができる。
要な自然酸化膜の生成を防ぎ、特性変動を解消すること
ができる。
本発明の第１の実施例について、第１図および第２図（
ａ）〜（ｄ）を参照して説明する。
ａ）〜（ｄ）を参照して説明する。
第１図において、ＧａＡｓ （１１１）Ａ面基板１１ａ
にＮ型動作層１２と高濃度Ｎ型コンタクト層１３とが形
成されている。
にＮ型動作層１２と高濃度Ｎ型コンタクト層１３とが形
成されている。
さらにＡｕＧｅ＠Ｎｉからなるソース電極１４およびド
レイン電極が形成され、層間絶縁膜であるＳｉＯ２膜１
６の開口を通して八！からなるゲート電極１７が形成さ
れている。
レイン電極が形成され、層間絶縁膜であるＳｉＯ２膜１
６の開口を通して八！からなるゲート電極１７が形成さ
れている。
本実施例のＧａＡｓＭＥＳＦＥＴは、つぎのようにして
製造される。
製造される。
はじめに第２図（ａ）に示すように、ＧａＡＳ（１１１
） Ａ開基板１１ａの動作層予定領域にＳｉを加速エネ
ルギー３０ｋｅＶ、注入量（ドース） ４Ｘ １０１２
ｃｍ−２イオン注入する。
） Ａ開基板１１ａの動作層予定領域にＳｉを加速エネ
ルギー３０ｋｅＶ、注入量（ドース） ４Ｘ １０１２
ｃｍ−２イオン注入する。
さらにコンタクト層予定領域にＳｉを加速エネルギー７
０ｋｅＶ１注入ｍｌ（ドース）ＩＸＩＯ１３ｃｍ−２イ
オン注入する。
０ｋｅＶ１注入ｍｌ（ドース）ＩＸＩＯ１３ｃｍ−２イ
オン注入する。
そのあと８８０℃で５秒間アニールして、Ｎ型動作層１
２および低抵抗コンタクト層１３を形成する。
２および低抵抗コンタクト層１３を形成する。
つぎに第２図（ｂ）に示すように、リフトオフ法などを
用いて低抵抗コンタクト層１３の上にＡｕＧｅおよびＮ
ｉを厚さ１００ｎｍ１１００ｎずつ蒸着する。
用いて低抵抗コンタクト層１３の上にＡｕＧｅおよびＮ
ｉを厚さ１００ｎｍ１１００ｎずつ蒸着する。
そのあと４２０°Ｃでアロイ処理を行うことにより、ソ
ース電極１４およびドレイン電極１５を形成する。
ース電極１４およびドレイン電極１５を形成する。
つぎに第２図（Ｃ）に示すように、ＣＶＤ法により層間
絶縁膜となる厚さ２００ｎｍの５ｉｎ２膜１６を成長し
、フォトレジスト（図示せず）をマスクとしてエツチン
グしてゲート領域を開口する。
絶縁膜となる厚さ２００ｎｍの５ｉｎ２膜１６を成長し
、フォトレジスト（図示せず）をマスクとしてエツチン
グしてゲート領域を開口する。
つぎにフォトレジストを除去したのち、真空チャンバー
内で水素プラズマを照射してＧａＡｓ開口面の自然酸化
膜を除去してから、室温で酸素プラズマを１分間照射し
てＧａＡｓ開口面に酸化層１２ａを形成する。
内で水素プラズマを照射してＧａＡｓ開口面の自然酸化
膜を除去してから、室温で酸素プラズマを１分間照射し
てＧａＡｓ開口面に酸化層１２ａを形成する。
つぎに第２図（ｄ）に示すように、引き続いて同一チャ
ンバー内でＡ！を全面に蒸着してから選択エツチングす
ることにより、ゲート電極１７を形成して素子部が完成
する。
ンバー内でＡ！を全面に蒸着してから選択エツチングす
ることにより、ゲート電極１７を形成して素子部が完成
する。
ＧａＡｓ表面に酸素プラズマを照射して酸化層１２ａを
形成していたが、その代りに酸素雰囲気で３００℃に加
熱して酸化層１２ａを形成することもできる。
形成していたが、その代りに酸素雰囲気で３００℃に加
熱して酸化層１２ａを形成することもできる。
このようにしてできたＧ ａ Ａ ｓ Ｍ Ｅ Ｓ Ｆ
Ｅ Ｔのショットキーゲートを評価したところ、従来
より０．１５ｅＶ高い０．９５ｅＶのバリアハイドがが
得られた。
Ｅ Ｔのショットキーゲートを評価したところ、従来
より０．１５ｅＶ高い０．９５ｅＶのバリアハイドがが
得られた。
つぎに本発明の第２の実施例について、第３図および第
４図（ａ）〜（ｄ）を参照して説明する。
４図（ａ）〜（ｄ）を参照して説明する。
第３図において、ＧａＡｓ （１１１）Ｂ面基板ｆｌｂ
にＮ型動作層１２と高濃度Ｎ型コンタクト層１３とが形
成されている。
にＮ型動作層１２と高濃度Ｎ型コンタクト層１３とが形
成されている。
さらにＡｕＧｅ＠Ｎｉからなるソース電極１４およびド
レイン電極が形成され、層間絶縁膜であるＳｉＯ３膜１
６の開口を通してＡ！からなるゲート電極１７が形成さ
れている。
レイン電極が形成され、層間絶縁膜であるＳｉＯ３膜１
６の開口を通してＡ！からなるゲート電極１７が形成さ
れている。
本実施例のＧａＡｓＭＥＳＦＥＴは、つぎのようにして
製造される。
製造される。
はじめに第４図（ａ）に示すように、ＧａＡｓ（１１１
） Ｂ面層板１１ｂの動作層予定領域にＳｉを加速エネ
ルギー３０ｋｅＶ１注大量（ドース）３．５Ｘ１０１２
ｃｍ−２イオン注入する。
） Ｂ面層板１１ｂの動作層予定領域にＳｉを加速エネ
ルギー３０ｋｅＶ１注大量（ドース）３．５Ｘ１０１２
ｃｍ−２イオン注入する。
さらにコンタクト層予定領域にＳｉを加速エネルギー７
０ｋｅＶ１注大量（ドース）ＢＸ１０”ｃｍ−２イオン
注入する。
０ｋｅＶ１注大量（ドース）ＢＸ１０”ｃｍ−２イオン
注入する。
そのあと８８０℃で５秒間アニールして、Ｎ型動作層１
２および低抵抗コンタクト層１３を形成する。
２および低抵抗コンタクト層１３を形成する。
つぎに第４図（ｂ）に示すように、リフトオフ法などを
用いて低抵抗コンタクト層１３の上にＡｕＧｅおよびＮ
ｉを厚さ１０１００ｎ ３０ｎｍずつ蒸着する。
用いて低抵抗コンタクト層１３の上にＡｕＧｅおよびＮ
ｉを厚さ１０１００ｎ ３０ｎｍずつ蒸着する。
そのあと４２０℃でアロイ処理を行うことにより、ソー
ス電極１４およびドレイン電極１５を形成する。
ス電極１４およびドレイン電極１５を形成する。
つぎに第４図（Ｃ）に示すように、ＣＶＤ法により眉間
絶縁膜となる厚さ２００ｎｍの５ｉｎ２膜１６を成長し
、フォトレジストをマスクとしてエツチングしてゲート
領域を開口する。
絶縁膜となる厚さ２００ｎｍの５ｉｎ２膜１６を成長し
、フォトレジストをマスクとしてエツチングしてゲート
領域を開口する。
つぎにフォトレジストを除去したのち、真空チャンバー
内で水素プラズマを照射してＧａＡｓ開口面の自然酸化
膜を除去してから、室温まで冷却して酸素プラズマを１
分間照射し、ＧａＡｓ開口面に酸化層１２ａを形成する
。
内で水素プラズマを照射してＧａＡｓ開口面の自然酸化
膜を除去してから、室温まで冷却して酸素プラズマを１
分間照射し、ＧａＡｓ開口面に酸化層１２ａを形成する
。
つぎに第４図（ｄ）に示すように、引き続いて同一チャ
ンバー内でＡＩを全面に蒸着してから選択エツチングす
ることにより、ゲート電極１７を形成して素子部が完成
する。
ンバー内でＡＩを全面に蒸着してから選択エツチングす
ることにより、ゲート電極１７を形成して素子部が完成
する。
このＧａＡｓＭＥＳＦＥＴの７．−、上＊−ゲートのバ
リアハイドを測定したところ、Ｏ−８９ｅＶであり、従
来より０．０９ｅＶ高い値が得られた。
リアハイドを測定したところ、Ｏ−８９ｅＶであり、従
来より０．０９ｅＶ高い値が得られた。
また本発明のＧａＡｓＭＥＳＦＥＴの製造工程において
、自然酸化膜を除去しないで酸化したり、酸化層を形成
したのち一旦大気にさらすと、素子特性に再現性がなか
った。
、自然酸化膜を除去しないで酸化したり、酸化層を形成
したのち一旦大気にさらすと、素子特性に再現性がなか
った。
自然酸化膜の除去工程、酸化層の形成工程、ゲート金属
の蒸着工程は真空中で連続的に行わなければならないこ
とが分る。
の蒸着工程は真空中で連続的に行わなければならないこ
とが分る。
ＧａＡｓの酸化物は４００℃以上に加熱すると熱分解す
る。したがって酸化層の形成工程およびゲート金属を蒸
着工程際の基板温度は４００°Ｃ以下である必要がある
。
る。したがって酸化層の形成工程およびゲート金属を蒸
着工程際の基板温度は４００°Ｃ以下である必要がある
。
このような低温における酸化は、化学的に活性な酸素プ
ラズマを用いることによって効率よく進行する。
ラズマを用いることによって効率よく進行する。
なお自然酸化膜を除去する工程として、水素プラズマを
照射する代りに、硫化アンモニウムに浸したのち、真空
チャンバー中で３５０℃にに加熱してもよい。
照射する代りに、硫化アンモニウムに浸したのち、真空
チャンバー中で３５０℃にに加熱してもよい。
酸化した（１１１） Ａ面上に形成したゲート電極を有
するＧａＡｓＭＥＳＦＥＴでは、従来の（１００）面上
に形成したＧａＡｓＭＥＳＦＥＴのショットキーゲート
より０．１５ｅＶ高いバリアハイドが得られた。
するＧａＡｓＭＥＳＦＥＴでは、従来の（１００）面上
に形成したＧａＡｓＭＥＳＦＥＴのショットキーゲート
より０．１５ｅＶ高いバリアハイドが得られた。
ゲー ト順方向耐圧が高く、高集積化に適した、ゲート
リーク電流の少ない、信頼度の高い基本素子を実現でき
る。
リーク電流の少ない、信頼度の高い基本素子を実現でき
る。
また酸化した（１１１） ８面上に形成したゲート電極
を有するＧａＡｓＭＥＳＦＥＴにおいては、（１１１）
Ａ面よりはバリアハイドの向上は少ないが、０．０９ｅ
Ｖのバリアハイドの向上が確認された。
を有するＧａＡｓＭＥＳＦＥＴにおいては、（１１１）
Ａ面よりはバリアハイドの向上は少ないが、０．０９ｅ
Ｖのバリアハイドの向上が確認された。
本発明の製造方法によれば、同一真空中で連続して自然
酸化膜を除去したのち、効率よくかつ均一に低温で表面
を酸化することができる。
酸化膜を除去したのち、効率よくかつ均一に低温で表面
を酸化することができる。
同一真空中でゲート金属を蒸着することにより、再現性
が良く、均一性の優れたショットキーバリアバイトの高
いゲート電極を形成できる。
が良く、均一性の優れたショットキーバリアバイトの高
いゲート電極を形成できる。
再現性が良く、均一性が優れているので歩留りが向上す
るという効果がある。
るという効果がある。
ト層、１４・・・ソース電極、１５・・・ドレイン電極
、１６・・・５ｉＯｓ＋膜、１７・・・ゲート電極。
、１６・・・５ｉＯｓ＋膜、１７・・・ゲート電極。
Claims (1)
- 【特許請求の範囲】 １、磁化ガリウムの（１１１）Ａ面および（１１１）Ｂ
面のうち１つを用いた電界効果トランジスタにおいて、
表面が酸化された砒化ガリウム上にゲート電極が形成さ
れていることを特徴とする電界効果トランジスタ。 ２、外気に触れることなく連続して、砒化ガリウムの（
１１１）Ａ面および（１１１）Ｂ面のうちの１つの自然
酸化膜を除去して清浄表面を形成する工程と、該清浄表
面に酸素プラズマを照射して酸化膜を形成する工程と、
該酸化膜上に４００℃以下でゲート金属を蒸着する工程
を含むことを特徴とする電界効果トランジスタの製造方
法。 ３、外気に触れることなく連続して、砒化ガリウムの（
１１１）Ａ面および（１１１）Ｂ面のうち１つの自然酸
化膜を除去して清浄表面を形成する工程と、該清浄表面
を酸素雰囲気中で４００℃以下の温度に加熱して酸化膜
を形成する工程と、該酸化膜上に４００℃以下でゲート
金属を蒸着する工程とを含むことを特徴とする電界効果
トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25441990A JPH04132232A (ja) | 1990-09-25 | 1990-09-25 | 電界効果トランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25441990A JPH04132232A (ja) | 1990-09-25 | 1990-09-25 | 電界効果トランジスタおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04132232A true JPH04132232A (ja) | 1992-05-06 |
Family
ID=17264718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25441990A Pending JPH04132232A (ja) | 1990-09-25 | 1990-09-25 | 電界効果トランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04132232A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0737904A (ja) * | 1993-07-20 | 1995-02-07 | Fujitsu Ltd | 半導体装置、その製造方法、及びその製造装置 |
| JPH08167622A (ja) * | 1994-12-15 | 1996-06-25 | Murata Mfg Co Ltd | 半導体装置及びその製造方法 |
| JPH08203930A (ja) * | 1995-01-31 | 1996-08-09 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JPH08321518A (ja) * | 1994-08-22 | 1996-12-03 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2000150541A (ja) * | 1994-08-22 | 2000-05-30 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2003115500A (ja) * | 2001-08-03 | 2003-04-18 | Fujitsu Ltd | 半導体装置とその製造方法 |
| JP2020513688A (ja) * | 2016-11-21 | 2020-05-14 | フォルシュングスフェアブント ベルリン エー ファウＦｏｒｓｃｈｕｎｇｓｖｅｒｂｕｎｄ Ｂｅｒｌｉｎ ｅ．Ｖ． | ゲート構造とその製造方法 |
-
1990
- 1990-09-25 JP JP25441990A patent/JPH04132232A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0737904A (ja) * | 1993-07-20 | 1995-02-07 | Fujitsu Ltd | 半導体装置、その製造方法、及びその製造装置 |
| JPH08321518A (ja) * | 1994-08-22 | 1996-12-03 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2000150541A (ja) * | 1994-08-22 | 2000-05-30 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH08167622A (ja) * | 1994-12-15 | 1996-06-25 | Murata Mfg Co Ltd | 半導体装置及びその製造方法 |
| JPH08203930A (ja) * | 1995-01-31 | 1996-08-09 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2003115500A (ja) * | 2001-08-03 | 2003-04-18 | Fujitsu Ltd | 半導体装置とその製造方法 |
| JP2020513688A (ja) * | 2016-11-21 | 2020-05-14 | フォルシュングスフェアブント ベルリン エー ファウＦｏｒｓｃｈｕｎｇｓｖｅｒｂｕｎｄ Ｂｅｒｌｉｎ ｅ．Ｖ． | ゲート構造とその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03775B2 (ja) | ||
| JPH11297712A (ja) | 化合物膜の形成方法及び半導体素子の製造方法 | |
| JPH0260063B2 (ja) | ||
| JPH04132232A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH06177159A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPS5932174A (ja) | 電界効果トランジスタの製造方法 | |
| JP4541489B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6292327A (ja) | 半導体装置及びその製造方法 | |
| JP3438124B2 (ja) | 半導体装置 | |
| JPH0249012B2 (ja) | Handotaisochinoseizohoho | |
| JPH03280552A (ja) | 電界効果トランジスタの製造方法 | |
| JPH02119146A (ja) | 半導体装置 | |
| JP2568680B2 (ja) | 化合物半導体装置の製造方法 | |
| JPH01260816A (ja) | 化合物半導体装置の製造方法 | |
| JP4186267B2 (ja) | 化合物半導体装置の製造方法 | |
| JPH0352238A (ja) | 化合物半導体装置の製造方法 | |
| JPS6318677A (ja) | ３−５族半導体装置 | |
| JPS63283126A (ja) | 半導体装置の製造方法 | |
| JPS6347982A (ja) | 半導体装置 | |
| JPS58123778A (ja) | シヨツトキゲ−ト電界効果トランジスタとその製造方法 | |
| JPS6190470A (ja) | 化合物半導体装置の製造方法 | |
| JPS6158274A (ja) | 半導体装置の製造方法 | |
| JPS59181066A (ja) | 半導体装置の製造方法 | |
| JPH01225169A (ja) | Ｍｅｓｆｅｔの製造方法 | |
| JPH0467338B2 (ja) |