JP2004152863A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004152863A JP2004152863A JP2002314357A JP2002314357A JP2004152863A JP 2004152863 A JP2004152863 A JP 2004152863A JP 2002314357 A JP2002314357 A JP 2002314357A JP 2002314357 A JP2002314357 A JP 2002314357A JP 2004152863 A JP2004152863 A JP 2004152863A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- phosphorus
- substrate
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
【課題】絶縁膜形成時における基板ダメージの問題、基板に対する応力の問題、cat‐CVD法における窒化シリコン以外の絶縁膜形成が困難という問題を解決する。
【解決手段】III−V族化合物半導体基板に半導体素子を形成した半導体装置において、前記半導体基板に形成される絶縁膜として窒素及びリンを主成分とする絶縁膜を有する。また、III−V族化合物半導体基板に形成した半導体素子を有する半導体装置の製造方法において、前記半導体素子の絶縁膜として窒素及びリンを主成分とする絶縁膜を、窒素を含むガス及びリンを含むガスを原料として気相反応により形成する。
この窒化リン膜という全く新奇な絶縁膜を用いることにより、従来の絶縁膜に比して、低応力・低界面準位密度の絶縁膜の形成を可能とし、化合物半導体に適した高信頼性プロセスを構築することが可能となる。
【選択図】 図1
【解決手段】III−V族化合物半導体基板に半導体素子を形成した半導体装置において、前記半導体基板に形成される絶縁膜として窒素及びリンを主成分とする絶縁膜を有する。また、III−V族化合物半導体基板に形成した半導体素子を有する半導体装置の製造方法において、前記半導体素子の絶縁膜として窒素及びリンを主成分とする絶縁膜を、窒素を含むガス及びリンを含むガスを原料として気相反応により形成する。
この窒化リン膜という全く新奇な絶縁膜を用いることにより、従来の絶縁膜に比して、低応力・低界面準位密度の絶縁膜の形成を可能とし、化合物半導体に適した高信頼性プロセスを構築することが可能となる。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特に、III−V族化合物半導体素子に形成した絶縁膜に起因する半導体表面損傷の防止、半導体−絶縁膜界面における界面準位密度の低減、半導体−絶縁膜間の応力の低減を可能とする技術に関するものである。
【0002】
【従来の技術】
半導体装置の製造では、半導体ウェハの素子形成領域に、半導体素子或いは配線パターンを一括して形成して所定の回路を構成し、こうした回路は保護膜となる絶縁膜によって被覆して、水分の浸入等による素子或いは配線の経時的な変化を防止している。
【0003】
従来、GaAs系或いはInP系等のIII−V族化合物半導体基板に形成された電子素子及び光素子には、半導体表面保護膜として、酸化シリコン(SiO)、窒化シリコン(SiN)、酸化アルミニウム(AlO)、窒化アルミニウム(AlN)等の絶縁膜が用いられている。また、これらの絶縁膜には、基板を構成する化合物半導体表面がシリコンに比して低温で熱分解してしまうので、これを防止するために300℃以下の低温成膜が要請されている。
【0004】
このため、シリコンプロセスにおいて主に用いられている熱CVD法では、低温で良質な膜を形成することが困難なため、化合物半導体プロセスにおいては、熱に替わって荷電粒子により低温で化学反応を促進する反応性スパッタリング法、電子サイクロトロン共鳴(ECR)スパッタリング法、ECR−プラズマCVD法が主に用いられている。
【0005】
【特許文献】
「Catalytic Chemical Vapor Deposition(Cat−CVD) Method producing High Quality Hydrogenated Amorphous Silicon」Jpn.J.Appl.Phys.25,L949(1986)
【0006】
また、前記特許文献に記載されているように、北陸先端科学技術大学の松村氏によって、荷電粒子に替わって、加熱されたタングステンワイヤ等の触媒作用により原料ガスを分解してラジカルを生成し反応に供するcat(catalytic;触媒)−CVD法が開発された。
【0007】
【発明が解決しようとする課題】
こうした絶縁膜を形成する際に、反応性スパッタリング法やプラズマCVD法では、荷電粒子を用いた原料ガスの化学反応により膜が形成され、半導体表面がエネルギーの大きな荷電粒子に晒されるために、半導体表面がダメージを受ける。こうして生じたダメージ層は、電子素子の表面リークや光素子の非発光再結合中心を誘起し、素子劣化を招くことになる。
【0008】
cat−CVD法では、荷電粒子が発生しないため、荷電粒子によるダメージを回避して低温でダメージの少ない成膜が可能であり、基板温度300℃以下の低温で良質な窒化シリコン膜が得られるようになっている。しかし、cat−CVD法では、現在のところ、化合物半導体用保護膜として、アンモニアとシランを原料とした窒化シリコン(SiN)膜の形成が実現しているが、窒化シリコン膜以外の絶縁膜の形成は実現していない。
【0009】
これは、千数百℃という高温に加熱されたタングステンを触媒として用いているため、酸素を含む原料ガスを用いるとタングステンが酸化し劣化することにより酸化膜の形成は原理的に困難であるという理由による。また、窒化シリコン膜形成の場合でも、長期的には原料ガスのシランとタングステンが反応するので、タングステンが劣化してしまうという問題がある。加えて、cat−CVD法による窒化シリコンをIII−V族化合物半導体基板上に形成した場合には、大きな応力が基板に加わることから最適な材料とはいえない。
【0010】
このように、半導体素子の保護膜形成技術は素子の信頼性を決定付ける重要な技術であるが、従来のIII−V族化合物半導体の保護膜については、従来シリコンプロセスで開発された絶縁膜が流用されており、前述したように、スパッタリング法或いはプラズマCVD法による窒化シリコン、酸化シリコン、酸化アルミニウム、窒化アルミニウムには、荷電粒子により生じたダメージ層に起因する素子劣化の問題があり、cat−CVD法による窒化シリコンには応力の問題があり、化合物半導体基板に対して低応力・低界面準位密度を両立させる絶縁膜が得られていなかった。
【0011】
本発明の課題は、これらの問題を解決し、化合物半導体の特性に合致した高信頼性の保護膜として用いることができる絶縁膜の形成を可能とする技術を提供することにある。
本発明の前記ならびにその他の課題と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【0012】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
本発明は、上記課題である、絶縁膜形成時における基板ダメージの問題、基板に対する応力の問題、cat−CVD法における窒化シリコン以外の絶縁膜形成が困難という問題に対して、新奇の材料を用いることにより回避するものであり、III−V族化合物半導体基板に半導体素子を形成した半導体装置において、前記半導体基板に形成される絶縁膜として窒素及びリンを主成分とする絶縁膜を有する。
【0013】
また、III−V族化合物半導体基板に形成した半導体素子を有する半導体装置の製造方法において、前記半導体素子の絶縁膜として窒素及びリンを主成分とする絶縁膜を、窒素を含むガス及びリンを含むガスを原料として気相反応により形成する。
この窒化リン膜という全く新奇な絶縁膜を用いることにより、従来の絶縁膜に比して、低応力・低界面準位密度の絶縁膜の形成を可能とし、化合物半導体に適した高信頼性プロセスを構築することが可能となる。
【0014】
以下、本発明の実施の形態を説明する。
なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【0015】
【発明の実施の形態】
(実施の形態1)
前述の如く、荷電粒子を用いた成膜方法では、基板へのダメージの問題があるため、本発明者等は、窒化シリコン以外の窒化物を中心とした材料について探索した結果、窒化リン(PN)膜のcat−CVD法による成膜に成功した。以下、窒化リン膜の成膜方法に関して詳しく説明する。
【0016】
図1は、窒化リン膜の成膜に用いるcat−CVD法を用いた成膜装置を示す概念図である。このcat−CVD装置では、反応原料ガス導入装置1より窒素原料であるアンモニア(NH3)ガス及びリン原料であるホスフィン(PH3)をシャワー状ノズル2に導入し、導入されたガスがシャワー状ノズル2から分散されてタングステンワイヤ3に照射される。
【0017】
この時、タングステンワイヤ3は通電によって1500℃程度に保持されており、導入されたガスは、タングステンワイヤの触媒作用により分解されるが、分解の初期ではクラッキングが不安定なため、安定化するまでシャッタ4を閉じて半導体基板5への照射は行なわず、安定化した後にシャッタ4を開いて、分解種が半導体基板5表面に照射され反応に供される。
【0018】
この時半導体基板5は、基板ヒータ6及び水冷サセプタ7により温度制御されており、200℃に保持されている。ホスフィンは、シランとは異なりタングステンワイヤと反応することがないため、タングステンワイヤの劣化は殆ど認められなかった。こうして形成された窒化リン膜は、ラザフォード後方散乱(RBS)法により組成分析した結果、組成比は、N:P=5:3であり、膜中の水素濃度は約3%であった。
【0019】
また、RBS法により密度分析を行なった結果、窒化リン膜の密度は、3.0g/cm3であった。応力は、InP或いはGaAs基板上に成膜した窒化シリコン膜が1.0Gpaであったのに対し、窒化リン膜では約0.1Gpaと極めて低い応力となっている。この結果から、cat−CVD法により形成した窒化リン膜は、化合物半導体基板上で低応力が実現できることを示すものである。
【0020】
更に、半導体基板表面の性質を調べるため、容量電圧(C−V)法により半導体/絶縁膜界面の界面準位密度を調べたところ、SiN/InP界面において5×1011eV−1cm−2であったが、PN/InP界面においては、6×1010eV−1cm−2でまで減少させることができた。また、基板をGaAsとした場合には、SiN/GaAs界面では4×1012eV−1cm−2であったのに対し、PN/GaAs界面では、7×1011eV−1cm−2まで界面準位密度を低下させることができた。これらの結果から、cat−CVD法により形成した窒化リン膜は、化合物半導体基板特にInP上で低準位密度が実現できることを示すものである。
【0021】
また、リンの原料ガスとして用いたホスフィンについては、毒性が強いため慎重な管理が必要になるという問題があるが、毒性の低いターシャリブチルホスフィン:TBP(tertiarybuthylphosphine、t−C4H9PH2)を用いて成膜した結果、ホスフィンと同等の窒化リン膜が形成されることを確認した。
【0022】
他にリンの原料ガスとしては、トリメチルホスフィン:TMP(trimethylphosphine、P(CH3)3)、或いはトリスジメチルアミノホスフィン:TDMAP(trisdimethylaminophosphin、P[(CH3)2N]3)、或いはビスジメチルアミノホスフィンクロライド:BDMAPC(bisdimethylaminophosphinechloride、P[(CH3)2N]2Cl)を用いた窒化リン膜の成膜が可能である。これらの原料ガスでは、ホスフィンに比してコストは上昇するが、P−H基をもたないためホスフィンに比して毒性が極めて低い利点がある。
【0023】
続いて、n型InP(001)基板を用いた実際の成膜例について説明する。図2に示すのは本例で用いた成膜装置の平面図である。成膜装置は、基板搬送室11の周囲に、2種類の絶縁膜を形成するために2つのcat−CVDチャンバ12,13、ECRプラズマCVDチャンバ14、光電子分光装置(XPS)を備えた分析室15の各処理室及び真空状態の各処理室が大気圧の外部に対して気密性を保つために設けられているロードロック室16を配置したマルチチャンバ構成となっており、ロードロック室16内に搬送されたカセットに収納された複数枚のウェハ17を順次連続して基板搬送室に設置したロボットアーム18によって、各処理室間を搬送され、処理後ロボットアーム18によってロードロック室16内のカセットに回収される構成となっている。
【0024】
ロードロック室16は、ターボ分子ポンプにより排気され、到達真空度は2×10−6Paである。基板搬送室11はターボ分子ポンプ及びイオンポンプにより排気され、到達真空度は6×10−7Paである。cat−CVDチャンバ12,13及びECRプラズマCVDチャンバ14のチャンバ内面は複合電界研磨を施し、大容量の複合分子ポンプにより排気し、到達真空度は3×10−7Paである。また、分析室15は、イオンポンプにより排気され、到達真空度は7×10−8Paである。
【0025】
cat−CVDチャンバ12,13には、図1に示した構成のcat−CVD装置が配置されており、図1に示す水冷サセプタ7、ヒータ6により基板温度が制御される。チャンバ12は窒化リン膜形成用であり、反応ガスとしてNH3及びTDMAPを導入し、チャンバ13は窒化リン膜以外の窒化膜成膜用であり、NH3及びSiH4を導入した。
【0026】
この装置を用いた成膜では、n型InP(001)のウェハ17は、ロードロックチャンバ11から装置に導入する。まず、基板温度を200℃に設定された窒化リンの成膜用のcat−CVDチャンバ12に搬送されて、NH3及びTDMAPを用いて、図3に示すn型InP半導体基板21表面に、図4に示すように膜厚10nmの窒化リン膜22を形成した。続いて、cat−CVDチャンバ13にウェハ17を搬送し、図5に示すように膜厚100nmのSiN膜23を形成した。同様にして、別の試料では、膜厚10nmの窒化リン膜22形成後にECRプラズマCVDチャンバ14にウェハ17を搬送し、図6に示すように膜厚100nmのSiO膜24を形成した。
【0027】
こうして成膜した各試料の応力及び界面準位密度を調べたところ、窒化リン膜22上にSiN膜23を成膜した試料では応力は約0.2GPa、窒化リン膜22上にSiO膜24を成膜した試料では、約0.08GPaであった。界面準位密度は、SiN/PN膜積層及びSiO/PN膜積層試料の何れも4×1010eV−1cm−2という極めて低い値を示した。
【0028】
また、半導体基板21をn型GaAs(001)とした場合においては、界面準位密度は、SiN/PN膜積層及びSiO/PN膜積層試料の何れも5×1011eV−1cm−2であった。また、RBS法により窒化リン膜の組成分析を行なった結果、膜中の水素密度は約1%であった。この結果は、ホスフィンをリン原料に用いた場合に比して、TDMAPを原料ガスとした場合には膜中の水素量を低減できることを示している。
【0029】
なお、窒化リン膜22上に積層される絶縁膜としては前述したシリコンの窒化膜或いは酸化膜の他に、アルミニュウムの窒化膜或いは酸化膜を用いるのも本発明は有効である。
【0030】
(実施の形態2)
本発明の他の実施の形態について図7乃至図10を用いて説明する。本実施の形態の成膜に用いた装置は前述した実施の形態の成膜に用いられた装置と同一であり、窒化リン膜の原料ガスとしてNH3及びBDMAPCを用い、半導体基板には、n型GaAs(001)を用いた。
【0031】
本実施の形態では、図7に示すように半導体基板31の表面に自然酸化膜32が形成されたウェハ17を窒化リン膜用のcat−CVDチャンバ12に搬送し、まず、1500℃に加熱したタングステンワイヤ3でクラッキングしたNH3を基板温度300℃でウェハ17に5分間照射した。続いて、BDMAPCのみを5分間照射した。続いて、図2に示した分析室15にウェハ17を搬送しXPS分析を行なったところ、GaAs基板31上の自然酸化膜32はクラッキングされた原料ガスの分解種であるラジカルにより除去され、図8に示すように清浄なGaAs表面が形成されていることが明らかとなった。
【0032】
続いて、cat−CVDチャンバ12にウェハ17を搬送し、図9に示すように膜厚5nmの窒化リン膜33を形成した。続いてECRプラズマCVDチャンバ14にウェハ17を搬送し、図10に示すように膜厚100nmのSiN膜34を積層した。こうして作製したSiN/PN/GaAs基板構造で界面準位密度を測定したところ、自然酸化膜の除去効果により界面準位密度は、3×1011eV−1cm−2となった。
【0033】
本実施例では、GaAs表面に関して説明したが、GaAs基板上或いはInP基板上にエピタキシャル成長したIII−V族化合物混晶半導体結晶表面においても同等の効果が得られることは言うまでもない。
【0034】
(実施の形態3)
本発明の他の実施の形態について図11乃至図15を用いて説明する。本実施の形態の成膜に用いた装置は前述した実施の形態の成膜に用いられた装置と同一であり、窒化リン膜の原料ガスとしてNH3及びBDMAPCを用い、半導体基板には、n型GaAs(001)を用いた。
【0035】
本実施の形態では、前述した実施の形態と同様に、図11に示すように半導体基板41の表面に自然酸化膜42が形成されたウェハ17を窒化リン膜用のcat−CVDチャンバ12に搬送し、まず、1500℃に加熱したタングステンワイヤ3でクラッキングしたNH3を基板温度300℃でウェハ17に5分間照射し、続いてBDMAPCのみを5分間照射して、図12に示すように自然酸化膜42を除去して清浄なGaAs表面を形成する。
【0036】
引き続き、チャンバ12内でクラッキングしたNH3を基板温度300℃にて20分照射する。分析室15にウェハ17を搬送しXPS分析を行なったところ、この処理によりGaAs基板41表面には、図13に示すように1〜2nmのGaAs窒化層43が形成されていることが確認された。即ち、GaAs基板41表面では直接窒化反応が生じ、GaAs窒化層43とGaAs基板41の界面は、元のGaAs基板41の内部に形成されることとなる。
【0037】
続いて、cat−CVDチャンバ12にウェハ17を搬送し、図14に示すように膜厚5nmの窒化リン膜44を形成した。続いてECRプラズマCVDチャンバ14にウェハ17を搬送し、図15に示すように膜厚100nmのSiN膜45を積層した。こうして形成したSiN/PN/GaAs窒化層/GaAs基板構造について界面準位密度を測定したところ、界面準位密度は、自然酸化膜の除去効果及びGaAs表面窒化効果により、9×1010eV−1cm−2まで低減された。これは、GaAs基板上或いはInP基板上にエピタキシャル成長したIII−V族化合物混晶半導体結晶表面においても同等の効果が得られることは言うまでもない。
【0038】
以上、本発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【0039】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
(1)本発明によれば、III−V族化合物半導体基板に窒化リンの絶縁膜を形成することができるという効果がある。
(2)本発明によれば、上記効果(1)により、III−V族半導体/絶縁膜構造において、従来の構造に比して応力を低減することができるという効果がある。
(3)本発明によれば、上記効果(1)により、III−V族半導体/絶縁膜構造において、従来の構造に比して界面準位密度を低減することができるという効果がある。
(4)本発明によれば、上記効果(2)(3)により、半導体素子の信頼性を大幅に向上させることができるという効果がある。
【図面の簡単な説明】
【図1】本発明の一実施の形態に用いられるcat−CVD法の成膜装置を示す概念図である。
【図2】本発明の一実施の形態に用いられる成膜装置の平面図である。
【図3】本発明の一実施の形態である半導体装置の製造方法を工程毎に示す縦断面図である。
【図4】本発明の一実施の形態である半導体装置の製造方法を工程毎に示す縦断面図である。
【図5】本発明の一実施の形態である半導体装置の製造方法を工程毎に示す縦断面図である。
【図6】本発明の一実施の形態である半導体装置の製造方法を工程毎に示す縦断面図である。
【図7】本発明の他の実施の形態である半導体装置の製造方法を工程毎に示す縦断面図である。
【図8】本発明の他の実施の形態である半導体装置の製造方法を工程毎に示す縦断面図である。
【図9】本発明の他の実施の形態である半導体装置の製造方法を工程毎に示す縦断面図である。
【図10】本発明の他の実施の形態である半導体装置の製造方法を工程毎に示す縦断面図である。
【図11】本発明の他の実施の形態である半導体装置の製造方法を工程毎に示す縦断面図である。
【図12】本発明の他の実施の形態である半導体装置の製造方法を工程毎に示す縦断面図である。
【図13】本発明の他の実施の形態である半導体装置の製造方法を工程毎に示す縦断面図である。
【図14】本発明の他の実施の形態である半導体装置の製造方法を工程毎に示す縦断面図である。
【図15】本発明の他の実施の形態である半導体装置の製造方法を工程毎に示す縦断面図である。
【符号の説明】
1…反応原料ガス導入装置、2…シャワー状ノズル、3…タングステンワイヤ、4…シャッタ、5…半導体基板、6…基板ヒータ、7…水冷サセプタ、11…基板搬送室、12,13…cat−CVDチャンバ、14…ECRプラズマCVDチャンバ、15…分析室、16…ロードロック室、17…ウェハ、18…ロボットアーム、21,31,41…半導体基板、22,33,44…窒化リン膜、23,34,45…SiN膜、24…SiO膜、32,42…自然酸化膜、43…GaAs窒化層。
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特に、III−V族化合物半導体素子に形成した絶縁膜に起因する半導体表面損傷の防止、半導体−絶縁膜界面における界面準位密度の低減、半導体−絶縁膜間の応力の低減を可能とする技術に関するものである。
【0002】
【従来の技術】
半導体装置の製造では、半導体ウェハの素子形成領域に、半導体素子或いは配線パターンを一括して形成して所定の回路を構成し、こうした回路は保護膜となる絶縁膜によって被覆して、水分の浸入等による素子或いは配線の経時的な変化を防止している。
【0003】
従来、GaAs系或いはInP系等のIII−V族化合物半導体基板に形成された電子素子及び光素子には、半導体表面保護膜として、酸化シリコン(SiO)、窒化シリコン(SiN)、酸化アルミニウム(AlO)、窒化アルミニウム(AlN)等の絶縁膜が用いられている。また、これらの絶縁膜には、基板を構成する化合物半導体表面がシリコンに比して低温で熱分解してしまうので、これを防止するために300℃以下の低温成膜が要請されている。
【0004】
このため、シリコンプロセスにおいて主に用いられている熱CVD法では、低温で良質な膜を形成することが困難なため、化合物半導体プロセスにおいては、熱に替わって荷電粒子により低温で化学反応を促進する反応性スパッタリング法、電子サイクロトロン共鳴(ECR)スパッタリング法、ECR−プラズマCVD法が主に用いられている。
【0005】
【特許文献】
「Catalytic Chemical Vapor Deposition(Cat−CVD) Method producing High Quality Hydrogenated Amorphous Silicon」Jpn.J.Appl.Phys.25,L949(1986)
【0006】
また、前記特許文献に記載されているように、北陸先端科学技術大学の松村氏によって、荷電粒子に替わって、加熱されたタングステンワイヤ等の触媒作用により原料ガスを分解してラジカルを生成し反応に供するcat(catalytic;触媒)−CVD法が開発された。
【0007】
【発明が解決しようとする課題】
こうした絶縁膜を形成する際に、反応性スパッタリング法やプラズマCVD法では、荷電粒子を用いた原料ガスの化学反応により膜が形成され、半導体表面がエネルギーの大きな荷電粒子に晒されるために、半導体表面がダメージを受ける。こうして生じたダメージ層は、電子素子の表面リークや光素子の非発光再結合中心を誘起し、素子劣化を招くことになる。
【0008】
cat−CVD法では、荷電粒子が発生しないため、荷電粒子によるダメージを回避して低温でダメージの少ない成膜が可能であり、基板温度300℃以下の低温で良質な窒化シリコン膜が得られるようになっている。しかし、cat−CVD法では、現在のところ、化合物半導体用保護膜として、アンモニアとシランを原料とした窒化シリコン(SiN)膜の形成が実現しているが、窒化シリコン膜以外の絶縁膜の形成は実現していない。
【0009】
これは、千数百℃という高温に加熱されたタングステンを触媒として用いているため、酸素を含む原料ガスを用いるとタングステンが酸化し劣化することにより酸化膜の形成は原理的に困難であるという理由による。また、窒化シリコン膜形成の場合でも、長期的には原料ガスのシランとタングステンが反応するので、タングステンが劣化してしまうという問題がある。加えて、cat−CVD法による窒化シリコンをIII−V族化合物半導体基板上に形成した場合には、大きな応力が基板に加わることから最適な材料とはいえない。
【0010】
このように、半導体素子の保護膜形成技術は素子の信頼性を決定付ける重要な技術であるが、従来のIII−V族化合物半導体の保護膜については、従来シリコンプロセスで開発された絶縁膜が流用されており、前述したように、スパッタリング法或いはプラズマCVD法による窒化シリコン、酸化シリコン、酸化アルミニウム、窒化アルミニウムには、荷電粒子により生じたダメージ層に起因する素子劣化の問題があり、cat−CVD法による窒化シリコンには応力の問題があり、化合物半導体基板に対して低応力・低界面準位密度を両立させる絶縁膜が得られていなかった。
【0011】
本発明の課題は、これらの問題を解決し、化合物半導体の特性に合致した高信頼性の保護膜として用いることができる絶縁膜の形成を可能とする技術を提供することにある。
本発明の前記ならびにその他の課題と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【0012】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
本発明は、上記課題である、絶縁膜形成時における基板ダメージの問題、基板に対する応力の問題、cat−CVD法における窒化シリコン以外の絶縁膜形成が困難という問題に対して、新奇の材料を用いることにより回避するものであり、III−V族化合物半導体基板に半導体素子を形成した半導体装置において、前記半導体基板に形成される絶縁膜として窒素及びリンを主成分とする絶縁膜を有する。
【0013】
また、III−V族化合物半導体基板に形成した半導体素子を有する半導体装置の製造方法において、前記半導体素子の絶縁膜として窒素及びリンを主成分とする絶縁膜を、窒素を含むガス及びリンを含むガスを原料として気相反応により形成する。
この窒化リン膜という全く新奇な絶縁膜を用いることにより、従来の絶縁膜に比して、低応力・低界面準位密度の絶縁膜の形成を可能とし、化合物半導体に適した高信頼性プロセスを構築することが可能となる。
【0014】
以下、本発明の実施の形態を説明する。
なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【0015】
【発明の実施の形態】
(実施の形態1)
前述の如く、荷電粒子を用いた成膜方法では、基板へのダメージの問題があるため、本発明者等は、窒化シリコン以外の窒化物を中心とした材料について探索した結果、窒化リン(PN)膜のcat−CVD法による成膜に成功した。以下、窒化リン膜の成膜方法に関して詳しく説明する。
【0016】
図1は、窒化リン膜の成膜に用いるcat−CVD法を用いた成膜装置を示す概念図である。このcat−CVD装置では、反応原料ガス導入装置1より窒素原料であるアンモニア(NH3)ガス及びリン原料であるホスフィン(PH3)をシャワー状ノズル2に導入し、導入されたガスがシャワー状ノズル2から分散されてタングステンワイヤ3に照射される。
【0017】
この時、タングステンワイヤ3は通電によって1500℃程度に保持されており、導入されたガスは、タングステンワイヤの触媒作用により分解されるが、分解の初期ではクラッキングが不安定なため、安定化するまでシャッタ4を閉じて半導体基板5への照射は行なわず、安定化した後にシャッタ4を開いて、分解種が半導体基板5表面に照射され反応に供される。
【0018】
この時半導体基板5は、基板ヒータ6及び水冷サセプタ7により温度制御されており、200℃に保持されている。ホスフィンは、シランとは異なりタングステンワイヤと反応することがないため、タングステンワイヤの劣化は殆ど認められなかった。こうして形成された窒化リン膜は、ラザフォード後方散乱(RBS)法により組成分析した結果、組成比は、N:P=5:3であり、膜中の水素濃度は約3%であった。
【0019】
また、RBS法により密度分析を行なった結果、窒化リン膜の密度は、3.0g/cm3であった。応力は、InP或いはGaAs基板上に成膜した窒化シリコン膜が1.0Gpaであったのに対し、窒化リン膜では約0.1Gpaと極めて低い応力となっている。この結果から、cat−CVD法により形成した窒化リン膜は、化合物半導体基板上で低応力が実現できることを示すものである。
【0020】
更に、半導体基板表面の性質を調べるため、容量電圧(C−V)法により半導体/絶縁膜界面の界面準位密度を調べたところ、SiN/InP界面において5×1011eV−1cm−2であったが、PN/InP界面においては、6×1010eV−1cm−2でまで減少させることができた。また、基板をGaAsとした場合には、SiN/GaAs界面では4×1012eV−1cm−2であったのに対し、PN/GaAs界面では、7×1011eV−1cm−2まで界面準位密度を低下させることができた。これらの結果から、cat−CVD法により形成した窒化リン膜は、化合物半導体基板特にInP上で低準位密度が実現できることを示すものである。
【0021】
また、リンの原料ガスとして用いたホスフィンについては、毒性が強いため慎重な管理が必要になるという問題があるが、毒性の低いターシャリブチルホスフィン:TBP(tertiarybuthylphosphine、t−C4H9PH2)を用いて成膜した結果、ホスフィンと同等の窒化リン膜が形成されることを確認した。
【0022】
他にリンの原料ガスとしては、トリメチルホスフィン:TMP(trimethylphosphine、P(CH3)3)、或いはトリスジメチルアミノホスフィン:TDMAP(trisdimethylaminophosphin、P[(CH3)2N]3)、或いはビスジメチルアミノホスフィンクロライド:BDMAPC(bisdimethylaminophosphinechloride、P[(CH3)2N]2Cl)を用いた窒化リン膜の成膜が可能である。これらの原料ガスでは、ホスフィンに比してコストは上昇するが、P−H基をもたないためホスフィンに比して毒性が極めて低い利点がある。
【0023】
続いて、n型InP(001)基板を用いた実際の成膜例について説明する。図2に示すのは本例で用いた成膜装置の平面図である。成膜装置は、基板搬送室11の周囲に、2種類の絶縁膜を形成するために2つのcat−CVDチャンバ12,13、ECRプラズマCVDチャンバ14、光電子分光装置(XPS)を備えた分析室15の各処理室及び真空状態の各処理室が大気圧の外部に対して気密性を保つために設けられているロードロック室16を配置したマルチチャンバ構成となっており、ロードロック室16内に搬送されたカセットに収納された複数枚のウェハ17を順次連続して基板搬送室に設置したロボットアーム18によって、各処理室間を搬送され、処理後ロボットアーム18によってロードロック室16内のカセットに回収される構成となっている。
【0024】
ロードロック室16は、ターボ分子ポンプにより排気され、到達真空度は2×10−6Paである。基板搬送室11はターボ分子ポンプ及びイオンポンプにより排気され、到達真空度は6×10−7Paである。cat−CVDチャンバ12,13及びECRプラズマCVDチャンバ14のチャンバ内面は複合電界研磨を施し、大容量の複合分子ポンプにより排気し、到達真空度は3×10−7Paである。また、分析室15は、イオンポンプにより排気され、到達真空度は7×10−8Paである。
【0025】
cat−CVDチャンバ12,13には、図1に示した構成のcat−CVD装置が配置されており、図1に示す水冷サセプタ7、ヒータ6により基板温度が制御される。チャンバ12は窒化リン膜形成用であり、反応ガスとしてNH3及びTDMAPを導入し、チャンバ13は窒化リン膜以外の窒化膜成膜用であり、NH3及びSiH4を導入した。
【0026】
この装置を用いた成膜では、n型InP(001)のウェハ17は、ロードロックチャンバ11から装置に導入する。まず、基板温度を200℃に設定された窒化リンの成膜用のcat−CVDチャンバ12に搬送されて、NH3及びTDMAPを用いて、図3に示すn型InP半導体基板21表面に、図4に示すように膜厚10nmの窒化リン膜22を形成した。続いて、cat−CVDチャンバ13にウェハ17を搬送し、図5に示すように膜厚100nmのSiN膜23を形成した。同様にして、別の試料では、膜厚10nmの窒化リン膜22形成後にECRプラズマCVDチャンバ14にウェハ17を搬送し、図6に示すように膜厚100nmのSiO膜24を形成した。
【0027】
こうして成膜した各試料の応力及び界面準位密度を調べたところ、窒化リン膜22上にSiN膜23を成膜した試料では応力は約0.2GPa、窒化リン膜22上にSiO膜24を成膜した試料では、約0.08GPaであった。界面準位密度は、SiN/PN膜積層及びSiO/PN膜積層試料の何れも4×1010eV−1cm−2という極めて低い値を示した。
【0028】
また、半導体基板21をn型GaAs(001)とした場合においては、界面準位密度は、SiN/PN膜積層及びSiO/PN膜積層試料の何れも5×1011eV−1cm−2であった。また、RBS法により窒化リン膜の組成分析を行なった結果、膜中の水素密度は約1%であった。この結果は、ホスフィンをリン原料に用いた場合に比して、TDMAPを原料ガスとした場合には膜中の水素量を低減できることを示している。
【0029】
なお、窒化リン膜22上に積層される絶縁膜としては前述したシリコンの窒化膜或いは酸化膜の他に、アルミニュウムの窒化膜或いは酸化膜を用いるのも本発明は有効である。
【0030】
(実施の形態2)
本発明の他の実施の形態について図7乃至図10を用いて説明する。本実施の形態の成膜に用いた装置は前述した実施の形態の成膜に用いられた装置と同一であり、窒化リン膜の原料ガスとしてNH3及びBDMAPCを用い、半導体基板には、n型GaAs(001)を用いた。
【0031】
本実施の形態では、図7に示すように半導体基板31の表面に自然酸化膜32が形成されたウェハ17を窒化リン膜用のcat−CVDチャンバ12に搬送し、まず、1500℃に加熱したタングステンワイヤ3でクラッキングしたNH3を基板温度300℃でウェハ17に5分間照射した。続いて、BDMAPCのみを5分間照射した。続いて、図2に示した分析室15にウェハ17を搬送しXPS分析を行なったところ、GaAs基板31上の自然酸化膜32はクラッキングされた原料ガスの分解種であるラジカルにより除去され、図8に示すように清浄なGaAs表面が形成されていることが明らかとなった。
【0032】
続いて、cat−CVDチャンバ12にウェハ17を搬送し、図9に示すように膜厚5nmの窒化リン膜33を形成した。続いてECRプラズマCVDチャンバ14にウェハ17を搬送し、図10に示すように膜厚100nmのSiN膜34を積層した。こうして作製したSiN/PN/GaAs基板構造で界面準位密度を測定したところ、自然酸化膜の除去効果により界面準位密度は、3×1011eV−1cm−2となった。
【0033】
本実施例では、GaAs表面に関して説明したが、GaAs基板上或いはInP基板上にエピタキシャル成長したIII−V族化合物混晶半導体結晶表面においても同等の効果が得られることは言うまでもない。
【0034】
(実施の形態3)
本発明の他の実施の形態について図11乃至図15を用いて説明する。本実施の形態の成膜に用いた装置は前述した実施の形態の成膜に用いられた装置と同一であり、窒化リン膜の原料ガスとしてNH3及びBDMAPCを用い、半導体基板には、n型GaAs(001)を用いた。
【0035】
本実施の形態では、前述した実施の形態と同様に、図11に示すように半導体基板41の表面に自然酸化膜42が形成されたウェハ17を窒化リン膜用のcat−CVDチャンバ12に搬送し、まず、1500℃に加熱したタングステンワイヤ3でクラッキングしたNH3を基板温度300℃でウェハ17に5分間照射し、続いてBDMAPCのみを5分間照射して、図12に示すように自然酸化膜42を除去して清浄なGaAs表面を形成する。
【0036】
引き続き、チャンバ12内でクラッキングしたNH3を基板温度300℃にて20分照射する。分析室15にウェハ17を搬送しXPS分析を行なったところ、この処理によりGaAs基板41表面には、図13に示すように1〜2nmのGaAs窒化層43が形成されていることが確認された。即ち、GaAs基板41表面では直接窒化反応が生じ、GaAs窒化層43とGaAs基板41の界面は、元のGaAs基板41の内部に形成されることとなる。
【0037】
続いて、cat−CVDチャンバ12にウェハ17を搬送し、図14に示すように膜厚5nmの窒化リン膜44を形成した。続いてECRプラズマCVDチャンバ14にウェハ17を搬送し、図15に示すように膜厚100nmのSiN膜45を積層した。こうして形成したSiN/PN/GaAs窒化層/GaAs基板構造について界面準位密度を測定したところ、界面準位密度は、自然酸化膜の除去効果及びGaAs表面窒化効果により、9×1010eV−1cm−2まで低減された。これは、GaAs基板上或いはInP基板上にエピタキシャル成長したIII−V族化合物混晶半導体結晶表面においても同等の効果が得られることは言うまでもない。
【0038】
以上、本発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【0039】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
(1)本発明によれば、III−V族化合物半導体基板に窒化リンの絶縁膜を形成することができるという効果がある。
(2)本発明によれば、上記効果(1)により、III−V族半導体/絶縁膜構造において、従来の構造に比して応力を低減することができるという効果がある。
(3)本発明によれば、上記効果(1)により、III−V族半導体/絶縁膜構造において、従来の構造に比して界面準位密度を低減することができるという効果がある。
(4)本発明によれば、上記効果(2)(3)により、半導体素子の信頼性を大幅に向上させることができるという効果がある。
【図面の簡単な説明】
【図1】本発明の一実施の形態に用いられるcat−CVD法の成膜装置を示す概念図である。
【図2】本発明の一実施の形態に用いられる成膜装置の平面図である。
【図3】本発明の一実施の形態である半導体装置の製造方法を工程毎に示す縦断面図である。
【図4】本発明の一実施の形態である半導体装置の製造方法を工程毎に示す縦断面図である。
【図5】本発明の一実施の形態である半導体装置の製造方法を工程毎に示す縦断面図である。
【図6】本発明の一実施の形態である半導体装置の製造方法を工程毎に示す縦断面図である。
【図7】本発明の他の実施の形態である半導体装置の製造方法を工程毎に示す縦断面図である。
【図8】本発明の他の実施の形態である半導体装置の製造方法を工程毎に示す縦断面図である。
【図9】本発明の他の実施の形態である半導体装置の製造方法を工程毎に示す縦断面図である。
【図10】本発明の他の実施の形態である半導体装置の製造方法を工程毎に示す縦断面図である。
【図11】本発明の他の実施の形態である半導体装置の製造方法を工程毎に示す縦断面図である。
【図12】本発明の他の実施の形態である半導体装置の製造方法を工程毎に示す縦断面図である。
【図13】本発明の他の実施の形態である半導体装置の製造方法を工程毎に示す縦断面図である。
【図14】本発明の他の実施の形態である半導体装置の製造方法を工程毎に示す縦断面図である。
【図15】本発明の他の実施の形態である半導体装置の製造方法を工程毎に示す縦断面図である。
【符号の説明】
1…反応原料ガス導入装置、2…シャワー状ノズル、3…タングステンワイヤ、4…シャッタ、5…半導体基板、6…基板ヒータ、7…水冷サセプタ、11…基板搬送室、12,13…cat−CVDチャンバ、14…ECRプラズマCVDチャンバ、15…分析室、16…ロードロック室、17…ウェハ、18…ロボットアーム、21,31,41…半導体基板、22,33,44…窒化リン膜、23,34,45…SiN膜、24…SiO膜、32,42…自然酸化膜、43…GaAs窒化層。
Claims (8)
- III−V族化合物半導体基板に半導体素子を形成した半導体装置において、前記半導体基板に形成される絶縁膜として窒素及びリンを主成分とする絶縁膜を有することを特徴とする半導体装置。
- III−V族化合物半導体基板に形成した半導体素子を有する半導体装置の製造方法において、前記半導体素子の絶縁膜として窒素及びリンを主成分とする絶縁膜を、窒素を含むガス及びリンを含むガスを原料として気相反応により形成されることを特徴とする半導体素子絶縁膜の製造方法。
- 前記原料ガスの分解に、加熱された高融点金属ワイヤを用いることを特徴とする請求項2に記載の半導体装置の製造方法。
- 前記高融点金属ワイヤがタングステンであることを特徴とする請求項3に記載の半導体装置の製造方法。
- 前記原料ガスとして、窒素を含む原料ガスであるアンモニアガス、及びリンを含む原料ガスである、ホスフィン或いはトリメチルホスフィン或いはターシャリブチルホスフィン或いはトリスジメチルアミノホスフィン或いはビスジメチルアミノホスフィンクロライドを用いることを特徴とする請求項2乃至請求項4の何れか一項に記載の半導体装置の製造方法。
- クラッキングされたアンモニアから発生した原子或いは分子ラジカルのみを半導体基板表面に照射した後に前記絶縁膜を形成することを特徴とする請求項5に記載の半導体装置の製造方法。
- 前記絶縁膜の上にシリコン或いはアルミニュウムを主成分とする酸化膜或いは窒化膜を形成することを特徴とする請求項2乃至請求項6の何れか一項に記載の半導体装置の製造方法。
- 真空で連結された2つのチャンバ間で半導体基板を搬送して、前記絶縁膜及び前記酸化膜或いは窒化膜を形成することを特徴とする請求項7に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002314357A JP2004152863A (ja) | 2002-10-29 | 2002-10-29 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002314357A JP2004152863A (ja) | 2002-10-29 | 2002-10-29 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004152863A true JP2004152863A (ja) | 2004-05-27 |
Family
ID=32458688
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002314357A Pending JP2004152863A (ja) | 2002-10-29 | 2002-10-29 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004152863A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012104808A (ja) * | 2010-10-14 | 2012-05-31 | Dainippon Screen Mfg Co Ltd | 熱処理装置および熱処理方法 |
JP2015074786A (ja) * | 2013-10-04 | 2015-04-20 | 株式会社Adeka | 薄膜形成用原料、薄膜の製造方法及び新規リン化合物 |
-
2002
- 2002-10-29 JP JP2002314357A patent/JP2004152863A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012104808A (ja) * | 2010-10-14 | 2012-05-31 | Dainippon Screen Mfg Co Ltd | 熱処理装置および熱処理方法 |
JP2015074786A (ja) * | 2013-10-04 | 2015-04-20 | 株式会社Adeka | 薄膜形成用原料、薄膜の製造方法及び新規リン化合物 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5455622B2 (ja) | 電界効果トランジスタのゲート誘電体の製造方法 | |
US6348420B1 (en) | Situ dielectric stacks | |
KR100660890B1 (ko) | Ald를 이용한 이산화실리콘막 형성 방법 | |
US6165916A (en) | Film-forming method and film-forming apparatus | |
US7601648B2 (en) | Method for fabricating an integrated gate dielectric layer for field effect transistors | |
TW202035764A (zh) | 選擇性沉積氮化矽層之方法及包括經選擇性沉積氮化矽層之結構 | |
JP3737221B2 (ja) | 薄膜作成方法及び薄膜作成装置 | |
US20070093012A1 (en) | Method for fabricating a gate dielectric of a field effect transistor | |
US20140273530A1 (en) | Post-Deposition Treatment Methods For Silicon Nitride | |
US20080292798A1 (en) | Boron nitride and boron nitride-derived materials deposition method | |
JP2006511946A (ja) | 高品質の低温窒化シリコン膜を形成するための方法及び装置 | |
JPH0677150A (ja) | 表面感受性を低減したオゾン/teos酸化シリコン膜の堆積方法 | |
US5336361A (en) | Method of manufacturing an MIS-type semiconductor device | |
JP4823952B2 (ja) | 半導体装置の製造方法 | |
JP2004152863A (ja) | 半導体装置及びその製造方法 | |
JP3718297B2 (ja) | 薄膜作製方法および薄膜作製装置 | |
JP2004103688A (ja) | 絶縁膜の形成方法およびゲート絶縁膜 | |
KR100329745B1 (ko) | 알루미나를 사용한 게이트 절연막 형성방법 | |
KR100594626B1 (ko) | 원자층 증착법을 이용한 질화막의 형성 방법 | |
EP4163955A1 (en) | Sic semiconductor element manufacturing method and sic semiconductor element | |
JPS6380525A (ja) | 被膜形成方法 | |
JPH05213695A (ja) | ダイヤモンド薄膜の堆積方法 | |
US20210028013A1 (en) | Surface Roughness for Flowable CVD Film | |
JPS6236632B2 (ja) | ||
JP2695778B2 (ja) | 薄膜形成方法 |