JPH0680629B2 - パタ−ン形成方法 - Google Patents

パタ−ン形成方法

Info

Publication number
JPH0680629B2
JPH0680629B2 JP59256654A JP25665484A JPH0680629B2 JP H0680629 B2 JPH0680629 B2 JP H0680629B2 JP 59256654 A JP59256654 A JP 59256654A JP 25665484 A JP25665484 A JP 25665484A JP H0680629 B2 JPH0680629 B2 JP H0680629B2
Authority
JP
Japan
Prior art keywords
substrate
electron beam
deposited
pattern
wci
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59256654A
Other languages
English (en)
Other versions
JPS61134020A (ja
Inventor
真二 松井
克己 森
進 麻多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP59256654A priority Critical patent/JPH0680629B2/ja
Publication of JPS61134020A publication Critical patent/JPS61134020A/ja
Publication of JPH0680629B2 publication Critical patent/JPH0680629B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electron Beam Exposure (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電子ビームを用いたパターン形成方法に関する
ものである。
〔従来の技術〕 超LSIレベルの高密度集積回路の製造に伴い,パターン
の微細化が要求され、1μm以下の寸法を十分制御して
パターン形成することが必要となってきており、このた
めリングラフィー手段として、光学的方法から電子ビー
ムの直接描画方法へと移行してきている。第3図(a)
〜(c)に従来技術である電子ビームリソグラフィー技
術を示す。第3図(a)において、基板32上に、電子ビ
ームに感応する、例えばPMMA(ポリメチリメタクリレー
ト)や、PGMA(ポリグリシキルメタクリレート)等の電
子ビームレジスト31をスピン塗布し、プリベイクする。
次に第3図(b)として、集束した電子ビームをレジス
ト31上に照射する。レジスト31内部には、その照射部に
蓄積エネルギーの潜像が形成される。最後に第3図
(c)として、現像プロセスを経て、潜像部が除去され
る。
〔発明が解決しようとする問題点〕
ところで、これらの電子ビーム用レジストを用いて実際
に集積回路等で使われるパターンを形成する場合に、近
接効果と現像時にウェットプロセスが必要であることが
大きな問題となっていた。すなわち、電子ビームが照射
されると、主に基板32の表面に発生した2次電子により
レジスト中で散乱された領域のレジスト感度が変化する
という近接効果と呼ばれる現象が生じ、この効果がパタ
ーンの微細化と共に顕著となり、制御性や解像度に支障
をきたしていた。又、現像がウェットプロセスであるた
め、歩留りの点でドライプロセス化が望まれている。以
上述べた様に従来の電子ビームリソグラフィー技術で
は、近接効果によりパターン精度に問題があり、又、ウ
ェットプロセスによる歩留りの低下の問題があった。
本発明は、電子ビームデポジション効果を微細加工技術
に適用し、電子ビームによる直接微細加工を行うパター
ン形成方法を提供するものである。
〔問題点を確決するための手段〕
本発明は、被加工材を表面に備えた基板上に有機高分子
膜を形成し、少なくとも堆積させるべき材料を構成元素
として含んだガスを高真空下に置かれた被堆積基板上に
流し、基板上に吸着層を形成し、基板の所望の部分に電
子ビームを照射して、電子線照射エネルギにより吸着層
を揮発性材料と不揮発性材料に分解し、不揮発性材料を
基板上に堆積してパターニングし、次いでこのパターン
をマスクとして前記高分子膜を酸素ドライエッチングす
ることを特徴とするパターン形成方法である。
〔実施例〕
以下、本発明について、実施例を示す図面を参照して説
明する。
第1図(a)〜(c)は一実施例を工程順に示す図であ
る。第1図において、基板13上にAZレジストやポリイミ
ドの様な有機高分子膜12を0.5〜2μmの厚さに塗布
し、250℃、60分程度にベイクする。次に第1図(b)
のように六塩化タングステン(WCI6)ガスを有機膜12上
に流し、且つ有機膜12上の所望の部分に電子ビームを照
射し、タングステン(W)のパターン11を形成する。次
に、第1図(c)において、パターニングされたタング
ステンパターンをマスクとして酸素リアクティブスパッ
ターエッチングにより有機膜12をエッチングする。
第2図は第1図(b)の工程に用いる電子ビームデポジ
ション装置の構成図である。本装置は電子ビーム照射系
210と、試料室208と、副試料室206と雰囲気ガス材料収
納室201とから構成されている。本実施例においてはタ
ングステンWを構成元素として含む六塩化タングステン
WCI6を雰囲気ガスとして用い、集束された電子ビーム照
射により基板上にWをデポジションさせた。WCI6202を
雰囲気ガス材料収納室201に入れ、Wをデポジションさ
せる基板205を試料台204にセットする。電子ビーム照射
系210と試料室208を10-5Torr程度以上の高真空に排気す
る。副試料室206に設けたピンホール207は副試料室206
内部と外部との差圧を保つためと、電子ビーム212をデ
ポジションさせる基板205上に照射するための通路であ
る。副試料室206と雰囲気ガス材料収納室201とは配管20
3によって接続されており、試料室208を真空排気するこ
とにより、ピンホール207を通して、副試料室208の内部
および雰囲気ガス材料収納室201内部が真空排気され
る。雰囲気ガス材料であるWCI6は大気中では固体である
が真空にひくことにより、容易に昇華し、配管203を通
し、副試料室206内に流入してその内部が雰囲気ガスで
あるWCI6で充満される。圧力は5mTorr程度である。この
様にして、基板205の雰囲気がWCI6となり、電子ビーム2
12をピンホール207を通して基板205の所望の部分に照射
することにより基板205表面上に吸着されたWCI6を分解
する。その分解の結果WCI6はWと塩素分子CI2とに分か
れる。Wは基板205上に析出する。一方CI2は揮発性ガス
であるので排出される。この様にしてWが基板205表面
の所望の部分にデポジションされる。
以上実施例では、タングステンのデポジションソースと
してWCI6を用いたが、WCI5、WF6,W(CO)6を用いても良
い。又、デポジション材としては酸素ドライエッチング
耐性があるクロム(Cr)等の他の金属やシリコン(Si)
等を用いても良い。CrのデポジションソースとしてはCr
(C6H6)2やCr(CO)6等がある。又、Siのデポジションソー
スとしてはSiCI4、SiH2CI2やSiH4等がある。
〔発明の効果〕
以上のように本発明によれば、従来の電子ビームリソグ
ラフィーの問題点であった近接効果がなくなり分解能を
向上でき、また、全ドライプロセスであるため、ウエッ
トプロセスによる歩留りの低下の問題を解消できる効果
を有するものである。
【図面の簡単な説明】
第1図(a)〜(c)は、本発明の電子ビームデポジシ
ョンにより形成されたパターンをマスクにして、有機膜
を酸素リアクティブスパッタによりエッチングする工程
のプロセスを示す断面図、第2図は電子ビームデポジシ
ョン装置の構成図、第3図は従来の電子ビームリソグラ
フィープロセスを示す断面図である。 11……パターン、12……有機高分子膜、 13……基板、212……電子ビーム
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−132132(JP,A) 特開 昭57−45234(JP,A) 特開 昭58−92216(JP,A) 特開 昭57−202740(JP,A)

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】被加工材を表面に備えた基板上に有機高分
    子膜を形成し、少なくとも堆積させるべき材料を構成元
    素として含んだガスを高真空下に置かれた被堆積基板上
    に流し、基板上に吸着層を形成し、基板の所望の部分に
    電子ビームを照射して、電子線照射エネルギにより吸着
    層を揮発性材料と不揮発性材料に分解し、不揮発性材料
    を基板上に堆積してパターニングし、次いでこのパター
    ンをマスクとして前記高分子膜を酸素ドライエッチング
    することを特徴とするパターン形成方法。
JP59256654A 1984-12-05 1984-12-05 パタ−ン形成方法 Expired - Lifetime JPH0680629B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59256654A JPH0680629B2 (ja) 1984-12-05 1984-12-05 パタ−ン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59256654A JPH0680629B2 (ja) 1984-12-05 1984-12-05 パタ−ン形成方法

Publications (2)

Publication Number Publication Date
JPS61134020A JPS61134020A (ja) 1986-06-21
JPH0680629B2 true JPH0680629B2 (ja) 1994-10-12

Family

ID=17295612

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59256654A Expired - Lifetime JPH0680629B2 (ja) 1984-12-05 1984-12-05 パタ−ン形成方法

Country Status (1)

Country Link
JP (1) JPH0680629B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2676746B2 (ja) * 1987-11-27 1997-11-17 ソニー株式会社 微細パターンの形成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5745234A (en) * 1980-08-29 1982-03-15 Mitsubishi Electric Corp Method for formation of microscopic pattern
JPS57202740A (en) * 1981-06-05 1982-12-11 Mitsubishi Electric Corp Manufacture of semiconductor device
JPS5892216A (ja) * 1981-11-27 1983-06-01 Mitsubishi Electric Corp 半導体装置の製造方法
JPS59132132A (ja) * 1983-01-17 1984-07-30 Mitsubishi Electric Corp 微細パタ−ンの形成方法

Also Published As

Publication number Publication date
JPS61134020A (ja) 1986-06-21

Similar Documents

Publication Publication Date Title
US5948570A (en) Process for dry lithographic etching
US5188706A (en) Method of manufacturing an x-ray exposure mask and device for controlling the internal stress of thin films
JPS6385553A (ja) マスク基板およびマスクパタ−ンの形成方法
JPH0261736B2 (ja)
JPS61134019A (ja) パタ−ン形成方法
Goodyear et al. High resolution inductively coupled plasma etching of 30 nm lines and spaces in tungsten and silicon
US5674409A (en) Nanolithographic method of forming fine lines
US5064748A (en) Method for anisotropically hardening a protective coating for integrated circuit manufacture
JPH0680629B2 (ja) パタ−ン形成方法
US4826754A (en) Method for anisotropically hardening a protective coating for integrated circuit manufacture
JPH0466345B2 (ja)
JP2909317B2 (ja) フォトマスク
EP0518545A1 (en) Dry lithographic etching with gaseous mixtures of oxygen and chlorine
JPS623257A (ja) マスクパタ−ンの形成方法およびこれに使用するマスク基板
JP2830007B2 (ja) パターン形成方法
JPS6065534A (ja) パタ−ン形成方法
JPS6339893B2 (ja)
JPH0542810B2 (ja)
JPS6358446A (ja) パタ−ン形成方法
JPH03192717A (ja) X線露光用マスクおよびその製造方法
EP0268595B1 (en) Pattern transfer process for fabricating integrated-circuit devices
JPH0778756A (ja) 微細パターン形成方法
JPH0638412B2 (ja) パタ−ン形成方法
JP2752022B2 (ja) 微細パターン形成方法
JP3151732B2 (ja) 位相シフトフォトマスクの欠陥修正法