JPS61134019A - パタ−ン形成方法 - Google Patents
パタ−ン形成方法Info
- Publication number
- JPS61134019A JPS61134019A JP25665384A JP25665384A JPS61134019A JP S61134019 A JPS61134019 A JP S61134019A JP 25665384 A JP25665384 A JP 25665384A JP 25665384 A JP25665384 A JP 25665384A JP S61134019 A JPS61134019 A JP S61134019A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electron beam
- thin film
- thin
- etched
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電子ビームによるパターン形成方法に関する
ものである。
ものである。
超ＬＳＩレベルの高密度集積回路の製造に伴い、パター
ンの微細化が要求され、１μ雇以下の寸法を十分制御し
てバター／を形成することが必要となってきており、こ
のためリソグラフィ一手段として光学的方法から電子ビ
ームの直接描画方法へと移行してきている。この電子ビ
ームリソグラフィーにおいては、電子ビームに感応する
、例えばＰＭＭＡ（ポリメチルメタクリレート）やＰＧ
ＭＡ Ｃポリグリシキルメタクリレート）等の電子ビー
ムレジストが用いられ、現像プロセスを経て、パターン
形成が行われていた。これらの電子ビーム用しジスト’
ｌ用いて実際に集積回路等で使われるパターンを形成す
る場合に、近接効果とドライエラチンろに対する耐性が
大きな問題となっていた。すなわち、電子ビームが照射
されると、主に基板表面で発生した２次電子がレジスト
中で散乱されるため、近接したパターンの大小によって
入射された領域のレジスト感度が変化するという近接効
果とよばれる現象が生じ、この効果がパターンの微細化
と共に顕著となり、制御性や解像性に支障をきたしてい
た。又、高解像性のＰＭＭＡでＰＧＭＡの様な電子ビー
ム用レジストはスパッターエツチング等のドライエツチ
ングによって基板への転写を行う場合、レジストのエツ
チング速度が速く、工ッチングマスクとして十分に耐え
がたい欠点があり、レジストパターンを基板材料に精度
良く転写できない問題があった。
ンの微細化が要求され、１μ雇以下の寸法を十分制御し
てバター／を形成することが必要となってきており、こ
のためリソグラフィ一手段として光学的方法から電子ビ
ームの直接描画方法へと移行してきている。この電子ビ
ームリソグラフィーにおいては、電子ビームに感応する
、例えばＰＭＭＡ（ポリメチルメタクリレート）やＰＧ
ＭＡ Ｃポリグリシキルメタクリレート）等の電子ビー
ムレジストが用いられ、現像プロセスを経て、パターン
形成が行われていた。これらの電子ビーム用しジスト’
ｌ用いて実際に集積回路等で使われるパターンを形成す
る場合に、近接効果とドライエラチンろに対する耐性が
大きな問題となっていた。すなわち、電子ビームが照射
されると、主に基板表面で発生した２次電子がレジスト
中で散乱されるため、近接したパターンの大小によって
入射された領域のレジスト感度が変化するという近接効
果とよばれる現象が生じ、この効果がパターンの微細化
と共に顕著となり、制御性や解像性に支障をきたしてい
た。又、高解像性のＰＭＭＡでＰＧＭＡの様な電子ビー
ム用レジストはスパッターエツチング等のドライエツチ
ングによって基板への転写を行う場合、レジストのエツ
チング速度が速く、工ッチングマスクとして十分に耐え
がたい欠点があり、レジストパターンを基板材料に精度
良く転写できない問題があった。
これらの問題点を軽減するために３層構造がベル研究所
のＪ、Ｍ、Ｍａｒａｎ等によってジャーナルオプバキュ
ームサイエンスアンドテクノロシー１６巻。
のＪ、Ｍ、Ｍａｒａｎ等によってジャーナルオプバキュ
ームサイエンスアンドテクノロシー１６巻。
１６２０頁（Ｊ、Ｖａｃｕｕｍ ５ｃｉｅｎｃｅ ａｎ
ｄ Ｔｅｃｈｎｏｌｏｇ）’ １６ｙ１９２０ （１９
７９） ）に提案されている。第３図は３層構造プロセ
スを示している。第３図（ａ）では段差のある基板３０
１上に被エツチング材３０２が形成されており、さらに
、その上にＡＺレジストやポリイミドの様な厚い下層有
機膜３０３ヲ形成し、さらに、シリコン、シリコン酸化
膜やシリコン窒化膜の中間層薄膜３０４が形成され、次
に、電子ビーム感光層である上層レジスト３０５が形成
される。次に第３図（ｂ）として、電子ビーム露光によ
り上層レジスト３０５をパターニングする。次に第３図
（Ｃ）として、上層レジスト３０５ヲマスクとし中間層
３０４をＣＦ４等のドライエツチングによりエツチング
する。次に第３図（ｄ）として、中間層３０４をマスク
として、酸素ドライエツチングにより下層有機膜３０３
をエツチングする。次に第３図（ｅ）として、被エツチ
ング材３０２が下層有機膜３０３をマスクとしてドライ
エツチングによりエツチングされる。
ｄ Ｔｅｃｈｎｏｌｏｇ）’ １６ｙ１９２０ （１９
７９） ）に提案されている。第３図は３層構造プロセ
スを示している。第３図（ａ）では段差のある基板３０
１上に被エツチング材３０２が形成されており、さらに
、その上にＡＺレジストやポリイミドの様な厚い下層有
機膜３０３ヲ形成し、さらに、シリコン、シリコン酸化
膜やシリコン窒化膜の中間層薄膜３０４が形成され、次
に、電子ビーム感光層である上層レジスト３０５が形成
される。次に第３図（ｂ）として、電子ビーム露光によ
り上層レジスト３０５をパターニングする。次に第３図
（Ｃ）として、上層レジスト３０５ヲマスクとし中間層
３０４をＣＦ４等のドライエツチングによりエツチング
する。次に第３図（ｄ）として、中間層３０４をマスク
として、酸素ドライエツチングにより下層有機膜３０３
をエツチングする。次に第３図（ｅ）として、被エツチ
ング材３０２が下層有機膜３０３をマスクとしてドライ
エツチングによりエツチングされる。
この従来の方法では三層構造であるので、工程が長いと
いう欠点を有していた。
いう欠点を有していた。
ＩＢＭ研究所のＪ、Ｗ−Ｃｏｂｕｒｎ 等によってジャ
ーナルオプアプライドフイジークス、第５０巻３１８９
頁（Ｊ、Ａｐｐｌ、Ｐｈｙａ、−並、３１８９．（１９
７９） ）に、電子ビームアシストエツチングが提案さ
れた。即ち、ＸｅＦｔの雰囲気中にＳｔやＳｉ、Ｎ４基
板をおき、電子ビーム照射すると、照射位置でＸｅＦｔ
と基板とが反応し、基板表面がエツチングされるという
ものである。
ーナルオプアプライドフイジークス、第５０巻３１８９
頁（Ｊ、Ａｐｐｌ、Ｐｈｙａ、−並、３１８９．（１９
７９） ）に、電子ビームアシストエツチングが提案さ
れた。即ち、ＸｅＦｔの雰囲気中にＳｔやＳｉ、Ｎ４基
板をおき、電子ビーム照射すると、照射位置でＸｅＦｔ
と基板とが反応し、基板表面がエツチングされるという
ものである。
本発明は、Ｊ、Ｗ、Ｃｏｂｕｒｎ 等によって見い出さ
れた電子ビームアシストエツチング効果を微細加工技術
に適用し、電子ビーム直接微細加工技術を提供するもの
である。
れた電子ビームアシストエツチング効果を微細加工技術
に適用し、電子ビーム直接微細加工技術を提供するもの
である。
本発明は被加工材を表面に備えた基板上に有機高分子膜
とシリコン薄膜を順次形成してＸｅＦ、ガス雰囲気中に
置き、集束された電子ビームを所望の部分に照射するこ
とによりシリコン薄膜を直接エツチングし、次いで、パ
ターニングされたシリコン薄膜をマスクとして前記有機
高分子膜をドライエツチングすることを特徴とするパタ
ーン形成方法である。
とシリコン薄膜を順次形成してＸｅＦ、ガス雰囲気中に
置き、集束された電子ビームを所望の部分に照射するこ
とによりシリコン薄膜を直接エツチングし、次いで、パ
ターニングされたシリコン薄膜をマスクとして前記有機
高分子膜をドライエツチングすることを特徴とするパタ
ーン形成方法である。
以下、本発明について実施例を示す図面を参照して説明
する。
する。
第１図（ａ）〜（ｄ）は本発明のプロセスを示している
。
。
第１図（ａ）において、段差のある基板１０１上に被エ
ツチング材１０２を形成し、さらに、その上にＡＺレジ
ストやポリイミドのような厚い下層有機膜１０３を形成
し、さらＫ、シリコン薄膜１０４を形成する。
ツチング材１０２を形成し、さらに、その上にＡＺレジ
ストやポリイミドのような厚い下層有機膜１０３を形成
し、さらＫ、シリコン薄膜１０４を形成する。
次に、第１図（ｂ）のように電子ビームアシストエツチ
ングにより、シリコン薄膜１０４をエツチングする。続
いて、第１図（Ｃ）において、パターニングされたシリ
コン薄膜１０４をマスクとして下層有機膜１０３ヲ酸素
ドライエツチングによりエツチングする。さらに、第１
図（ｄ）のように、被エツチング材１０２を、下層有機
膜１０３をマスクとしてドライエツチングを行ってパタ
ーニングを完成する。第２図は第１図（ｂ）の工程で用
いる電子ビームアシストエツチング装置の構成図である
。
ングにより、シリコン薄膜１０４をエツチングする。続
いて、第１図（Ｃ）において、パターニングされたシリ
コン薄膜１０４をマスクとして下層有機膜１０３ヲ酸素
ドライエツチングによりエツチングする。さらに、第１
図（ｄ）のように、被エツチング材１０２を、下層有機
膜１０３をマスクとしてドライエツチングを行ってパタ
ーニングを完成する。第２図は第１図（ｂ）の工程で用
いる電子ビームアシストエツチング装置の構成図である
。
本装置は主に電子ビーム照射系２０９ 、２１０ 、２
１１．試料室２０８、副試料室２０６及び反応ガス材料
収納室２０１とから構成されている。本実施例において
はＸｅＦ、を反応ガスとして用い、集束された電子ビー
ム照射によりＳｉ薄膜を上層に有した基板２０５のＳｉ
薄膜を直接加工した。ＸｅＦ、 ２０２を反応ガス材料
収納室２０１に入れ、Ｓｉ薄膜を上層に有した基板２０
５を試料台２０４にセットする。電子ビーム照射系２１
０と試料室２０８を１０ Ｔｏｒｒ程度以上の高真空に
排気する。副試料室２０６に設けたピンホール２０７は
副試料室２０６内部と外部との差を保つためと電子ビー
ム２１２を基板２０５上に照射するための通路である。
１１．試料室２０８、副試料室２０６及び反応ガス材料
収納室２０１とから構成されている。本実施例において
はＸｅＦ、を反応ガスとして用い、集束された電子ビー
ム照射によりＳｉ薄膜を上層に有した基板２０５のＳｉ
薄膜を直接加工した。ＸｅＦ、 ２０２を反応ガス材料
収納室２０１に入れ、Ｓｉ薄膜を上層に有した基板２０
５を試料台２０４にセットする。電子ビーム照射系２１
０と試料室２０８を１０ Ｔｏｒｒ程度以上の高真空に
排気する。副試料室２０６に設けたピンホール２０７は
副試料室２０６内部と外部との差を保つためと電子ビー
ム２１２を基板２０５上に照射するための通路である。
副試料室２０６と反応ガス材料収納室２０１とは配管２
０３によって接続されており、試料室２０８ を真空排
気することにより、ピンホール２０７ｔ−Ａして、副試
料室内部及び反応ガス材料収納室２０１の内部が真空排
気される。反応ガス材料Ｘ５Ｆｚは大気中では固体であ
るが真空にひくことにより、容易に昇華し、配管２０３
を通り、副試料室２０６内部が反応ガスであるＸｅＦ、
で充満される。ピンホールを通って集束された電子ビー
ムがＳｉ薄膜を上層に有した基板２０５に照射され、照
射された場所のＳｉ薄膜がエツチングされる。
０３によって接続されており、試料室２０８ を真空排
気することにより、ピンホール２０７ｔ−Ａして、副試
料室内部及び反応ガス材料収納室２０１の内部が真空排
気される。反応ガス材料Ｘ５Ｆｚは大気中では固体であ
るが真空にひくことにより、容易に昇華し、配管２０３
を通り、副試料室２０６内部が反応ガスであるＸｅＦ、
で充満される。ピンホールを通って集束された電子ビー
ムがＳｉ薄膜を上層に有した基板２０５に照射され、照
射された場所のＳｉ薄膜がエツチングされる。
以上実施例では上層薄膜としてシリコン薄膜を用いたが
、シリコン窒化薄膜を用いても良い。
、シリコン窒化薄膜を用いても良い。
以上のように本発明によれば、従来の三層構造が二層構
造となり、又、上層のシリコン又はシリコン窒素薄膜が
電子ビームアシストエツチングにより直接エツチングさ
れるため、工程をきわめて簡略化で、きる効果を有する
ものである。
造となり、又、上層のシリコン又はシリコン窒素薄膜が
電子ビームアシストエツチングにより直接エツチングさ
れるため、工程をきわめて簡略化で、きる効果を有する
ものである。
第１図（ａ）〜（ｄ）は本発明の′電子ビームアシスト
エツチングを用いた二層プロセスを示す断面図、第２図
は電子ビームアシストエツチング装置の概略を示す構成
図、第３図（ａ）〜（ｅ）は従来の三層構造、プロセス
を示す断面図である。 １０１・・・基板、１０２・・・被エツチング材、１０
３・・・下層有機膜、１０４・・・シリコン薄膜、２１
２・・・電子ビーム特許出願人 日本電気株式会社 第３図 （ａ） （ｂ） （Ｃ） 第３図 （ｄ） （ｅ）
エツチングを用いた二層プロセスを示す断面図、第２図
は電子ビームアシストエツチング装置の概略を示す構成
図、第３図（ａ）〜（ｅ）は従来の三層構造、プロセス
を示す断面図である。 １０１・・・基板、１０２・・・被エツチング材、１０
３・・・下層有機膜、１０４・・・シリコン薄膜、２１
２・・・電子ビーム特許出願人 日本電気株式会社 第３図 （ａ） （ｂ） （Ｃ） 第３図 （ｄ） （ｅ）
Claims (1)
- （１）被加工材を表面に備えた基板上に有機高分子膜と
シリコン薄膜とを順次形成してＸｅＦ＿２ガス雰囲気中
に置き、集束された電子ビームを所望の部分に照射する
ことによりシリコン薄膜を直接エッチングし、次いで、
パターニングされたシリコン薄膜をマスクとして前記有
機高分子膜をドライエッチングすることを特徴とするパ
ターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25665384A JPS61134019A (ja) | 1984-12-05 | 1984-12-05 | パタ−ン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25665384A JPS61134019A (ja) | 1984-12-05 | 1984-12-05 | パタ−ン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61134019A true JPS61134019A (ja) | 1986-06-21 |
Family
ID=17295601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25665384A Pending JPS61134019A (ja) | 1984-12-05 | 1984-12-05 | パタ−ン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61134019A (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH022102A (ja) * | 1987-12-14 | 1990-01-08 | American Teleph & Telegr Co <Att> | 半導体素子の製造方法 |
| EP0878824A2 (en) * | 1997-05-13 | 1998-11-18 | Surface Technology Systems Limited | Method and apparatus for etching a workpiece |
| US6736987B1 (en) * | 2000-07-12 | 2004-05-18 | Techbank Corporation | Silicon etching apparatus using XeF2 |
| US6849471B2 (en) | 2003-03-28 | 2005-02-01 | Reflectivity, Inc. | Barrier layers for microelectromechanical systems |
| US6913942B2 (en) | 2003-03-28 | 2005-07-05 | Reflectvity, Inc | Sacrificial layers for use in fabrications of microelectromechanical devices |
| US6942811B2 (en) | 1999-10-26 | 2005-09-13 | Reflectivity, Inc | Method for achieving improved selectivity in an etching process |
| US6949202B1 (en) | 1999-10-26 | 2005-09-27 | Reflectivity, Inc | Apparatus and method for flow of process gas in an ultra-clean environment |
| US6960305B2 (en) | 1999-10-26 | 2005-11-01 | Reflectivity, Inc | Methods for forming and releasing microelectromechanical structures |
| US6965468B2 (en) | 2003-07-03 | 2005-11-15 | Reflectivity, Inc | Micromirror array having reduced gap between adjacent micromirrors of the micromirror array |
| US6980347B2 (en) | 2003-07-03 | 2005-12-27 | Reflectivity, Inc | Micromirror having reduced space between hinge and mirror plate of the micromirror |
| US7019376B2 (en) | 2000-08-11 | 2006-03-28 | Reflectivity, Inc | Micromirror array device with a small pitch size |
| US7027200B2 (en) | 2002-03-22 | 2006-04-11 | Reflectivity, Inc | Etching method used in fabrications of microstructures |
| US7041224B2 (en) | 1999-10-26 | 2006-05-09 | Reflectivity, Inc. | Method for vapor phase etching of silicon |
| US7189332B2 (en) | 2001-09-17 | 2007-03-13 | Texas Instruments Incorporated | Apparatus and method for detecting an endpoint in a vapor phase etch |
| US7645704B2 (en) | 2003-09-17 | 2010-01-12 | Texas Instruments Incorporated | Methods and apparatus of etch process control in fabrications of microstructures |
-
1984
- 1984-12-05 JP JP25665384A patent/JPS61134019A/ja active Pending
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH022102A (ja) * | 1987-12-14 | 1990-01-08 | American Teleph & Telegr Co <Att> | 半導体素子の製造方法 |
| EP0878824A2 (en) * | 1997-05-13 | 1998-11-18 | Surface Technology Systems Limited | Method and apparatus for etching a workpiece |
| EP0878824A3 (en) * | 1997-05-13 | 2000-01-19 | Surface Technology Systems Limited | Method and apparatus for etching a workpiece |
| US6942811B2 (en) | 1999-10-26 | 2005-09-13 | Reflectivity, Inc | Method for achieving improved selectivity in an etching process |
| US6949202B1 (en) | 1999-10-26 | 2005-09-27 | Reflectivity, Inc | Apparatus and method for flow of process gas in an ultra-clean environment |
| US6960305B2 (en) | 1999-10-26 | 2005-11-01 | Reflectivity, Inc | Methods for forming and releasing microelectromechanical structures |
| US7041224B2 (en) | 1999-10-26 | 2006-05-09 | Reflectivity, Inc. | Method for vapor phase etching of silicon |
| US6736987B1 (en) * | 2000-07-12 | 2004-05-18 | Techbank Corporation | Silicon etching apparatus using XeF2 |
| US7019376B2 (en) | 2000-08-11 | 2006-03-28 | Reflectivity, Inc | Micromirror array device with a small pitch size |
| US7189332B2 (en) | 2001-09-17 | 2007-03-13 | Texas Instruments Incorporated | Apparatus and method for detecting an endpoint in a vapor phase etch |
| US7027200B2 (en) | 2002-03-22 | 2006-04-11 | Reflectivity, Inc | Etching method used in fabrications of microstructures |
| US6913942B2 (en) | 2003-03-28 | 2005-07-05 | Reflectvity, Inc | Sacrificial layers for use in fabrications of microelectromechanical devices |
| US7153443B2 (en) | 2003-03-28 | 2006-12-26 | Texas Instruments Incorporated | Microelectromechanical structure and a method for making the same |
| US6849471B2 (en) | 2003-03-28 | 2005-02-01 | Reflectivity, Inc. | Barrier layers for microelectromechanical systems |
| US6980347B2 (en) | 2003-07-03 | 2005-12-27 | Reflectivity, Inc | Micromirror having reduced space between hinge and mirror plate of the micromirror |
| US6970281B2 (en) | 2003-07-03 | 2005-11-29 | Reflectivity, Inc. | Micromirror array having reduced gap between adjacent micromirrors of the micromirror array |
| US6965468B2 (en) | 2003-07-03 | 2005-11-15 | Reflectivity, Inc | Micromirror array having reduced gap between adjacent micromirrors of the micromirror array |
| US7002726B2 (en) | 2003-07-24 | 2006-02-21 | Reflectivity, Inc. | Micromirror having reduced space between hinge and mirror plate of the micromirror |
| US6972891B2 (en) | 2003-07-24 | 2005-12-06 | Reflectivity, Inc | Micromirror having reduced space between hinge and mirror plate of the micromirror |
| US7645704B2 (en) | 2003-09-17 | 2010-01-12 | Texas Instruments Incorporated | Methods and apparatus of etch process control in fabrications of microstructures |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61134019A (ja) | パタ−ン形成方法 | |
| KR100385374B1 (ko) | 포토리소그래픽구조물생성방법 | |
| JP3506248B2 (ja) | 微小構造の製造方法 | |
| US5064748A (en) | Method for anisotropically hardening a protective coating for integrated circuit manufacture | |
| JPS58186935A (ja) | パタ−ン形成法 | |
| US4826754A (en) | Method for anisotropically hardening a protective coating for integrated circuit manufacture | |
| JPS6065534A (ja) | パタ−ン形成方法 | |
| KR100826587B1 (ko) | 원자 힘 현미경 리소그래피 기술을 이용한 박막의 패터닝 방법 | |
| US6773950B2 (en) | Method of forming dual exposure glass layer structures | |
| EP0518545A1 (en) | Dry lithographic etching with gaseous mixtures of oxygen and chlorine | |
| JPS63133629A (ja) | 集積回路装置の製造方法 | |
| US6777167B2 (en) | Method of producing an etch-resistant polymer structure using electron beam lithography | |
| JPH02976A (ja) | 微細パターン形成方法 | |
| JPH0542810B2 (ja) | ||
| JPH03141632A (ja) | パターン形成法及び半導体装置の製造方法 | |
| JPS63152129A (ja) | パタ−ン形成方法 | |
| JPH0680629B2 (ja) | パタ−ン形成方法 | |
| JPH02206111A (ja) | パターン形成方法 | |
| JPH0246719A (ja) | パターン形成方法 | |
| JP2633264B2 (ja) | パターン形成方法 | |
| JPH0294421A (ja) | Ｘ線露光マスク | |
| JPS62177926A (ja) | マスク作製方法 | |
| JPH01304457A (ja) | パターン形成方法 | |
| Rangelow | Pattern-generation and pattern-transfer for nanodevices | |
| JPS6058798B2 (ja) | 金属薄膜の加工方法 |