JPH0542810B2 - - Google Patents

Info

Publication number
JPH0542810B2
JPH0542810B2 JP56208797A JP20879781A JPH0542810B2 JP H0542810 B2 JPH0542810 B2 JP H0542810B2 JP 56208797 A JP56208797 A JP 56208797A JP 20879781 A JP20879781 A JP 20879781A JP H0542810 B2 JPH0542810 B2 JP H0542810B2
Authority
JP
Japan
Prior art keywords
film
organic polymer
silicon oxide
etching
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56208797A
Other languages
English (en)
Other versions
JPS58110038A (ja
Inventor
Shinji Matsui
Nobuhiro Endo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP56208797A priority Critical patent/JPS58110038A/ja
Publication of JPS58110038A publication Critical patent/JPS58110038A/ja
Publication of JPH0542810B2 publication Critical patent/JPH0542810B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Electron Beam Exposure (AREA)
  • Formation Of Insulating Films (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】 この発明はリソグラフイにおけるレジストパタ
ーンを被エツチング基板に転写するためのパター
ン形成方法に関するものである。
従来、基板に所望するパターンを形成する場
合、光の照射によつて起る化学的な反応で、ある
溶剤に対する溶解性が著しく変化する感応性有機
高分子材料、所謂レジストを塗膜し、その後遮光
パターンの描画されたガラスマスクと光学的手段
とを用いて露光、現像プロセスを施し、レジスト
パターンを形成するという所謂リソグラフイを行
つた後、基板材料をウエツト又はドライ法でエツ
チングしていた。最近超LSIレベルの高密度化集
積回路の製造に伴い、パターンの微細化が要求さ
れ1μm又はそれ以下の寸法を十分制御してパタ
ーン形成することが必要となつてきており、この
ためリソグラフイ手段として光学的方法から電子
ビームの直接描画方法への移行が提案されてきて
いる。そこで、この電子ビームリソグラフイにお
いても電子ビームに感応する、例えばPMMA(ポ
リメチルメタクリレート)やPGMA(ポリグリシ
ギルメタクリレート)が用いられ、同様な現像プ
ロセスを経て、パターン形成されていた。しかる
にこれらの電子ビーム用レジストを用いて実際に
集積回路等で使われるパターンを形成する場合
に、近接効果とドライエツチングに対する耐性と
が大きな問題となつていた。すなわち電子ビーム
が照射されると、主に基板表面で発生した2次電
子がレジスト中で散乱されるため、近接したパタ
ーンの大小によつて入射された領域のレジスト感
度が変化するという近接効果と呼ばれる現象が生
じ、この効果がパターンの微細化と共に顕著とな
り制御性や解像度に支障をきたしていた。また高
解像性のPMMAやPGMAのような電子ビーム用
レジストはスパツタエツチング等のドライエツチ
ング手段によつて基板への転写を行う場合、レジ
ストのエツチング速度が速く、エツチングマスク
として十分に耐え難い欠点があり、レジストパタ
ーンを基板材料に精度よく転写できない問題があ
つた。
これらの問題点を軽減するために3層構造がベ
ル研究所のJ.M.Moran等によつてジヤーナルオ
ブバキユームサンエンスアンドテクノロジー16巻
1620頁(J.Vacum Science and Technology
16、1920(1979))に提案されている。この3層構
造はレジストをマスクとして中間層をエツチング
除去し、続いて中間層をマスクとして下地有機高
分子塗膜を選択的にエツチングすることによつて
得られる。従来の該3層構造では中間層にシリコ
ン酸化膜、窒化膜、シリコン膜等のように酸素ガ
スを使用するドライエツチングにおいて蝕刻され
難い無機物材料が選ばれておりこれらの中間層形
成方法として低温で被着する必要からプラズマ
CVD法や真空蒸着法やスパツタ法等が用いられ
ていた。しかし、これらの中間層形成に関する所
要工程が長いために、生産能率や歩留りの低下を
来たす欠点があつた。
本発明は、上記3層構造における中間層に有機
溶媒中に少くともオルガノシラノール(一般式
RnSi(OH)4-o、n=1〜3)を含有する混合物
を塗布し100℃以上で加熱して得られるシリコン
酸化膜を用いて所要工程を大幅に減少させること
ができるパターン形成方法を提供するものであ
る。
本発明によれば被エツチング材上に有機高分子
塗膜を形成し、該有機高分子塗膜上に有機溶媒中
に少くともオルガノシラノールを含有する混合物
を塗膜し、これを100℃以上の温度で加熱してシ
リコン酸化膜を形成し、次いで該シリコン酸化膜
上にレジスト膜を設けるか、あるいは被エツチン
グ材上に有機高分子塗膜を形成し、該有機高分子
塗膜上に有機溶媒中に少くともオルガノシラノー
ルを含有する混合物を塗膜し、該塗膜上にレジス
ト膜を設け、これを100℃以上の温度で加熱して
前記混合物の塗膜をシリコン酸化膜となした後、
リソグラフイ技術を用いて前記レジスト膜に所望
のパターンを形成し、該パターンが形成された前
記レジスト膜をマスクとして前記シリコン酸化膜
をドライエツチングした後、エツチングされずに
残つた該シリコン酸化膜をマスクとして前記有機
高分子塗膜を少くとも酸素ガスを含む反応ガスを
用いてドライエツチングし、その後エツチングさ
れずに残つた前記シリコン膜またはエツチングさ
れずに残つた前記有機高分子塗膜をマスクとして
前記被エツチング材をエツチングすることを特徴
とするパターン形成方法を得る。
以下本発明の効果を一実施例を用いて詳しく述
べる。本発明の一実施例はオルガノシラノールの
一種CH3Si(OH)3をアルコール中に含有させた混
合物を用いたものである。これはレジストのよう
に所定の粘度を有するようにアルコールに溶解さ
せ塗布液をスピン塗布でウエハ上に均一に塗布し
100℃以上の熱処理によつてアルコールを除去し
た結果SiOx膜(1<x≦2)が得られるもので
ある。従つて該3層構造の形成に要する工程はス
ピン塗布と熱処理だけであり極めて短時間に容易
に形成できる。このSiOx膜の膜厚は上記塗布液
の粘度、スピン塗布時のウエハの回転速度を制御
することによつて任意に設定することができる。
また上記熱処理時の雰囲気は窒素、酸素、空気等
通常のリソグラフイ工程で用いられる雰囲気を用
いることができる。
本実施例においては被エツチング膜がシリコン
酸化膜である。第1図は本実施例を説明するため
の図で、上記3層構造の形成及びエツチングにお
ける主要工程での断面を順を追つて模式的に示し
た図である。段差のあるシリコン基板101に
CVD酸化膜102を約1μmの膜厚で堆積させ、
例えばシツプレー社が製造するポジ形レジストで
あるAZ−1350J(商品名)103約1.5μmの平均
膜厚で通常の回転塗布法によつて被膜し、150℃
以上の温度で熱処理する。続いてスピン塗布法に
よつてCH3Si(OH)3をアルコールに溶解した塗布
液を厚さ1000Åだけ塗布し104、さらにその上
にPGMA膜105を塗膜し、前焼きする。その
後電子ビームで直接描画し現像する(b図)。現
像後後焼きして、溶剤を除去しPGMA膜105
をマスクとして、CF4を反応ガスとして反応性ス
パツタエツチング法により該中間層104を除去
する(c図)。続いて該中間層104をマスクと
して酸素ガスを反応ガスとした反応性スパツタエ
ツチングを行うと、基板に対して垂直に近い断面
をもつたAZ−1350J膜のパターンが形成される
(d図)。第2図に酸素ガスを用いた反応スパツタ
エツチングにおける上記AZ−1350J膜と上記
SiOx膜のエツチング選択性を示した。エツチン
グ条件は酸素ガス圧80mTorr、流量50SCCm、
パワー0.04W/cm2である。選択比は約50で十分実
用に耐え得るものである。この選択比は従来中間
層として用いられていたシリコン酸化膜、シリコ
ン窒化膜、シリコン膜と同等である。
続いて該中間層104間は該AZ−1350J膜10
3をマスクとして、CF4+H2を反応ガスとした反
応性スパツタエツチングによつてCVD酸化膜1
02をエツチングするとa図におけるPGMA膜
105のパターン寸法と同程度の寸法を有する酸
化膜102のパターンが形成される(e図)。そ
の転写精度は従来例と同等であつた。また転写寸
法として0.3μmが得られた。
ここでは有機高分子膜材料としてAZ−1350J膜
を用いたが、特に光や電子ビームによつて感応す
るレジストとは限らず、塗布できるポリイミド樹
脂やイソプレン、ブタジエン等のゴム系樹脂ある
いは他の高分子樹脂を用いても本発明を実現でき
る。
この実施例では、中間層としてCH3Si(OH)3
アルコールを主成分とする溶解した塗膜を用い
た。これは100℃以上の熱処理によつて容易に
SiOx(1<x≦2)に変換されるのでCF4プラズ
マに対してエツチングされるが、一方O2プラズ
マでは十分マスク性を有する。本実施例では有機
高分子膜を塗布した後、熱処理したが3層を連続
的にスピン塗布した後、最後に熱処理して本発明
と同じ効果を有する3層構造を形成することも可
能である。また、中間層としてはCH3Si(OH)3
限らずオルガノシラノールであればよい。
また本実施例ではレジスト膜としてネガ型の
PGMA膜を用いたが、他の種類のレジストでも、
さらにポジ型のレジストを用いても本発明の効果
は変わらない。
また、本実施例では中間層、有機高分子塗膜、
被エツチング面をそれぞれ反応ガスの異なる反応
性スパツタエツチング法を用いたが、反応ガスを
切り換えるだけで同一真空チヤンバー内でエツチ
ングすることが可能である。さらに有機高分子塗
膜のエツチングには反応性スパツタエツチング法
の他に円筒型のプラズマエツチング法やイオンミ
リング法が使用でき、それらの方法を用いても、
上記実施例と同じ効果が得られる。
また被エツチング材として本実施例ではシリコ
ン酸化膜を用いたが他にも金属、Si、シリサイ
ド、Si3N4、Al2O3、GaAs等の−族化合物、
−族化合物等も本発明によれば可能である。
以上説明したように本発明によるパターン形成
方法では工程がきわめて容易で短時間でありかつ
エツチングについても少くとも従来例と同等の効
果が得られており微細なパターンを有する集積回
路の製造工程に導入することができる。
【図面の簡単な説明】
第1図a,b,c,d,e各図は本発明の一実
施例を説明するための図で、詳細な説明中で述べ
た3層構造の形成及びエツチングにおける主要工
程での該3層構造の断面を順を追つて示した模式
図である。第2図は本発明で中間層として用いた
SiOx膜と有機高分子膜として用いたAZ−1350J
膜との酸素を反応ガスとして用いたスパツタエツ
チングにおけるエツチング速度を示したものであ
る。図中の番号は以下のものを示している。 101……シリコン基板、102……被エツチ
ング膜、103……AZ−1350J膜、104……塗
布法により形成されるSiOx膜、105……
PGMA膜、201……AZ−1350J膜のエツチン
グ速度、202……SiOx膜のエツチング速度。

Claims (1)

    【特許請求の範囲】
  1. 1 被エツチング材上に有機高分子塗膜を形成
    し、該有機高分子塗膜上に有機溶媒中に少くとも
    オルガノシラノールを含有する混合物を塗膜しこ
    れを100℃以上の温度で加熱してシリコン酸化膜
    を形成し、次いで該シリコン酸化膜上にレジスト
    膜を設けるかあるいは被エツチング材上に有機高
    分子塗膜を形成し、該有機高分子塗膜上に有機溶
    媒中に少くともオルガノシラノールを含有する混
    合物を塗膜し、該塗膜上にレジスト膜を設け、こ
    れを100℃以上の温度で加熱して前記混合物の塗
    膜をシリコン酸化膜となした後、リソグラフイ技
    術を用いて前記レジスト膜に所望のパターンを形
    成し該パターンが形成された前記レジスト膜をマ
    スクとして前記シリコン酸化膜をドライエツチン
    グした後、エツチングされずに残つた該シリコン
    酸化膜をマスクとして前記有機高分子塗膜を少く
    とも酸素ガスを含む反応ガスを用いてドライエツ
    チングし、その後エツチングされずに残つた前記
    シリコン酸化膜またはエツチングされずに残つた
    前記有機高分子塗膜をマスクとして前記被エツチ
    ング材をエツチングすることを特徴とするパター
    ン形成方法。
JP56208797A 1981-12-23 1981-12-23 パタ−ン形成方法 Granted JPS58110038A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56208797A JPS58110038A (ja) 1981-12-23 1981-12-23 パタ−ン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56208797A JPS58110038A (ja) 1981-12-23 1981-12-23 パタ−ン形成方法

Publications (2)

Publication Number Publication Date
JPS58110038A JPS58110038A (ja) 1983-06-30
JPH0542810B2 true JPH0542810B2 (ja) 1993-06-29

Family

ID=16562271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56208797A Granted JPS58110038A (ja) 1981-12-23 1981-12-23 パタ−ン形成方法

Country Status (1)

Country Link
JP (1) JPS58110038A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2501552B2 (ja) * 1984-07-16 1996-05-29 東京応化工業株式会社 パタ―ン形成方法
JPH0834202B2 (ja) * 1986-06-11 1996-03-29 東レ株式会社 半導体素子の製造方法
JPS6316623A (ja) * 1986-07-08 1988-01-23 Fujitsu Ltd 半導体装置の製造方法
JPH06101464B2 (ja) * 1986-12-02 1994-12-12 日本電気株式会社 半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4244799A (en) * 1978-09-11 1981-01-13 Bell Telephone Laboratories, Incorporated Fabrication of integrated circuits utilizing thick high-resolution patterns
JPS5649540A (en) * 1979-06-21 1981-05-06 Fujitsu Ltd Semiconductor device
JPS5858734A (ja) * 1981-05-07 1983-04-07 ハネウエル・インコ−ポレ−テツド 感度の高いポジ電子レジスト映像を発生する方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4244799A (en) * 1978-09-11 1981-01-13 Bell Telephone Laboratories, Incorporated Fabrication of integrated circuits utilizing thick high-resolution patterns
JPS5649540A (en) * 1979-06-21 1981-05-06 Fujitsu Ltd Semiconductor device
JPS5858734A (ja) * 1981-05-07 1983-04-07 ハネウエル・インコ−ポレ−テツド 感度の高いポジ電子レジスト映像を発生する方法

Also Published As

Publication number Publication date
JPS58110038A (ja) 1983-06-30

Similar Documents

Publication Publication Date Title
US5948570A (en) Process for dry lithographic etching
JPS60229026A (ja) 電子デバイスの製造方法
KR100385374B1 (ko) 포토리소그래픽구조물생성방법
JP3506248B2 (ja) 微小構造の製造方法
JPH0210362A (ja) 微細パターン形成方法
US5139922A (en) Method of making resist pattern
JPH0542810B2 (ja)
US20020187434A1 (en) Process for device fabrication in which the size of lithographically produced features is subsequently reduced
US7468227B2 (en) Method of reducing the average process bias during production of a reticle
JP4675450B2 (ja) 薄膜パターンの形成方法
JPH0314172B2 (ja)
US4588675A (en) Method for fine pattern formation on a photoresist
US20130084530A1 (en) Method for fabricating patterned layer
Reichmanis et al. Chemistry and processes for deep-UV resists
KR100270908B1 (ko) 진공리소그래피공정및레지스트박막
JPH02156244A (ja) パターン形成方法
JPH04301852A (ja) パターン形成方法
JPH04225353A (ja) 位相シフト層を有するフォトマスクの製造方法
JPS6151414B2 (ja)
JPH04250624A (ja) パターン形成方法
JPS6240725A (ja) 電子線レジスト組成物及びレジストパタ−ンの形成方法
JPS6219053B2 (ja)
JPH01304457A (ja) パターン形成方法
JPH04333051A (ja) フォトマスクの製造方法
JPS6125140A (ja) エネルギ−線感応性高分子レジスト