JPH06101464B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06101464B2 JPH06101464B2 JP61288155A JP28815586A JPH06101464B2 JP H06101464 B2 JPH06101464 B2 JP H06101464B2 JP 61288155 A JP61288155 A JP 61288155A JP 28815586 A JP28815586 A JP 28815586A JP H06101464 B2 JPH06101464 B2 JP H06101464B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- sio
- photoresist
- spin
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特にシラノール
系の塗布絶縁膜を形成した後のリソグラフィ工程の前処
理に関する。
系の塗布絶縁膜を形成した後のリソグラフィ工程の前処
理に関する。
シラノール系塗布溶液を回転塗布し、熱処理を行なうこ
とによって得られるSiO2系膜は、その段差被覆性、ある
いは低温で形成できるという点から半導体装置の製造工
程でよく用いられている。例えば、多層配線を形成する
際に、上層配線が下地段差部分で断線するのを防ぐため
に層間絶縁膜の一部として用いられている。また、三層
レジストプロセスの中間層としても用いられている例が
ある。
とによって得られるSiO2系膜は、その段差被覆性、ある
いは低温で形成できるという点から半導体装置の製造工
程でよく用いられている。例えば、多層配線を形成する
際に、上層配線が下地段差部分で断線するのを防ぐため
に層間絶縁膜の一部として用いられている。また、三層
レジストプロセスの中間層としても用いられている例が
ある。
これらの例において、形成されたSiO2系膜のパターン形
成を行なう場合は、シラノール系塗布溶液を回転塗布、
熱処理した後、すぐにSiO2系膜上にフォトレジスト膜を
回転塗布により形成し、周知の方法で露光及び現像を行
ない、その後フォトレジスト膜パターンをマスクとして
SiO2系膜を選択的にエッチングする。
成を行なう場合は、シラノール系塗布溶液を回転塗布、
熱処理した後、すぐにSiO2系膜上にフォトレジスト膜を
回転塗布により形成し、周知の方法で露光及び現像を行
ない、その後フォトレジスト膜パターンをマスクとして
SiO2系膜を選択的にエッチングする。
SiO2系膜上のフォトレジスト膜の接着性を高めるため
に、フォトレジスト膜の回転塗布前にヘキサメチルジシ
ラザン等の気相処理を行なうこともある。
に、フォトレジスト膜の回転塗布前にヘキサメチルジシ
ラザン等の気相処理を行なうこともある。
上述した従来の例におけるフォトレジスト膜の回転塗布
工程において、SiO2系膜上でフォトレジストがはじか
れ、部分的にフォトレジスト膜が塗布できないという問
題がしばしば発生する。このため、フォトレジストが塗
布されなかった部分は欠陥となって、半導体装置の製造
歩留りを下げる要因となる。この問題は、前述したヘキ
サメチルジシラザン等の気相処理を行なっても改善され
ない。
工程において、SiO2系膜上でフォトレジストがはじか
れ、部分的にフォトレジスト膜が塗布できないという問
題がしばしば発生する。このため、フォトレジストが塗
布されなかった部分は欠陥となって、半導体装置の製造
歩留りを下げる要因となる。この問題は、前述したヘキ
サメチルジシラザン等の気相処理を行なっても改善され
ない。
このフォトレジスト膜がSiO2系膜上ではじかれる原因
は、シラノール系塗布溶液を回転塗布した後の熱処理時
の温度が低い程発生し易いため、シラノール系塗布溶液
中の溶剤として用いられているメチルアルコール等のア
ルコール系溶剤、又は不純物として含まれている有機物
がSiO2系膜表面から完全に離脱しておらず、このためSi
O2系膜表面がフォトレジスト溶液との親和性を失なって
いることによるためであると考えられる。
は、シラノール系塗布溶液を回転塗布した後の熱処理時
の温度が低い程発生し易いため、シラノール系塗布溶液
中の溶剤として用いられているメチルアルコール等のア
ルコール系溶剤、又は不純物として含まれている有機物
がSiO2系膜表面から完全に離脱しておらず、このためSi
O2系膜表面がフォトレジスト溶液との親和性を失なって
いることによるためであると考えられる。
本発明の目的は、以上の従来の欠点を除去し、半導体基
板上のSiO2系膜表面にフォトレジスト膜を良好に塗布す
る方法を提供することである。
板上のSiO2系膜表面にフォトレジスト膜を良好に塗布す
る方法を提供することである。
本発明の半導体装置の製造方法は、半導体基板上にシラ
ノール系塗布液を塗布し熱処理を行なうことによりSiO2
系膜を形成する工程と、有機物除去処理を行なう工程
と、前記SiO2系膜上にフォトレジスト膜を回転塗布する
工程とを含むことを特徴とする。有機物除去処理は、ベ
ンゼン環誘導体を含む有機溶剤に浸漬するか、酸素プラ
ズマ処理によって行う。
ノール系塗布液を塗布し熱処理を行なうことによりSiO2
系膜を形成する工程と、有機物除去処理を行なう工程
と、前記SiO2系膜上にフォトレジスト膜を回転塗布する
工程とを含むことを特徴とする。有機物除去処理は、ベ
ンゼン環誘導体を含む有機溶剤に浸漬するか、酸素プラ
ズマ処理によって行う。
次に、本発明について図面を参照して説明する。
第１図（ａ）〜（ｆ）は本発明の第１の実施例の工程を
示す縦断面図であり、三層レジストプロセスを示すもの
である。
示す縦断面図であり、三層レジストプロセスを示すもの
である。
第１図（ａ）のように、半導体基板１上にフォトレジス
トOFPR800（東京応化製）を1.5μｍの厚みに塗布し、20
0℃で１時間の熱処理をN2雰囲気中で行ない下層レジス
ト膜２を形成する。次に第１図（ｂ）のようにシラノー
ル溶液OCDtype2（東京応化製）を回転塗布し、170℃で
１時間の熱処理をN2雰囲気中で行ない、SiO2膜３を1500
Åの厚みに形成する。次に100W,0.5Torrの条件でO2プラ
ズマ処理を１分間行なう。次いで、回転塗布によりフォ
トレジストOFPR800（東京応化製）を0.5μｍの厚みに塗
布し上層レジスト膜４を形成する（第１図（ｃ））。次
に周知の方法で露光及び現像を行ない、上層レジスト膜
４のパターンを形成する（第１図（ｄ））。次に上層レ
ジストパターンをマスクにしてSiO2膜３を周知の方法で
選択的にエッチングし（第１図（ｅ））、更にSiO2膜パ
ターンをマスクにして下層のレジスト膜２をO2を用いて
リアクティブイオンエッチングする（第１図（ｆ））。
この結果上層のフォトレジスト回転塗布時に、はじきに
よる欠陥が生ぜず良好な三層レジストパターンが得られ
た。
トOFPR800（東京応化製）を1.5μｍの厚みに塗布し、20
0℃で１時間の熱処理をN2雰囲気中で行ない下層レジス
ト膜２を形成する。次に第１図（ｂ）のようにシラノー
ル溶液OCDtype2（東京応化製）を回転塗布し、170℃で
１時間の熱処理をN2雰囲気中で行ない、SiO2膜３を1500
Åの厚みに形成する。次に100W,0.5Torrの条件でO2プラ
ズマ処理を１分間行なう。次いで、回転塗布によりフォ
トレジストOFPR800（東京応化製）を0.5μｍの厚みに塗
布し上層レジスト膜４を形成する（第１図（ｃ））。次
に周知の方法で露光及び現像を行ない、上層レジスト膜
４のパターンを形成する（第１図（ｄ））。次に上層レ
ジストパターンをマスクにしてSiO2膜３を周知の方法で
選択的にエッチングし（第１図（ｅ））、更にSiO2膜パ
ターンをマスクにして下層のレジスト膜２をO2を用いて
リアクティブイオンエッチングする（第１図（ｆ））。
この結果上層のフォトレジスト回転塗布時に、はじきに
よる欠陥が生ぜず良好な三層レジストパターンが得られ
た。
第２図（ａ）〜（ｆ）は本発明の第２の実施例の工程を
示す縦断面図であり、二層配線形成プロセスを示すもの
である。第１層Al配線12が形成された半導体基板11上
（第２図（ａ））に、シラノール誘導体溶液OCD−Type7
（東京応化製）を回転塗布し、350℃で１時間の熱処理
をN2雰囲気中で行なうことにより、１μｍの厚みのシリ
コンラダーポリマー膜13を形成する（第２図（ｂ））。
次にベンゼン環誘導体を含むOMRはくり剤502（東京応化
製）に５分間浸漬し、乾燥させる。次いで回転塗布によ
りフォトレジストOFPR800（東京応化製）を、1.0μｍの
厚みに塗布しフォトレジスト膜14を形成し（第２図
（ｃ））、周知の方法で露光現像を行ない、フォトレジ
スト膜14のパターンを形成する（第２図（ｄ））。次に
フォトレジストパターンをマスクに周知の方法でシリコ
ンラダーポリマー膜13に選択的にエッチングすることに
よりスルーホールを開口し、フォトレジスト膜13を除去
する（第２図（ｅ））。次に、周知の方法で第2Al配線1
5を形成する（第２図（ｆ））。
示す縦断面図であり、二層配線形成プロセスを示すもの
である。第１層Al配線12が形成された半導体基板11上
（第２図（ａ））に、シラノール誘導体溶液OCD−Type7
（東京応化製）を回転塗布し、350℃で１時間の熱処理
をN2雰囲気中で行なうことにより、１μｍの厚みのシリ
コンラダーポリマー膜13を形成する（第２図（ｂ））。
次にベンゼン環誘導体を含むOMRはくり剤502（東京応化
製）に５分間浸漬し、乾燥させる。次いで回転塗布によ
りフォトレジストOFPR800（東京応化製）を、1.0μｍの
厚みに塗布しフォトレジスト膜14を形成し（第２図
（ｃ））、周知の方法で露光現像を行ない、フォトレジ
スト膜14のパターンを形成する（第２図（ｄ））。次に
フォトレジストパターンをマスクに周知の方法でシリコ
ンラダーポリマー膜13に選択的にエッチングすることに
よりスルーホールを開口し、フォトレジスト膜13を除去
する（第２図（ｅ））。次に、周知の方法で第2Al配線1
5を形成する（第２図（ｆ））。
この結果スルーホールパターンを形成するためのフォト
レジスト回転塗布時に、はじきがなく欠陥のない二層配
線が形成できた。
レジスト回転塗布時に、はじきがなく欠陥のない二層配
線が形成できた。
以上説明したように、本発明は、シラノール系塗布溶液
を回転塗布し、熱処理することにより得られたSiO2系膜
に有機物除去処理を行なうことによって、その後のフォ
トレジスト回転塗布の不均一性をなくすことができ、従
来問題となっていた欠陥をなくす効果がある。
を回転塗布し、熱処理することにより得られたSiO2系膜
に有機物除去処理を行なうことによって、その後のフォ
トレジスト回転塗布の不均一性をなくすことができ、従
来問題となっていた欠陥をなくす効果がある。
第１図（ａ）〜（ｆ）は、本発明の第１の実施例の工程
を示す縦断面図、第２図（ａ）〜（ｆ）は、本発明の第
２の実施例の工程を示す縦断面図である。 1,11……半導体基板、２……下層レジスト膜、３……Si
O2膜、４……上層レジスト膜、12……第1Al配線、13…
…シリコンラダーポリマー膜、14……フォトレジスト
膜、15……第2Al配線。
を示す縦断面図、第２図（ａ）〜（ｆ）は、本発明の第
２の実施例の工程を示す縦断面図である。 1,11……半導体基板、２……下層レジスト膜、３……Si
O2膜、４……上層レジスト膜、12……第1Al配線、13…
…シリコンラダーポリマー膜、14……フォトレジスト
膜、15……第2Al配線。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/027 21/3205
Claims (3)
- 【請求項１】半導体基板上にシラノール又はシラノール
誘導体を含む塗布液を回転塗布し、熱処理することによ
りSiO2膜又はSiO2を含む膜を形成する工程と、有機物除
去処理を行なう工程と、前記SiO2膜又はSiO2を含む膜上
にフォトレジストを回転塗布する工程を含むことを特徴
とする半導体装置の製造方法。 - 【請求項２】有機物除去処理をベンゼン環誘導体を含む
有機溶剤浸漬処理により行なうことを特徴とする特許請
求の範囲第（１）項記載の半導体装置の製造方法。 - 【請求項３】有機物除去処理を酸素プラズマ処理により
行なうことを特徴とする特許請求の範囲第（１）項記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61288155A JPH06101464B2 (ja) | 1986-12-02 | 1986-12-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61288155A JPH06101464B2 (ja) | 1986-12-02 | 1986-12-02 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63140539A JPS63140539A (ja) | 1988-06-13 |
| JPH06101464B2 true JPH06101464B2 (ja) | 1994-12-12 |
Family
ID=17726516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61288155A Expired - Lifetime JPH06101464B2 (ja) | 1986-12-02 | 1986-12-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06101464B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5270267A (en) * | 1989-05-31 | 1993-12-14 | Mitel Corporation | Curing and passivation of spin on glasses by a plasma process wherein an external polarization field is applied to the substrate |
| KR20010063481A (ko) * | 1999-12-22 | 2001-07-09 | 박종섭 | 반도체 소자의 미세 패턴 형성 방법 |
| US6806182B2 (en) * | 2002-05-01 | 2004-10-19 | International Business Machines Corporation | Method for eliminating via resistance shift in organic ILD |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58110038A (ja) * | 1981-12-23 | 1983-06-30 | Nec Corp | パタ−ン形成方法 |
-
1986
- 1986-12-02 JP JP61288155A patent/JPH06101464B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63140539A (ja) | 1988-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4692205A (en) | Silicon-containing polyimides as oxygen etch stop and dual dielectric coatings | |
| EP0019781B1 (en) | Method to produce a metal thin film pattern | |
| JP4557479B2 (ja) | フォーミングガスプラズマを用いたフォトレジスト除去プロセス | |
| US4328262A (en) | Method of manufacturing semiconductor devices having photoresist film as a permanent layer | |
| JPS6350860B2 (ja) | ||
| US5766808A (en) | Process for forming multilayer lift-off structures | |
| JPH06101464B2 (ja) | 半導体装置の製造方法 | |
| JPH0729846A (ja) | 半導体装置の電極形成方法 | |
| US5506173A (en) | Process of fabricating a dielectric film for a semiconductor device | |
| JPH09306901A (ja) | 半導体装置の製造方法 | |
| JPH06275511A (ja) | ポリイミドパターンの形成方法 | |
| JP3630222B2 (ja) | 半導体装置およびその製造方法 | |
| KR100206896B1 (ko) | 바이폴라 소자의 컨택형성 방법 | |
| US20040121264A1 (en) | Pattern transfer in device fabrication | |
| JP3653960B2 (ja) | 半導体装置の製造方法 | |
| JP2950059B2 (ja) | 半導体装置の製造方法 | |
| JPH05182904A (ja) | パターン形成方法 | |
| JP3309584B2 (ja) | 半導体装置の製造方法 | |
| JP2589471B2 (ja) | 半導体装置の製造方法 | |
| JP2001127062A (ja) | 配線の形成方法 | |
| JPS6329951A (ja) | 微細配線パタ−ン形成法 | |
| JPH0917777A (ja) | 半導体装置の製造方法 | |
| JP2521329B2 (ja) | 半導体装置の製造方法 | |
| JPS59149025A (ja) | 半導体装置の製造法 | |
| JPH04250624A (ja) | パターン形成方法 |