JP3309584B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3309584B2 JP3309584B2 JP21356694A JP21356694A JP3309584B2 JP 3309584 B2 JP3309584 B2 JP 3309584B2 JP 21356694 A JP21356694 A JP 21356694A JP 21356694 A JP21356694 A JP 21356694A JP 3309584 B2 JP3309584 B2 JP 3309584B2
- Authority
- JP
- Japan
- Prior art keywords
- resist
- interlayer insulating
- insulating layer
- forming
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【０００１】
【産業上の利用分野】本発明は多層構造をとる半導体装
置の製造方法に関する。大量の情報を迅速に処理する必
要から、情報処理装置の主体を構成する半導体装置は単
位素子の小形化による大容量化が進んでＬＳＩやＶＬＳ
Ｉなどの集積回路が実用化されており、更にＵＬＳＩが
実用化されつゝある。
置の製造方法に関する。大量の情報を迅速に処理する必
要から、情報処理装置の主体を構成する半導体装置は単
位素子の小形化による大容量化が進んでＬＳＩやＶＬＳ
Ｉなどの集積回路が実用化されており、更にＵＬＳＩが
実用化されつゝある。
【０００２】こゝで、かゝる半導体装置の製造には薄膜
製造技術，写真蝕刻技術（ホトリソグラフィ），イオン
注入技術などが使用されているが、配線の形成方法や層
間絶縁層の形成には薄膜製造技術と写真蝕刻技術が使用
されている。
製造技術，写真蝕刻技術（ホトリソグラフィ），イオン
注入技術などが使用されているが、配線の形成方法や層
間絶縁層の形成には薄膜製造技術と写真蝕刻技術が使用
されている。
【０００３】すなわち、配線形成材料としてはアルミニ
ウム合金（Ａl-１％Ｓi)が多く用いられ、二酸化シリコ
ン（Ｓi Ｏ2 ）よりなる絶縁層を備えたシリコン（Ｓi
）基板上にスパッタ法によりＡl 合金よりなる薄膜を
形成した後、ホトレジストとドライエッチングを使用す
る写真蝕刻技術により最小線幅が１μm 以下の所謂るサ
ブミクロン（Sub-micron) パターンが作られている。
ウム合金（Ａl-１％Ｓi)が多く用いられ、二酸化シリコ
ン（Ｓi Ｏ2 ）よりなる絶縁層を備えたシリコン（Ｓi
）基板上にスパッタ法によりＡl 合金よりなる薄膜を
形成した後、ホトレジストとドライエッチングを使用す
る写真蝕刻技術により最小線幅が１μm 以下の所謂るサ
ブミクロン（Sub-micron) パターンが作られている。
【０００４】また、層間絶縁層の形成には気相成長法(
略称ＣＶＤ法）が使用されており、電気絶縁性と耐熱性
が優れたＳi Ｏ2 や窒化シリコン（Ｓi3Ｎ4 ）などの薄
膜が数千Åの厚さに形成されている。
略称ＣＶＤ法）が使用されており、電気絶縁性と耐熱性
が優れたＳi Ｏ2 や窒化シリコン（Ｓi3Ｎ4 ）などの薄
膜が数千Åの厚さに形成されている。
【０００５】
【従来の技術】ＬＳＩやＶＬＳＩなどの集積回路は多層
配線構造がとられており、線幅がサブミクロンの信号線
が微小な間隔で配列してパターン形成されている。
配線構造がとられており、線幅がサブミクロンの信号線
が微小な間隔で配列してパターン形成されている。
【０００６】図２はサブミクロン幅の信号線１が複数個
（こゝでは４個）配列して第１の配線層２がパターン形
成してあるＳi 基板３の上に、ＣＶＤ法により層間絶縁
層４を作り、この層間絶縁膜４を穴開けしてＳi 基板３
に予め形成してある半導体領域に回路接続するコンタク
トホールを形成する工程を模式的に示している。
（こゝでは４個）配列して第１の配線層２がパターン形
成してあるＳi 基板３の上に、ＣＶＤ法により層間絶縁
層４を作り、この層間絶縁膜４を穴開けしてＳi 基板３
に予め形成してある半導体領域に回路接続するコンタク
トホールを形成する工程を模式的に示している。
【０００７】すなわち、Ｓi 基板３の上にＡl 合金をス
パッタして厚さが約１μm の薄膜を作り、これに写真蝕
刻技術を適用して選択エッチングし、線幅がサブミクロ
ンの信号線１を複数個パターン形成して第１の配線層２
を形成する。（以上図２Ａ） 次に、このＳi 基板３の上にＣＶＤ法により例えばＳi3
Ｎ4 よりなる層間絶縁層４を0.7 μm 程度の厚さに被覆
する。こゝで、ＣＶＤ法による膜形成は基板の凹凸に対
応して平行して行われるが、信号線１は線幅がサブミク
ロンと狭いものゝ、トランジスタの駆動には所定の電流
を必要とすることから、信号線１はそれに見合った高さ
が必要であり、そのため、第１の配線層２を覆う層間絶
縁層４には信号線１に沿ってポケット５が生じている。
（以上同図Ｂ） 次に、層間絶縁層４にコンタクトホールを穴開けするた
めにレジスト６をスピンコート法により塗布するが、レ
ジスト６は濃度の関係でポケット５の中にまで侵入しな
いことから、ポケット５に空気を取り込んだ状態で塗布
が行われている。（以上同図Ｃ） 次に、写真蝕刻に先立ってレジスト６をプレベークし
て、粘度調節に使用した溶剤を除去する必要があるが、
この約100 ℃, 数分の加熱工程で、ポケット５にある空
気が膨張し、レジスト６を破壊すると共に層間絶縁層４
との間に剥離領域８を生ずる。
パッタして厚さが約１μm の薄膜を作り、これに写真蝕
刻技術を適用して選択エッチングし、線幅がサブミクロ
ンの信号線１を複数個パターン形成して第１の配線層２
を形成する。（以上図２Ａ） 次に、このＳi 基板３の上にＣＶＤ法により例えばＳi3
Ｎ4 よりなる層間絶縁層４を0.7 μm 程度の厚さに被覆
する。こゝで、ＣＶＤ法による膜形成は基板の凹凸に対
応して平行して行われるが、信号線１は線幅がサブミク
ロンと狭いものゝ、トランジスタの駆動には所定の電流
を必要とすることから、信号線１はそれに見合った高さ
が必要であり、そのため、第１の配線層２を覆う層間絶
縁層４には信号線１に沿ってポケット５が生じている。
（以上同図Ｂ） 次に、層間絶縁層４にコンタクトホールを穴開けするた
めにレジスト６をスピンコート法により塗布するが、レ
ジスト６は濃度の関係でポケット５の中にまで侵入しな
いことから、ポケット５に空気を取り込んだ状態で塗布
が行われている。（以上同図Ｃ） 次に、写真蝕刻に先立ってレジスト６をプレベークし
て、粘度調節に使用した溶剤を除去する必要があるが、
この約100 ℃, 数分の加熱工程で、ポケット５にある空
気が膨張し、レジスト６を破壊すると共に層間絶縁層４
との間に剥離領域８を生ずる。
【０００８】そのため、レジスト６の選択露光と現像を
行ってコンタクトホール形成用の穴７の形成を行う際に
現像液が剥離領域８に侵入して汚染し、また、ドライエ
ッチングを行う際に反応性イオンが剥離領域８に侵入し
てエッチングを生じ、断線などの障害を起こしたり、品
質を低下させている。（以上同図Ｄ）
行ってコンタクトホール形成用の穴７の形成を行う際に
現像液が剥離領域８に侵入して汚染し、また、ドライエ
ッチングを行う際に反応性イオンが剥離領域８に侵入し
てエッチングを生じ、断線などの障害を起こしたり、品
質を低下させている。（以上同図Ｄ）
【０００９】
【発明が解決しようとする課題】ＬＳＩやＶＬＳＩな
ど、半導体集積回路の集積度が向上するに従って信号線
の線幅はサブミクロンよりハーフ・サブミクロン（Half
-submicron）と微小化しているが、先に記したようにト
ランジスタの動作のためには一定の電流量は必要であ
り、そのため信号線の高さはそれ程低くできないことか
ら、複数の信号線が平行してパターン形成されている領
域では、この上を覆う層間絶縁層にポケットができ、こ
のポケットに取り込まれている空気によってレジスト膜
形成工程で破壊が生じ易い。そこで、この破壊の解消が
課題である。
ど、半導体集積回路の集積度が向上するに従って信号線
の線幅はサブミクロンよりハーフ・サブミクロン（Half
-submicron）と微小化しているが、先に記したようにト
ランジスタの動作のためには一定の電流量は必要であ
り、そのため信号線の高さはそれ程低くできないことか
ら、複数の信号線が平行してパターン形成されている領
域では、この上を覆う層間絶縁層にポケットができ、こ
のポケットに取り込まれている空気によってレジスト膜
形成工程で破壊が生じ易い。そこで、この破壊の解消が
課題である。
【００１０】
【課題を解決するための手段】上記の課題は第１の配線
層を含む基板上にＣＶＤ法により層間絶縁層を形成した
後、複数の信号線がパターン形成してある領域のみをゴ
ム系のレジストで選択的に被覆した後、この領域を含む
基板上にポジ型レジストを被覆し、このポジ型レジスト
に選択露光と現像を施してビア形成用のレジストマスク
を作り、このレジストマスクをドライエッチングして層
間絶縁層にビア穴を形成することにより解決することが
できる。
層を含む基板上にＣＶＤ法により層間絶縁層を形成した
後、複数の信号線がパターン形成してある領域のみをゴ
ム系のレジストで選択的に被覆した後、この領域を含む
基板上にポジ型レジストを被覆し、このポジ型レジスト
に選択露光と現像を施してビア形成用のレジストマスク
を作り、このレジストマスクをドライエッチングして層
間絶縁層にビア穴を形成することにより解決することが
できる。
【００１１】
【作用】発明者はこの問題をレジストの密着性を向上す
ることにより解決するものである。
ることにより解決するものである。
【００１２】レジストには周知のように紫外線感光部が
現像液に溶解し易くなるのを利用するポジ型レジスト
と、紫外線感光部が現像液に難溶性となるのを利用する
ネガ型レジストがあるが、ポジ型レジストの方が解像力
が優れていることから、サブミクロンパターン形成のよ
うな微細パターンの形成にはポジ型レジストが使用され
ている。
現像液に溶解し易くなるのを利用するポジ型レジスト
と、紫外線感光部が現像液に難溶性となるのを利用する
ネガ型レジストがあるが、ポジ型レジストの方が解像力
が優れていることから、サブミクロンパターン形成のよ
うな微細パターンの形成にはポジ型レジストが使用され
ている。
【００１３】すなわち、ポジ型レジストは各種類があっ
て一概には言えないが、代表的なものはｏ−ナフトキノ
ンジアジドとアルカリ可溶性フェノール樹脂との混合物
であって、そのまゝではアルカリ性水溶液には溶けない
ものゝ、紫外線照射によってナフトキノンジアジドがア
ルカリ可溶性のカルボン酸に変わると混合物全体がアル
カリ性水溶液に溶解するようなるのを利用している。そ
して、解像性は優れているものゝ機械的強度は劣ると云
う性質がある。
て一概には言えないが、代表的なものはｏ−ナフトキノ
ンジアジドとアルカリ可溶性フェノール樹脂との混合物
であって、そのまゝではアルカリ性水溶液には溶けない
ものゝ、紫外線照射によってナフトキノンジアジドがア
ルカリ可溶性のカルボン酸に変わると混合物全体がアル
カリ性水溶液に溶解するようなるのを利用している。そ
して、解像性は優れているものゝ機械的強度は劣ると云
う性質がある。
【００１４】一方、ネガ型レジストとしては殆どの場
合、環化ゴム・ビスアジド系が用いられており、一部、
ポリ桂皮酸ビニル系が用いられている。すなわち、環化
ゴムに芳香族ビスアジド化合物を混合し、これに紫外線
を照射するとビスアジド化合物が光分解反応を生じ、そ
の反応生成物が環化ゴムの分子を架橋させる結果、不溶
となるもので、ゴム弾性をもつことから機械的強度が優
れている。
合、環化ゴム・ビスアジド系が用いられており、一部、
ポリ桂皮酸ビニル系が用いられている。すなわち、環化
ゴムに芳香族ビスアジド化合物を混合し、これに紫外線
を照射するとビスアジド化合物が光分解反応を生じ、そ
の反応生成物が環化ゴムの分子を架橋させる結果、不溶
となるもので、ゴム弾性をもつことから機械的強度が優
れている。
【００１５】また、ポリ桂皮酸ビニル系はポリビニルア
ルコールと桂皮酸クロリドとのエステル化反応により作
られるもので、紫外線照射により桂皮酸基の二重結合が
開き、架橋反応により網目構造となるのを利用してい
る。
ルコールと桂皮酸クロリドとのエステル化反応により作
られるもので、紫外線照射により桂皮酸基の二重結合が
開き、架橋反応により網目構造となるのを利用してい
る。
【００１６】本発明は環化ゴム・ビスアジド系のネガ型
レジスト（以下略してゴム系レジスト）がゴム弾性をも
ち、また、密着力が優れているのを利用し、サブミクロ
ンの線幅をもつ複数の信号線からなる第１の配線層の剥
離防止層として用いるものである。
レジスト（以下略してゴム系レジスト）がゴム弾性をも
ち、また、密着力が優れているのを利用し、サブミクロ
ンの線幅をもつ複数の信号線からなる第１の配線層の剥
離防止層として用いるものである。
【００１７】図１は本発明を適用して層間絶縁層にコン
タクトホールを形成する工程を示す断面図であるが、理
解を容易にするために、同一の材料および手段について
は図２と同じ番号をとって本発明を説明する。
タクトホールを形成する工程を示す断面図であるが、理
解を容易にするために、同一の材料および手段について
は図２と同じ番号をとって本発明を説明する。
【００１８】先ず、従来と同様にＳi 基板３の上に薄膜
形成技術と写真蝕刻技術を用いて線幅がサブミクロンの
複数（この場合は４本）の信号線１を備えた第１の配線
層２を形成する。（以上図１Ａ） 次に、このＳi 基板３の第１の配線層の上にＣＶＤ法に
よりＳi3Ｎ4 ，Ｓi Ｏ 2 ，燐硅酸ガラス（略称ＰＳＧ）
の何れかよりなる層間絶縁層４を被覆するが、この際、
層間絶縁層４には信号線１に沿ってポケット５が生じて
いる。（以上同図Ｂ） 次に、層間絶縁層４の上にゴム系レジスト10を被覆し、
プレベーク後、写真蝕刻技術を用いて、複数の信号線１
がある層間絶縁層４の上だけにゴム系レジスト10を残す
が、この処理を通じ、ポケット５には空気が取り込まれ
ているに拘らず、ゴム系レジスト10は密着性が良く、ま
た、ゴム弾性をもっているので剥離することはない。
（以上同図Ｃ） 次に、層間絶縁層４にコンタクトホールを穴開けするた
めに従来と同様にポジ型レジスト６をスピンコート法に
より塗布し、プリベーク後、写真蝕刻技術を用いてコン
タクトホール形成位置に穴７を開ける。（以上同図Ｄ） 次に、この状態でＳi 基板３をドライエッチング装置に
装着してドライエッチングを行い、層間絶縁層４にコン
タクトホール11を形成した後、ポジ型レジスト６とゴム
系レジスト10を剥離する。( 以上同図Ｅ） このような方法をとることにより、コンタクトホール11
を形成することができ、次に、この層間絶縁層４の上に
Ａl 系合金のスパッタを行い、これを選択エッチングす
ることによりビアを備えた第２の配線層を形成すること
ができる。
形成技術と写真蝕刻技術を用いて線幅がサブミクロンの
複数（この場合は４本）の信号線１を備えた第１の配線
層２を形成する。（以上図１Ａ） 次に、このＳi 基板３の第１の配線層の上にＣＶＤ法に
よりＳi3Ｎ4 ，Ｓi Ｏ 2 ，燐硅酸ガラス（略称ＰＳＧ）
の何れかよりなる層間絶縁層４を被覆するが、この際、
層間絶縁層４には信号線１に沿ってポケット５が生じて
いる。（以上同図Ｂ） 次に、層間絶縁層４の上にゴム系レジスト10を被覆し、
プレベーク後、写真蝕刻技術を用いて、複数の信号線１
がある層間絶縁層４の上だけにゴム系レジスト10を残す
が、この処理を通じ、ポケット５には空気が取り込まれ
ているに拘らず、ゴム系レジスト10は密着性が良く、ま
た、ゴム弾性をもっているので剥離することはない。
（以上同図Ｃ） 次に、層間絶縁層４にコンタクトホールを穴開けするた
めに従来と同様にポジ型レジスト６をスピンコート法に
より塗布し、プリベーク後、写真蝕刻技術を用いてコン
タクトホール形成位置に穴７を開ける。（以上同図Ｄ） 次に、この状態でＳi 基板３をドライエッチング装置に
装着してドライエッチングを行い、層間絶縁層４にコン
タクトホール11を形成した後、ポジ型レジスト６とゴム
系レジスト10を剥離する。( 以上同図Ｅ） このような方法をとることにより、コンタクトホール11
を形成することができ、次に、この層間絶縁層４の上に
Ａl 系合金のスパッタを行い、これを選択エッチングす
ることによりビアを備えた第２の配線層を形成すること
ができる。
【００１９】なお、市販のゴム系レジストとしては商品
名ＯＭＲ８３−35cp，ＯＭＲ８３−120cp などが知られ
ている。
名ＯＭＲ８３−35cp，ＯＭＲ８３−120cp などが知られ
ている。
【００２０】
【実施例】 実施例１：（図１関連） ｐ型のＳi 基板上に熱酸化法により厚さが約１μm のＳ
i Ｏ2 膜が形成してあり、次に、このＳi Ｏ2 膜を選択
的にエッチングして窓開けした後、イオン注入を行って
ｎ+ 領域を形成してある。このＳi 基板のｎ+ 領域に第
２の配線層より層間絶縁層を通じてビアを形成するのが
目的である。
i Ｏ2 膜が形成してあり、次に、このＳi Ｏ2 膜を選択
的にエッチングして窓開けした後、イオン注入を行って
ｎ+ 領域を形成してある。このＳi 基板のｎ+ 領域に第
２の配線層より層間絶縁層を通じてビアを形成するのが
目的である。
【００２１】先ず、Ｓi Ｏ2 膜を備えたＳi 基板３の上
にスパッタ法によりＡl-１％Ｓi 合金を１μm の厚さに
形成し、次に、写真蝕刻技術を用いて幅0.7 μm の信号
線１を２μm ピッチでパターン形成して第１の配線層２
を形成した。（以上同図Ａ） 次に、この第１の配線層２を含むＳi 基板３の上にＣＶ
Ｄ法によりＳi3Ｎ4 膜よりなる層間絶縁層４を0.7 μm
の厚さに形成した。（以上同図Ｂ） 次に、このＳi 基板３の上にスピンコート法によりゴム
系レジスト（品名ＯＭＲ−120CP ）を約２μm の厚さに
被覆した後、100 ℃で10分間プレベークして後、選択露
光と現像を行って第１の配線層２で信号線１の集中領域
のみをゴム系レジスト10で被覆した。( 以上同図Ｃ） 次に、従来と同様にＳi 基板３の上にスピンコート法に
よりポジ型レジスト（品名ＯＦＰＲ８００−30cp）を1.
5 μm の厚さに被覆し、90℃で10分のプレベークを行っ
て後、選択露光と現像を行ってコンタクトホール形成部
のレジスト膜に穴７を開けた。（以上同図Ｄ） 次に、ドライエッチングを行って穴７の位置の層間絶縁
層４を除去してコンタクトホール11を形成した。
にスパッタ法によりＡl-１％Ｓi 合金を１μm の厚さに
形成し、次に、写真蝕刻技術を用いて幅0.7 μm の信号
線１を２μm ピッチでパターン形成して第１の配線層２
を形成した。（以上同図Ａ） 次に、この第１の配線層２を含むＳi 基板３の上にＣＶ
Ｄ法によりＳi3Ｎ4 膜よりなる層間絶縁層４を0.7 μm
の厚さに形成した。（以上同図Ｂ） 次に、このＳi 基板３の上にスピンコート法によりゴム
系レジスト（品名ＯＭＲ−120CP ）を約２μm の厚さに
被覆した後、100 ℃で10分間プレベークして後、選択露
光と現像を行って第１の配線層２で信号線１の集中領域
のみをゴム系レジスト10で被覆した。( 以上同図Ｃ） 次に、従来と同様にＳi 基板３の上にスピンコート法に
よりポジ型レジスト（品名ＯＦＰＲ８００−30cp）を1.
5 μm の厚さに被覆し、90℃で10分のプレベークを行っ
て後、選択露光と現像を行ってコンタクトホール形成部
のレジスト膜に穴７を開けた。（以上同図Ｄ） 次に、ドライエッチングを行って穴７の位置の層間絶縁
層４を除去してコンタクトホール11を形成した。
【００２２】
【発明の効果】本発明の実施により微細な信号線のポケ
ットに原因するレジスト膜の破壊を無くすることがで
き、これにより、品質と製造歩留りの向上が可能とな
る。
ットに原因するレジスト膜の破壊を無くすることがで
き、これにより、品質と製造歩留りの向上が可能とな
る。
【図１】 本発明を適用して層間絶縁層にコンタクトホ
ールを形成する工程を示す断面図である。
ールを形成する工程を示す断面図である。
【図２】 層間絶縁層にコンタクトホールを形成する工
程を示す断面図である。
程を示す断面図である。
１ 信号線 ２ 第１の配線層 ４ 層間絶縁層 ５ ポケット ６ ポジ型レジスト ８ 剥離領域 10 ゴム系レジスト 11 コンタクトホール
Claims (1)
- 【請求項１】 半導体領域を含む半導体基板上に、複数
の信号線が微細な間隔を隔てゝパターン形成してある第
１の配線層を形成し、該第１の配線層の上に層間絶縁層
を形成し、該層間絶縁層を穴開けしてコンタクトホール
を形成し、該コンタクトホールにより半導体領域と回路
接続する半導体装置の製造方法において、 前記第１の配線層を含む基板上に層間絶縁層を形成した
後、前記複数の信号線がパターン形成してある領域のみ
をゴム系のレジストで選択的に被覆した後、該領域を含
む基板上にポジ型レジストを被覆し、該ポジ型レジスト
に選択露光と現像を施してコンタクトホール形成用のレ
ジストマスクを作り、該レジストマスクを用いて層間絶
縁層をドライエッチングし、コンタクトホールを形成す
ることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21356694A JP3309584B2 (ja) | 1994-09-07 | 1994-09-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21356694A JP3309584B2 (ja) | 1994-09-07 | 1994-09-07 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0878312A JPH0878312A (ja) | 1996-03-22 |
| JP3309584B2 true JP3309584B2 (ja) | 2002-07-29 |
Family
ID=16641338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21356694A Expired - Fee Related JP3309584B2 (ja) | 1994-09-07 | 1994-09-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3309584B2 (ja) |
-
1994
- 1994-09-07 JP JP21356694A patent/JP3309584B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0878312A (ja) | 1996-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4692205A (en) | Silicon-containing polyimides as oxygen etch stop and dual dielectric coatings | |
| JPS6350860B2 (ja) | ||
| JPH07321298A (ja) | 半導体装置製造方法 | |
| EP0355339A2 (en) | Process for making self-aligned contacts | |
| JP3309584B2 (ja) | 半導体装置の製造方法 | |
| JPS61152040A (ja) | 半導体装置の製造方法 | |
| US5506173A (en) | Process of fabricating a dielectric film for a semiconductor device | |
| JPS60250650A (ja) | 層間膜のスル−ホ−ル形成方法 | |
| JPH06275511A (ja) | ポリイミドパターンの形成方法 | |
| KR100206896B1 (ko) | 바이폴라 소자의 컨택형성 방법 | |
| JPS5816545A (ja) | 半導体装置の製造方法 | |
| JP3046114B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2770653B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3156389B2 (ja) | 半導体装置の製造方法 | |
| JPH0661616A (ja) | フォトレジスト膜の形成方法 | |
| JPH06101464B2 (ja) | 半導体装置の製造方法 | |
| JPS60175439A (ja) | 多層配線形成方法 | |
| JPH02151052A (ja) | 半導体装置の製造方法 | |
| JPH04316339A (ja) | 半導体装置の製造方法 | |
| JPS6351640A (ja) | 半導体素子の製造方法 | |
| JPS60227442A (ja) | 集積回路の製造方法 | |
| JPH0997770A (ja) | 半導体装置及びコンタクトホールの形成方法 | |
| JPS60227440A (ja) | 半導体装置の製造方法 | |
| JPS63265447A (ja) | 半導体装置の多層配線の製造方法 | |
| JPH01149436A (ja) | 平坦化された配線を有する半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020423 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080524 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |