JPS59149025A - 半導体装置の製造法 - Google Patents
半導体装置の製造法Info
- Publication number
- JPS59149025A JPS59149025A JP2275883A JP2275883A JPS59149025A JP S59149025 A JPS59149025 A JP S59149025A JP 2275883 A JP2275883 A JP 2275883A JP 2275883 A JP2275883 A JP 2275883A JP S59149025 A JPS59149025 A JP S59149025A
- Authority
- JP
- Japan
- Prior art keywords
- film
- photoresist
- polyimide resin
- wiring
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 229920001721 polyimide Polymers 0.000 claims abstract description 43
- 239000009719 polyimide resin Substances 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 21
- 239000011347 resin Substances 0.000 claims abstract description 10
- 229920005989 resin Polymers 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims description 11
- 229920000642 polymer Polymers 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 238000005260 corrosion Methods 0.000 claims description 2
- 230000007797 corrosion Effects 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 26
- 238000001020 plasma etching Methods 0.000 abstract description 11
- 238000005530 etching Methods 0.000 abstract description 10
- 239000004642 Polyimide Substances 0.000 abstract description 7
- 239000000463 material Substances 0.000 abstract description 6
- 125000005375 organosiloxane group Chemical group 0.000 abstract description 4
- 238000001259 photo etching Methods 0.000 abstract description 4
- 238000007740 vapor deposition Methods 0.000 abstract description 4
- 238000004544 sputter deposition Methods 0.000 abstract description 3
- 238000010438 heat treatment Methods 0.000 abstract description 2
- 229920001558 organosilicon polymer Polymers 0.000 abstract description 2
- 238000007254 oxidation reaction Methods 0.000 abstract description 2
- 238000000059 patterning Methods 0.000 abstract description 2
- 229910019142 PO4 Inorganic materials 0.000 abstract 1
- 239000007788 liquid Substances 0.000 abstract 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 abstract 1
- 239000010452 phosphate Substances 0.000 abstract 1
- 239000002966 varnish Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 14
- 238000005516 engineering process Methods 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000003377 silicon compounds Chemical class 0.000 description 2
- 101100366935 Caenorhabditis elegans sto-2 gene Proteins 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は半導体装置の製造技術、さらには半導体装置の
表面に形成する絶縁膜であってポリイミド系樹脂を用い
たものの加工技術に関するものである。
表面に形成する絶縁膜であってポリイミド系樹脂を用い
たものの加工技術に関するものである。
ＩＯ、ＴｊＳ Ｉ等のごとき集積回路？有する半導体装
置においては、半導体基体の表面上に多層に配線全形成
する場合、配線間の絶縁膜として耐熱性が高く物理的に
安定なポリイミド系有機樹脂が最近多く使われている。
置においては、半導体基体の表面上に多層に配線全形成
する場合、配線間の絶縁膜として耐熱性が高く物理的に
安定なポリイミド系有機樹脂が最近多く使われている。
このポリイミド系樹脂による絶縁膜に２層のｈｔ （ア
ルミニウム）配線間の導通のために透孔（スルーホール
）音形成しようとする場合、通常の腐食エッチ液を用い
る化学的エツチング方法で微細加工を行なうことは困難
である。そこで、ポリイミド系樹脂絶縁膜の微細加工を
行なうため０２ （酸素）プラズマによるスルーホール
加工が考えられた。しかし、０２プラズマによるポリイ
ミド系樹脂膜のエツチングでは従来用いられているホト
レジストもポリイミド樹脂と同程度又はそれ以上の速度
でエッチされ、ホトレジストｆ−ｔスクにして所定のパ
ターンエッチングケ行なうことが困難である。
ルミニウム）配線間の導通のために透孔（スルーホール
）音形成しようとする場合、通常の腐食エッチ液を用い
る化学的エツチング方法で微細加工を行なうことは困難
である。そこで、ポリイミド系樹脂絶縁膜の微細加工を
行なうため０２ （酸素）プラズマによるスルーホール
加工が考えられた。しかし、０２プラズマによるポリイ
ミド系樹脂膜のエツチングでは従来用いられているホト
レジストもポリイミド樹脂と同程度又はそれ以上の速度
でエッチされ、ホトレジストｆ−ｔスクにして所定のパ
ターンエッチングケ行なうことが困難である。
そこで本発明者（本出願人）においては、半導体装置の
多層配線技術について以下に述べるような技術を開発し
た。第１図〜第３図けｓｌ（シリコン）半導体基板上に
Ａｔによる２層配線全形成するプロセスの主安工程を断
面図により示すものである。
多層配線技術について以下に述べるような技術を開発し
た。第１図〜第３図けｓｌ（シリコン）半導体基板上に
Ａｔによる２層配線全形成するプロセスの主安工程を断
面図により示すものである。
第１図に示すように半導体基板ｌの表面に酸化により形
成しｑ８１０２膜２の上に通常の方法によすＡ４を蒸着
し、ホトエツチングによシ第１層目のＡｔ配線３を形成
する。次いで層間絶縁膜としてポリイミド系樹脂膜４を
ポリイミド樹脂膜のスピン＋塗布熱処理を行なうことに
より形成する。
成しｑ８１０２膜２の上に通常の方法によすＡ４を蒸着
し、ホトエツチングによシ第１層目のＡｔ配線３を形成
する。次いで層間絶縁膜としてポリイミド系樹脂膜４を
ポリイミド樹脂膜のスピン＋塗布熱処理を行なうことに
より形成する。
このポリイミド系樹脂膜４上にスパッタリング法によ！
ＯＭＯ（モリブデン）膜５全うすく形成し、その後、ス
ルーホール（７）形成のためホトレジストパターン６を
スルーホール部７以外の部分に形成する。
ＯＭＯ（モリブデン）膜５全うすく形成し、その後、ス
ルーホール（７）形成のためホトレジストパターン６を
スルーホール部７以外の部分に形成する。
ここで第２図に示すようにＯＦ４ガスを用いるプラズマ
エツチング法によシスルーホール部７の最表面にあるＭ
ｏ膜５を部分的に除去し、引き続き０２ガスを用いるプ
ラズマエツチング法によシその下のポリイミド系樹脂膜
４を除去してスルーホール７をつくる。ここでポリイミ
ド樹脂４とホトレジスト６のＯ！ガスによるプラズマエ
ッチ速度はほとんど等しいため、スルーホール部７のポ
リイミド樹脂膜がエツチング終了するころにＦｉＭ 。
エツチング法によシスルーホール部７の最表面にあるＭ
ｏ膜５を部分的に除去し、引き続き０２ガスを用いるプ
ラズマエツチング法によシその下のポリイミド系樹脂膜
４を除去してスルーホール７をつくる。ここでポリイミ
ド樹脂４とホトレジスト６のＯ！ガスによるプラズマエ
ッチ速度はほとんど等しいため、スルーホール部７のポ
リイミド樹脂膜がエツチング終了するころにＦｉＭ 。
ｉ上のホトレジスト膜はほとんど除去され、Ｍｏ膜が０
２プラズヤエツチングのマスクとガって、スルーホール
部７以外のポリイミド樹脂膜４が除去されるのを防止す
る。
２プラズヤエツチングのマスクとガって、スルーホール
部７以外のポリイミド樹脂膜４が除去されるのを防止す
る。
この後、ＣＦ４ガス中でＭＯ膜５をプラズマエツチング
により除去［７、層間絶縁膜ポリイミドのスルーホール
７が完了する。その上に第３図に示すように２層目のＡ
ｌ配線８を形成することによりＡｔ ２層配線ができ上
る。
により除去［７、層間絶縁膜ポリイミドのスルーホール
７が完了する。その上に第３図に示すように２層目のＡ
ｌ配線８を形成することによりＡｔ ２層配線ができ上
る。
このようにポリイミド膜上に０２プラズマエツチングに
よりエツチングされにくく、シかもポリイミド膜エッチ
後にスルーホール部のＡｌ配線やポリイミド膜を損傷す
ることなく除去できるＭ。
よりエツチングされにくく、シかもポリイミド膜エッチ
後にスルーホール部のＡｌ配線やポリイミド膜を損傷す
ることなく除去できるＭ。
のような金属の膜をポリイミド膜の上に形成してこの金
属膜をマスクとしてポリイミド膜のプラズマエッチを行
なえば前記問題は解消する、しかし、この方法によれげ
ポリイミド膜上への金属膜の蒸着、及び除去の工程が通
常のホトエツチングのプロセスに加わシプロセスが複雑
化する、また、スルーホール周辺のコーナ部のＭｏ１ｌ
ｌｊにクラッチが入シやすく、これが原因でスルーホー
ルが異常な形状にエツチングされる、さらにＭＯエッチ
除去の際ＡＩＬ！ｉｉＪ線や周辺８１基板がエッチされ
るということが本発明者によシあきらかにされた。
属膜をマスクとしてポリイミド膜のプラズマエッチを行
なえば前記問題は解消する、しかし、この方法によれげ
ポリイミド膜上への金属膜の蒸着、及び除去の工程が通
常のホトエツチングのプロセスに加わシプロセスが複雑
化する、また、スルーホール周辺のコーナ部のＭｏ１ｌ
ｌｊにクラッチが入シやすく、これが原因でスルーホー
ルが異常な形状にエツチングされる、さらにＭＯエッチ
除去の際ＡＩＬ！ｉｉＪ線や周辺８１基板がエッチされ
るということが本発明者によシあきらかにされた。
本発明の目的は半導体装置において、絶縁膜として形成
したポリイミド系樹脂の加工にあたって、プロセス全複
雑にすることなく微細化加工ができる製造法全提供する
ことにある。
したポリイミド系樹脂の加工にあたって、プロセス全複
雑にすることなく微細化加工ができる製造法全提供する
ことにある。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すわば、下記のとおシである。
を簡単に説明すわば、下記のとおシである。
すなわち、絶縁膜として形成したポリイミド系樹脂の一
部全ドライエツチング法によシ除去するにあたって、そ
の加工用マスク材として有機シリコン系ボ１ＪｙＱ含有
する感光性耐食樹脂金用いることにより、マスク材のエ
ツチング速度を制御し、倣細加工の目的を達成するもの
である。
部全ドライエツチング法によシ除去するにあたって、そ
の加工用マスク材として有機シリコン系ボ１ＪｙＱ含有
する感光性耐食樹脂金用いることにより、マスク材のエ
ツチング速度を制御し、倣細加工の目的を達成するもの
である。
第４図〜第６図は半導体基板上ＫＡ７による２層配線を
形成するプロセスに本発明を適用した場合の一実施例に
おける各工程ケ断面図によ）示すものである。
形成するプロセスに本発明を適用した場合の一実施例に
おける各工程ケ断面図によ）示すものである。
第４図において、１は素子が形成された８１半導体基板
（ウェハ）、２は表面酸化による絶縁膜（ＳｔＯ２膜）
で、この上にスパッタリング（又は蒸着）によりＡｔ膜
を約１，０μｍの厚さに付着し、ホトレジストによるバ
ターニングを行なってリン酸系Ａｌエツチング液で配線
加工を行ない１層目のＡ！配線３會形成する。その後、
１５ｗｔ％の樹脂濃度分を含有する粘度１１００ｃｐの
ポリイミドフェス？スピンナ法等によシウエノ・上に塗
布し、２００℃−３０分、３５０℃−３０分の熱処理を
経て２．２μｍ厚のポリイミド樹脂膜４？形成する。
（ウェハ）、２は表面酸化による絶縁膜（ＳｔＯ２膜）
で、この上にスパッタリング（又は蒸着）によりＡｔ膜
を約１，０μｍの厚さに付着し、ホトレジストによるバ
ターニングを行なってリン酸系Ａｌエツチング液で配線
加工を行ない１層目のＡ！配線３會形成する。その後、
１５ｗｔ％の樹脂濃度分を含有する粘度１１００ｃｐの
ポリイミドフェス？スピンナ法等によシウエノ・上に塗
布し、２００℃−３０分、３５０℃−３０分の熱処理を
経て２．２μｍ厚のポリイミド樹脂膜４？形成する。
この後、Ｓｉポリマとして式の構造式をもつポリラダー
オルガノシロキサン。
オルガノシロキサン。
Ｒ＋＋ （ここでＲ，Ｒ，は−
２
をホトレジスト樹脂分の１０ｗｔ％ を含有させたホト
レジスト材全ポリイミド樹脂膜４上に塗布し、８０℃１
５分のプレベーク後、通常の方法で露光、現像、ボスト
ベーク（１５０℃１５分）を行ない、１．６／１ｍ厚の
ホトレジストパターン（マスク）９を形成する。なお、
上記ポリマーは可視・紫外光（通常の感光波長３６５〜
４３００ｍ）に吸収帯？有しない。
レジスト材全ポリイミド樹脂膜４上に塗布し、８０℃１
５分のプレベーク後、通常の方法で露光、現像、ボスト
ベーク（１５０℃１５分）を行ない、１．６／１ｍ厚の
ホトレジストパターン（マスク）９を形成する。なお、
上記ポリマーは可視・紫外光（通常の感光波長３６５〜
４３００ｍ）に吸収帯？有しない。
つづいて、平行平板型のプラズマエツチング装置を用い
、０２９８％、ＣＦ４２％の混合ガスによりポリイミン
樹月旨膜のエツチング（ドライエツチング）を行ない第
５図に示すようにマスクの形成ｆｆ１ｅい部分のポリイ
ミド樹脂を除去する。
、０２９８％、ＣＦ４２％の混合ガスによりポリイミン
樹月旨膜のエツチング（ドライエツチング）を行ない第
５図に示すようにマスクの形成ｆｆ１ｅい部分のポリイ
ミド樹脂を除去する。
上記の条件下でのポリイミド樹脂のエッチ速度ｖｐとホ
トレジストのエッチ速度ｖｒの比ｖ ｐ ／ｖｒけほぼ
３：１となり、スルーホール部（７）のポリイミド樹脂
膜が全くエッチされ穴時点にもスルーホール部以外には
ホトレジスト膜９がポリイミド樹脂上に残存し、所望の
ポリイミド膜加工が可能である。
トレジストのエッチ速度ｖｒの比ｖ ｐ ／ｖｒけほぼ
３：１となり、スルーホール部（７）のポリイミド樹脂
膜が全くエッチされ穴時点にもスルーホール部以外には
ホトレジスト膜９がポリイミド樹脂上に残存し、所望の
ポリイミド膜加工が可能である。
その後、通常の有機ホトレジスト除去液を用いて残存す
るホトレジスト全除去し第６図に示すようにスルーホー
ル加工が完了する。このウェハ上にＡｔ蒸着、ホトエツ
チングを行なって第２層Ａ４配線８全形成しＡｔ２層配
線構造が荀られる。
るホトレジスト全除去し第６図に示すようにスルーホー
ル加工が完了する。このウェハ上にＡｔ蒸着、ホトエツ
チングを行なって第２層Ａ４配線８全形成しＡｔ２層配
線構造が荀られる。
本発明によればポリイミド樹脂のドライエツチングにあ
たって８１系ポリマの使用によりポリイミドの０２プラ
ズマエ、チの際にホトレジストマスクの除去速度がポリ
イミドのそれの２〜５倍遅くなり、ＭＯ等のメタル膜？
かぶせ々くてもドライエッチが可能である。なお、この
ようにホトレジストのエッチ速度全コントロールできる
理由としては、（１）Ｓ１ポリマーけ０２プラズマのみ
ではエッチされることなく、ポリイミドとエッチ速度で
所讐とする選択比をもつことができる、（２）８１ポリ
マーは通常の感光波長では吸収率を持たず感光性樹脂内
に含有させることによってはじめて使用できる。
たって８１系ポリマの使用によりポリイミドの０２プラ
ズマエ、チの際にホトレジストマスクの除去速度がポリ
イミドのそれの２〜５倍遅くなり、ＭＯ等のメタル膜？
かぶせ々くてもドライエッチが可能である。なお、この
ようにホトレジストのエッチ速度全コントロールできる
理由としては、（１）Ｓ１ポリマーけ０２プラズマのみ
ではエッチされることなく、ポリイミドとエッチ速度で
所讐とする選択比をもつことができる、（２）８１ポリ
マーは通常の感光波長では吸収率を持たず感光性樹脂内
に含有させることによってはじめて使用できる。
し穴がって本発明によればポリイミド系樹脂を使った絶
縁膜の微細加工が容易になシ、高集積化しに半導体装置
が得られる。
縁膜の微細加工が容易になシ、高集積化しに半導体装置
が得られる。
以上本発明者によってなされた発明を実施例にもとすき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しかい範囲で物々変更可
能であることはいうまでもない。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しかい範囲で物々変更可
能であることはいうまでもない。
方お、ホトレジストへのシリコン化合物の添加は次のよ
うに濃度範囲が決められる。すなわち、濃度の下限は、
ポリイミド樹脂とホトレジストのプラズマエツチングに
よるエツチング速度比から決められ、通常２：１以下の
エッチ速度によることが必要である。一方、濃度の上限
はホトレジスト膜としての特性（塗布特性、感光特性等
）から決めらｈ１濃度の上限とともに解像度の低下が顕
著となる。ポリラダーオルガノシロキサンの場合、ホト
レジスト樹脂分の５〜２０ｗｔ％が適当である。
うに濃度範囲が決められる。すなわち、濃度の下限は、
ポリイミド樹脂とホトレジストのプラズマエツチングに
よるエツチング速度比から決められ、通常２：１以下の
エッチ速度によることが必要である。一方、濃度の上限
はホトレジスト膜としての特性（塗布特性、感光特性等
）から決めらｈ１濃度の上限とともに解像度の低下が顕
著となる。ポリラダーオルガノシロキサンの場合、ホト
レジスト樹脂分の５〜２０ｗｔ％が適当である。
その他の応用例と１７で、シリコン化合物に実施例で示
したポリラダオルガノシロキサンの他、細状結合のシロ
キサンポリマやシリコーン化合物等も同様か効果が得ら
引る。
したポリラダオルガノシロキサンの他、細状結合のシロ
キサンポリマやシリコーン化合物等も同様か効果が得ら
引る。
第１図〜第３図は半導体基板上の２層配線層間絶縁膜に
スルーホールをあける場合のプロセスの例を示す工程断
面図である。 第４図〜第６図は半導体基板上の２層配線層間絶Ｈ膜に
スルーホール會あけるプロセスに本発明全適用した場合
の実施例の工程断面図である。 １・・・半導体基板（ｓｔ）、２・・・表面酸化膜（８
１０を膜）、３・・・第１層Ａ／、配線、４・・・層間
絶縁膜（ポリイミド樹脂）、５・・・ＭＯ膜、６・・・
ホトレジストマスク、７・・・スルーホールｉ、訃・・
第２層Ａｔ配線、９・・・有機シリコン系ポリマを含有
するホトレジストからなるマスク。 第 １ 図 第 ２ 図
スルーホールをあける場合のプロセスの例を示す工程断
面図である。 第４図〜第６図は半導体基板上の２層配線層間絶Ｈ膜に
スルーホール會あけるプロセスに本発明全適用した場合
の実施例の工程断面図である。 １・・・半導体基板（ｓｔ）、２・・・表面酸化膜（８
１０を膜）、３・・・第１層Ａ／、配線、４・・・層間
絶縁膜（ポリイミド樹脂）、５・・・ＭＯ膜、６・・・
ホトレジストマスク、７・・・スルーホールｉ、訃・・
第２層Ａｔ配線、９・・・有機シリコン系ポリマを含有
するホトレジストからなるマスク。 第 １ 図 第 ２ 図
Claims (1)
- １、半導体基体表面上に絶縁膜としてポリイミド系樹脂
膜全形成し、ドライエツチング法よりその一部を選択的
に除去するプロセスを有する半導体装置の製造法であっ
て、上記絶縁膜のドライエツチング加工用のマスクとし
て有機シリコン系ポリマ會含有する感光性耐食樹脂を用
いること全特徴とする半導体装置の製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2275883A JPS59149025A (ja) | 1983-02-16 | 1983-02-16 | 半導体装置の製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2275883A JPS59149025A (ja) | 1983-02-16 | 1983-02-16 | 半導体装置の製造法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59149025A true JPS59149025A (ja) | 1984-08-25 |
Family
ID=12091578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2275883A Pending JPS59149025A (ja) | 1983-02-16 | 1983-02-16 | 半導体装置の製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59149025A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63104425A (ja) * | 1986-10-09 | 1988-05-09 | インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション | バイアの形成方法 |
| US7678460B2 (en) | 2003-05-12 | 2010-03-16 | Micron Technology, Inc. | Intermediate semiconductor device structures using photopatternable, dielectric materials |
-
1983
- 1983-02-16 JP JP2275883A patent/JPS59149025A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63104425A (ja) * | 1986-10-09 | 1988-05-09 | インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション | バイアの形成方法 |
| US7678460B2 (en) | 2003-05-12 | 2010-03-16 | Micron Technology, Inc. | Intermediate semiconductor device structures using photopatternable, dielectric materials |
| US7855154B2 (en) | 2003-05-12 | 2010-12-21 | Micron Technology, Inc. | Methods of forming intermediate semiconductor device structures using spin-on, photopatternable, interlayer dielectric materials |
| US8486612B2 (en) | 2003-05-12 | 2013-07-16 | Micron Technology, Inc. | Methods of forming intermediate semiconductor device structures using spin-on, photopatternable, interlayer dielectric materials |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5126007A (en) | Method for etching a pattern in layer of gold | |
| JPS63170925A (ja) | 基板上に配線を形成する方法およびリフトオフ膜 | |
| US6251804B1 (en) | Method for enhancing adhesion of photo-resist to silicon nitride surfaces | |
| JPS59149025A (ja) | 半導体装置の製造法 | |
| US4704188A (en) | Wet chemical etching of crxsiynz | |
| JPH03133132A (ja) | 導電体パターン形成方法 | |
| JPH058856B2 (ja) | ||
| US3701659A (en) | Photolithographic masks of semiconductor material | |
| JPH06275511A (ja) | ポリイミドパターンの形成方法 | |
| JPS60154623A (ja) | 半導体装置の製造方法 | |
| KR100309133B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| EP0068098A2 (en) | Process for fabricating a device involving use of a photoresist | |
| JPH05142788A (ja) | レジストパターンの形成方法 | |
| JPS6329951A (ja) | 微細配線パタ−ン形成法 | |
| KR19980048845A (ko) | 반도체소자의 패턴형성방법 | |
| JPH04335644A (ja) | パターン形成方法 | |
| JPS58143529A (ja) | パタ−ン形成方法 | |
| JPS60247947A (ja) | 半導体装置の製造方法 | |
| KR19990081544A (ko) | 반도체 제조공정의 콘택홀 형성방법 | |
| JPH11307525A (ja) | 半導体装置及びその製造方法 | |
| JPS6227155B2 (ja) | ||
| JPS59152629A (ja) | パタン形成方法 | |
| JPS63220548A (ja) | 半導体装置の製造方法 | |
| JPH02235334A (ja) | 集積回路装置の製造方法 | |
| JPS61263131A (ja) | 微細パタ−ン化層形成方法 |