JPS59152629A - パタン形成方法 - Google Patents

パタン形成方法

Info

Publication number
JPS59152629A
JPS59152629A JP2724883A JP2724883A JPS59152629A JP S59152629 A JPS59152629 A JP S59152629A JP 2724883 A JP2724883 A JP 2724883A JP 2724883 A JP2724883 A JP 2724883A JP S59152629 A JPS59152629 A JP S59152629A
Authority
JP
Japan
Prior art keywords
layer
resist
organopolysiloxane
pattern
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2724883A
Other languages
English (en)
Inventor
Hideo Ikitsu
英夫 生津
Masanori Suzuki
雅則 鈴木
Akira Yoshikawa
昭 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2724883A priority Critical patent/JPS59152629A/ja
Publication of JPS59152629A publication Critical patent/JPS59152629A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、集積回路を始めとする各種の固体デバイスの
製造において、基板上に高精度、微細レジストバタン?
形成するリングラフィの方法に関するもので、特に多層
レジストによるバタン形成方法に関するものである。
半導体集椙回路この製造においてGま、年々高集積化が
進められており、それに伴い高精度・微細771工が要
求されている。リングラフィの方法についても、近紫外
光を用いた稲小投影露光、電子線1u接描画あるいはX
線露光と多様な帳開倉呈している。しかしながら、業子
製造過程において生ずる基板段差は基板上VC塗布した
レジスト層の層厚を変gJJさせ、これは露光方法σ〕
■何に依らずレジストバタン寸法精度を低下ざ甘る間誼
をおこしていた・:fに、バタン寸法が微細化するに従
って、’3’e露光の場合rG:j基板からの反射yc
、による定在波効果が、電子媚露元の場合にもやはり基
板からの反射m子による近従効来が形成バタン精度の主
要な劣化安置となりつつあり、これに対する対画が急務
となっている。
これらの問題の解決策として2191あるいは3RIj
構成からなる、いわゆる多層レジストσ)提案がある。
多層レジスト技術については詳述はぎけるものの、要は
下層として厚く形成する有機高分子層により基徐段差r
実効的に平1且化し、かつ上層レジストに基板面から隔
てることにより上記g) 問題t−除去しようとするも
のである0バタン杉成は、上層レジストvc形成した憂
稍度バタン倉ドライエツチングの方法を用い、3層の場
合は中間層にいったんバタン転写し7S:後、2層の場
合は直接下層の有機高分子層に転写することによりを己
れる0このように、多層レジスト技術は形成バタンの精
度、倣細性、ドライエツチング耐性等に関しては、従来
の単層レジスト孜術の欠点?全面的に除去した優れた技
術であるが、実用性の観点からは尚。
改良t−要するコ、3の欠A?有するものである。
特に従来1)ML層レジスト工程に比較すると、多層レ
ジストのバタン形成工程数が(ψめで多く、従って・バ
タン形成に良時間?要し、ウェハスルーアットが低いこ
とが最大の問題点である。さらには、例えば従来から提
案されている8i(J、、Si、AJ等の無機材料を中
間層とする3層レジスト技術において待に顕著であるか
、これらの中間層を形成するための、真孕蒸着、スパッ
タあるいはプラスマCVU等の簀空装置、これらの中【
81層全エツチングするためのドライエツチング装置と
、それぞれ高額な装置が必要となり、プロセスコスト上
の問題も有してい7S:Q 2層構成では上記の四囲はかなり軽減され、特に下層の
有機高分子層上vc有機高分子レジストと噴虐する、い
わゆる、f機/M機2層レジストでは、コ層ともスピン
搬布法で形成されるためスループットも高く、上記のよ
うな装置類も不要である。
しかしながら、この有機/有機2層レジストに関する従
来の提案は大部分が2層材料間の浴液に対する溶解速度
の違いを利用してバタン形成するもの、pI!言すれば
、いわゆるウニ1ツト処坤によりバタン形成されるもの
であり、穿ってドライエツチング技術の高精度特性と全
面的に採用しに31曽レジストの場合に比してバタン精
度あるいは倣細性の点で劣ることは否めない。また、上
層レジストとマスクとして下層をドライエツチングして
バタン形成する有機/有機2層レジストの提案もあるが
、これは2層材料組合せの選択の幅が狭く、己らt/c
はドライエツチングの速度差が大きくできず、その結果
、゛ドl曽有W品分子のエツチング中に上層レジストが
著しく膜減りするという欠点が生じていた。そのためバ
タン寸法変換差が大さくなり一さらに厚い上層レジスト
となることによりバタンの解像度が低下するという欠点
が生じていた〇本発明は、高解像度で喰細なバタンの形
成が可能で、かつ工程数が少なく処理方法が簡便な2層
レジストによるバタン形成方法を提供するもので、具体
的VCは2層しジストリFJ9fi有0品分子材料とし
てオルカッポリシロキサンta用すること?特徴とする
′ 以下、本発明を図示する実施例vc基ついて説明す
る。
;M/1図(al〜(dlは、本発明バタンノ1ぞ成方
法の主要1″桿?工梅順に示した概略断面図であ6゜本
発明では、第1図(al K示す様に、先ずバタンが形
成きレルヘさ基板l上にオルガノポリシロキー+r ン
層2を形成し、吹に第1図(blVc示す様にレジスト
層8ヲ鵠層する。オルガノポリシロキサン層2とレジス
ト層8の積層で、不発IJ#リコ層レジスト番となる。
ここでレジスト層としては、a用される露光手段に応じ
てホトレジスト、m子標レジスト、あるいはX竪しジス
トが随時選択される。次に、第を図(C1に示す様に、
所舅のバタンでの露光、現像処jg4t″なしてレジス
ト層8に所望のバタン?形成し、次にバタン形成゛した
レジストPfJkマスクに、トライエツチングの方法に
よりオルカッポリシロキサン)tlyt−工)チングし
て、本発明の゛パタンJr或は完了する。ざらに、基&
に所望のバタン?形成するには、図示はこれを4#Iす
るも、上記の様にバタン形成した2 1klレジストを
マスクとして基板?エツチング加工し・最5!1vcA
層レジストの各層t−順次あるいは同時に剥Ig除去す
れば良い。
表1に・実験に使用した各補オルガノポリシロキサンの
フェニル基含有4、有機基金、f4、硬化傍横?示す。
衣      工    1 使用したオルガノポリシロキサンの構造とエツチング速
度表中7エ=/l/基含有率は化学構造式で表わされる
XとYの比(X/Y)である07エ二ル基以外の有機基
は一部分σノビニル基と除くと大部分がメチル基である
0又、併せてOF、ガスと用いて反不性イオンエッチン
グト施こした際のエツチング速度を示す◎エツチング条
件&xc!4流1政s o sccm 、圧力QOi′
11orr−高向波g l’J10(fiNである。
ところで、本発明の要点は、オルガノポリシロキーケン
の材料選択?適格に行なうことにより・通常の有機高分
子レジストに比較して九分大ざいドライエツチング速度
が得られることと見出し−これにより厚いオルガノボリ
シ四キサンWtrt比較的薄い有機高分子レジスト層を
マスクとして募M度にドライエツチングすることである
。すなわち、通常良く用いられるシブレー社製ホトレジ
スト(AZ−/ll−00)の同条件でのエツチング速
度がコg o 17nusであることから、1列えはオ
ルガノポリシロキサン八ではその3倍以上のエツチング
速度があることがわかる。第2図は、エツチングガス(
Ck’< ) VCHx k混合してエッチン゛グした
時のH!iM、合比とエツチング速度の@熱である。H
と混合することによりオルガノポリシロキサン、AZ−
/1A00ともエツチング速度は低下するが、弘θ%混
合するとAZ−/1100は殆どエツチングされずにオ
ルガノポリシロキサンのみをエツチングすることが可能
となる0従って、上層に公知の高l感度、高野1家度レ
ジスト、下層にオルガノポリシロキサンと用い、cF、
1−H,混−介ガスでドライエツチングすることにより
、上層レジストが膜減りすることなく畝細レジストパタ
ンを形成でさる〇−万、表1に示す如く、オルガノポリ
シロキサンとしては、エツチング速度の点からフェニル
基を含甲ないものの方が良い。これG:t−フェニル基
がc I!’、プラズマ耐性金もっためである。又、表
1から明らかな妬くオルガノポリシロキサンの4i機基
含′4i率は少ない方が良く、例えば37 wt% 以
下であることが本発明には好適である。−万、同じ有機
基金4(24w1%)でもB(縮合反応:架辱点が8i
−U)とC(付加反応:架橋点か8i−C)ではBの方
かエツチング速度が速い。これはCF。
では8i−(Jの万が8i−Cよりもエツチングが連い
ことに起因している。従って、オルガノポリシロキサン
としては、有機基含有率が等しくても―合反応で硬化す
るものの方が好適である。尚、上層レジスト材料として
ハ、・要は、オルガノポリシロキサン層上vc接滑性よ
く均一に塗布でさればすべて本発明に好]@であるがレ
ジストリ種類によりハガレや割れが生じる場合がある。
こj″lc′ilc′iオルガノポリシロキサ2表面存
在するためである。この問題?解決するためには、表面
の有機基4除去すればよく、そのためにはオルガノポリ
シロキサン表面tri禦プラズマ処理すれば良い。この
場合□、試料にかかる温度の意力)ら円筒型のものより
もl平行平版型のエツチングgは倉出しくる方が%−r
−しい。この酸素1ラズマ処IJIAKより現在公知の
レジストは大部分本発明に適用で8イ)。
次に、具体的な実験例を挙げる。
電極材料としてアルミニウムを形成した3インチ基板上
にオルガノポリシロキサンAk/pm  スピン塗布し
、菫素雰囲気Ftsσ℃で/ !18 ft!’ 7J
11熱した。その備、平行平板型エツチング装置により
tθoW、1g素流敏s g sccm 、圧力aθ/
T:orrの条件でlθ分ml酸素プラズマ処理した後
、AZ−/ # 00 f O,! /’m スピン塗
布し1こ。90℃で6分間加熱処理便、紫外@露光、現
像と行なってAZレジストバタンと形成した。辰いて、
10θW・C1”440%+H!IAO%l昆合カスt
 Osccm 。
0.0 / ’L’orrの条件でオルガノポリシロキ
サンをエーツチングし、2層レジストバタン全形成し7
1:。
この後CCI、ガスプラズマによりアルミニウムとドラ
イエツチングし、シロキサン除去剤(IZIえば商品名
ウレンルプラズマ)fr:用いて不要VCなった2層し
ジスト?除去し、所望のアルミニウムバタンを形成した
尚、本実施例ではオルガノポリシロキサンのエツチング
ガスにCF4+H,2用いたが、”フン素?含むガスで
あればCF4に限定されるものではない〇又、上層レジ
□スト露光時の基板からの光反射?抑えるため、オルガ
ノポリ1シロ牛サン中に元吸収材等?含有せしめること
は、本発明?・例えばアルミニウム等の光反射の強い基
板のバタン形成VCin用する際に、いわゆる定在波の
効果+l!″除去し、品精度のバタン形成に特に有効で
ある、 以上説明したように、本発明バタン形成方法は・λ層し
ジストリ下層にオルガノポリシロキサンr用いること?
特赦とし、これにより2層レジストの両層ともスピン塗
布可能なことか−、ウェハスループットが品<、かつ従
来の3層レジストの妬く高額の矛理装fftを必要とし
ない。ざらには、上層レジストt−m減すさせることな
くオルガノポリシロキサン?エツチングでさることから
、形成バタンの寸法精度が昼い0!1″た、上層レジス
ト膜厚金薄くできることから、高解像度レジストバタン
か形成できる。
これらの結果、本発明?用いて大容尉集積回路脚遺に不
可欠なサブミクロンレジストパタン?募il#度に形成
することかでさる。
【図面の簡単な説明】
第1図は、2層しジスト形成工俣と示す概略助面図、第
2図はOF、へのH2の混合Ntと、オルガノポリシロ
キサン及びAZ−ttAooホトレジストのエツチング
速度の関係を示す図であるOl・・・・・基板、2・・
・・・・オルガノポリシロ干すン層、8・・・・・・レ
ジスト層、4・・・・・2層レジスト。 第F ’t、””を 第2図 1−12  ’、L什九 (%)

Claims (1)

  1. 【特許請求の範囲】 1 711工すべさ基板上にオルガノポリシロキサン層
    、レジスト層を順次晴欝し、次に該レジスト層に対する
    露光、現像処理により該レジスト層に所定のバタン?形
    成[−1次いで上記バタン形成したレジスト層tマスク
    に上記オルガノポリシロ”キ、サン層をエツチングする
    こと?特鹸とするバタン形成方法0 2  Q(15レジスト層形成目i!にオルガノポリシ
    ロキサン層表面を醗當プラズマ処理することとr#徴と
    する特trayθ求の範囲第1項記載のバタン形成方法
JP2724883A 1983-02-21 1983-02-21 パタン形成方法 Pending JPS59152629A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2724883A JPS59152629A (ja) 1983-02-21 1983-02-21 パタン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2724883A JPS59152629A (ja) 1983-02-21 1983-02-21 パタン形成方法

Publications (1)

Publication Number Publication Date
JPS59152629A true JPS59152629A (ja) 1984-08-31

Family

ID=12215769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2724883A Pending JPS59152629A (ja) 1983-02-21 1983-02-21 パタン形成方法

Country Status (1)

Country Link
JP (1) JPS59152629A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63275118A (ja) * 1987-05-07 1988-11-11 Nec Corp 半導体装置の製造方法
JPH02113555A (ja) * 1988-10-21 1990-04-25 Nec Corp 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63275118A (ja) * 1987-05-07 1988-11-11 Nec Corp 半導体装置の製造方法
JPH02113555A (ja) * 1988-10-21 1990-04-25 Nec Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US5277749A (en) Methods and apparatus for relieving stress and resisting stencil delamination when performing lift-off processes that utilize high stress metals and/or multiple evaporation steps
US4692205A (en) Silicon-containing polyimides as oxygen etch stop and dual dielectric coatings
US4004044A (en) Method for forming patterned films utilizing a transparent lift-off mask
CN109817531B (zh) 一种阵列基板及其制作方法
US3510371A (en) Method of making an ultraviolet sensitive template
US20030165747A1 (en) Hardmask/barrier layer for dry etching chrome films and improving post develop resist profiles on photomasks
JPS59152629A (ja) パタン形成方法
JPS62247523A (ja) 半導体装置の製造方法
JPH02156244A (ja) パターン形成方法
KR100252757B1 (ko) 금속패턴 형성방법
KR100850081B1 (ko) 반도체 소자의 금속배선 형성 방법
JPH0722506A (ja) 半導体装置及びその製造方法
TWI323295B (en) Method for etching metal
JPH06168919A (ja) 半導体装置のパターニング方法
JPS6179226A (ja) パタ−ン形成方法
JPH03108798A (ja) 多層配線基板およびその製造方法
KR100206896B1 (ko) 바이폴라 소자의 컨택형성 방법
JPH04338630A (ja) 半導体装置の製造方法
JPH11119431A (ja) 金属パターンの形成方法
JP2872298B2 (ja) 半導体装置の製造方法
CN115458480A (zh) 一种金属互连层腐蚀方法
JPS6348330B2 (ja)
JPS59149025A (ja) 半導体装置の製造法
JPS60154623A (ja) 半導体装置の製造方法
JPH03201530A (ja) 微細孔の形成方法