KR100850081B1 - 반도체 소자의 금속배선 형성 방법 - Google Patents

반도체 소자의 금속배선 형성 방법 Download PDF

Info

Publication number
KR100850081B1
KR100850081B1 KR1020060133389A KR20060133389A KR100850081B1 KR 100850081 B1 KR100850081 B1 KR 100850081B1 KR 1020060133389 A KR1020060133389 A KR 1020060133389A KR 20060133389 A KR20060133389 A KR 20060133389A KR 100850081 B1 KR100850081 B1 KR 100850081B1
Authority
KR
South Korea
Prior art keywords
tin
forming
layer
reflective layer
semiconductor device
Prior art date
Application number
KR1020060133389A
Other languages
English (en)
Other versions
KR20080059733A (ko
Inventor
이정호
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060133389A priority Critical patent/KR100850081B1/ko
Publication of KR20080059733A publication Critical patent/KR20080059733A/ko
Application granted granted Critical
Publication of KR100850081B1 publication Critical patent/KR100850081B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 금속배선 형성 방법에 관한 것이다.
본 발명은, 반도체 기판(10)상에 순차적으로 접착력 향상층(12), 금속층(14), 비반사층(16)을 형성한 후 상부측에 감광막 패턴(18)을 형성하고 식각함으로써 금속배선을 형성하게 되며, 상기 비반사층(16)으로 Ti/TiN의 적층구조 또는 TiN을 이용하게 되는 반도체 소자의 금속배선 형성 방법에 있어서, 상기 비반사층(16)을 형성한 후에 상기 비반사층(16)의 표면측 주상구조를 붕괴시켜 후속되는 현상시의 현상액 침투를 방지하기 위해 플라즈마(plasma) 처리를 실시하는 것을 특징으로 한다.
따라서, 플라즈마 처리를 통해 Ti/TiN 또는 TiN인 비반사층의 표면측 주상구조를 붕괴시킴으로써 후속되는 현상시에 현상액의 침투를 방지할 수 있게 되므로, 현상액 침투에 따라 Al 금속층이 부식 및 손실되는 것을 방지할 수 있게 되어, 제조되는 반도체 소자의 수율 및 신뢰성을 향상시킬 수 있는 효과가 있게 된다.
금속, 배선, Al, Ti, TiN, 현상액, 침투, 플라즈마, 반도체

Description

반도체 소자의 금속배선 형성 방법{METHOD FOR FORMING A METAL LINE OF THE SEMICONDUCTOR DEVICE}
도 1은 종래의 반도체 소자의 금속배선 형성 방법을 순차적으로 보여주는 공정 단면도,
도 2는 종래에 주상구조를 갖는 Ti/TiN 또는 TiN의 비반사층을 통해 현상액이 하부측으로 침투하여 Al 금속층에 손상을 야기하는 것을 설명하는 공정 단면도,
도 3은 본 발명에 따른 반도체 소자의 금속배선 형성 방법중의 요부 공정에 대한 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
10 : 반도체 기판 12 : 접착력 향상층(Ti/TiN)
14 : 금속층(Al) 16 : 비반사층(Ti/TiN 또는 TiN)
18 : 감광막 패턴 d : 현상액
x : 금속층 손실 부분
본 발명은 반도체 소자의 금속배선 형성 방법에 관한 것으로서, 더욱 상세하 게는 Al 금속층상에 형성되는 Ti/TiN 또는 TiN의 비반사층의 표면에 대해 플라즈마 처리를 실시하여 해당 비반사층의 표면측 주상구조를 붕괴시킴으로써 후속되는 현상시의 현상액이 비반사층의 주상구조를 통해 하부측으로 침투하여 Al 금속층을 손실시키는 것을 방지하게 되는 반도체 소자의 금속배선 형성 방법에 관한 것이다.
일반적으로, 반도체 소자를 제조함에 있어, 소자와 소자 또는 배선과 배선간을 연결하기 위한 금속배선을 형성하는 공정을 실시하게 되며, 그때에 금속배선 재료로는 전도율이 우수한 알루미늄(Al)이 주로 채택되고 있다.
도 1은 종래의 금속배선 형성 방법을 순차적으로 보여주는 공정 단면도이다.
소정의 하부 구조를 갖는 반도체 기판(10)상에 접착력 향상층(glue layer)(12)을 증착하여 형성하게 되며, 이때에 해당 접착력 향상층(12)으로는 주로 Ti/TiN막을 이용하고 있다.
이어서, Al 금속층(14)을 소정두께 증착하여 형성한 다음, 그 상부측에 비반사층(ARC : Anti-Reflection Coating)(16)으로 Ti/TiN의 적층구조 또는 TiN을 증착하여 형성하게 되며, 이와 같은 비반사층(16)은 이어지는 포토 리소그래피(photo lithography) 과정의 노광(exposure)시에 노광 빛이 Al 금속층(14)에 의해 반사되는 것을 방지하게 된다(도 1의 (a) 참조).
그 다음, 비반사층(16)상에 감광액(PR : Photo Resist)을 도포하고, 노광 및 현상(development)하는 포토 리소그래피 과정을 통해 적절하게 감광막 패턴(18)을 형성한(도 1의 (b) 참조) 후, 해당 감광막 패턴(18)을 식각 마스크로 이용하여 식각(etching)함으로써 감광막 패턴(18)의 개방된 부분에 대응되는 하부측의 비반사 층(16), 금속층(14) 및 접착력 향상층(12)을 순차적으로 제거하여, 결과적으로 원하는 금속배선이 형성되도록 하게 된다(도 1의 (c) 참조).
물론, 이어서 지금까지 이용하였던 감광막 패턴(18)을 애싱(ashing) 처리하여 제거하게 된다(도 1의 (d) 참조).
그러나, 도 2에 나타낸 바와 같이, 비반사층(16)으로 형성되는 Ti/TiN 또는 TiN은 기둥형상의 주상(columnar) 구조를 갖기 때문에, 후속되는 감광막 패턴(18) 형성을 위한 현상시의 산성 현상액(d)이 그 입계(grain boundary) 사이의 공간을 통해 침투하여 결국 Al 금속층(14)의 상부측과 반응하여 Al 금속층(14)의 부식 및 그에 따른 손실(loss)을 야기하게 된다.
따라서, 결과적으로 손실된 부분(x)을 통해 추후 금속배선간의 브리지(bridge) 현상이 유발되게 되어, 제조되는 반도체 소자의 수율 및 신뢰성이 대폭 저하되게 되는 문제점이 발생되고 있다.
본 발명은 상기와 같은 제반 문제점을 해결하기 위하여 창안된 것으로서, Ti/TiN 또는 TiN의 비반사층을 형성한 후에 그 표면에 대해 플라즈마(plasma) 처리를 실시하여 표면측의 주상구조를 붕괴시킴으로써 후속되는 현상시의 현상액의 침투를 방지할 수 있게 되는 반도체 소자의 금속배선 형성 방법을 제공하는데 그 목적이 있다.
본 발명의 상기 목적과 여러가지 장점은 이 기술분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 아래에 기술되는 발명의 바람직한 실시예로부터 더욱 명확하게 될 것이다.
상술한 목적을 달성하기 위한 본 발명의 반도체 소자의 금속배선 형성 방법은, 반도체 기판상에 순차적으로 접착력 향상층, 금속층, 비반사층을 형성한 후 상부측에 감광막 패턴을 형성하고 식각함으로써 금속배선을 형성하게 되며, 상기 비반사층으로 Ti/TiN의 적층구조 또는 TiN을 이용하게 되는 반도체 소자의 금속배선 형성 방법에 있어서, 상기 비반사층을 형성한 후에 상기 비반사층의 표면측 주상구조를 붕괴시켜 후속되는 현상시의 현상액 침투를 방지하기 위해 플라즈마 처리를 실시하는 것을 특징으로 한다.
바람직하게, 상기 플라즈마 처리는, 산소(O2) 플라즈마 처리일 수 있다.
이하, 첨부된 도면을 참조로 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명에 따른 반도체 소자의 금속배선 형성 방법에 대해 설명한다.
먼저, 소정의 하부 구조를 갖는 반도체 기판(10)상에 Ti/TiN의 접착력 향상층(12)을 증착하여 형성한 후에, 이어서 Al 금속층(14)을 증착하여 형성하고, 그 상부측에 Ti/TiN의 적층구조 또는 TiN으로 비반사층(16)을 증착하여 형성하게 된다.
본 발명에 따르면, 도 3에 나타낸 바와 같이, Ti/TiN 또는 TiN의 비반사층(16)을 형성한 후에 그 표면에 대해 플라즈마(plasma) 처리를 실시하게 되며, 이 와 같이 플라즈마 처리하는 이유는 플라즈마로 Ti/TiN 또는 TiN의 비반사층(16)의 표면을 순간적으로 강하게 타격하여 그 표면측 주상구조를 붕괴시켜 구조가 뒤엉켜지도록 하기 위함이다.
이어서, 해당 비반사층(16)상에 감광액을 도포하고, 노광 및 현상하는 포토 리소그래피 과정을 통해 감광막 패턴(18)을 적절히 형성하게 되며, 그 현상시 현상액(d) 처리를 하더라도 전술한 바와 같이 플라즈마 처리된 비반사층(16)의 표면측 주상구조가 붕괴되어 있으므로 해당 현상액(d)은 하부측으로 전혀 침투하지 못하게 된다.
다음으로, 해당 감광막 패턴(18)을 식각 마스크로 하여 식각함으로써 감광막 패턴(18)의 개방된 부분에 대응되는 하부측의 비반사층(16), 금속층(14) 및 접착력 향상층(12)을 반도체 기판(10)이 노출될 때까지 순차적으로 제거하여 결과적으로 금속배선이 형성되게 되며, 물론 이후에 지금까지 이용하였던 감광막 패턴(18)을 애싱 처리하여 제거하게 된다.
바람직하게, 전술한 바와 같이 Ti/TiN 또는 TiN의 비반사층(16)에 대해 실시하는 플라즈마 처리로는 반도체 제조에 있어 다용되고 있는 산소(O2) 플라즈마 처리로 실시할 수 있으며, 해당 산소(O2) 플라즈마 처리는 공정가스로 산소(O2) 가스를 이용하는 것이다.
이상과 같은 본 발명에 의하면, 플라즈마 처리, 특히 산소(O2) 플라즈마 처리를 통해 Ti/TiN 또는 TiN의 비반사층(16)의 표면 구조를 붕괴시킴으로써 후속되 는 현상시의 현상액(d)의 침투를 방지할 수 있게 되므로, 현상액(d)의 침투에 따라 Al 금속층(14)이 부식 및 손실되는 것을 방지할 수 있게 되어, 제조되는 반도체 소자의 수율 및 신뢰성을 향상시킬 수 있게 된다.
이상, 상기 내용은 본 발명의 바람직한 일 실시예를 단지 예시한 것으로 본 발명의 당업자는 본 발명의 요지를 변경시킴이 없이 본 발명에 대한 수정과 변경을 가할 수 있음을 인지해야 한다.
본 발명에 따르면, 플라즈마 처리를 통해 Ti/TiN 또는 TiN인 비반사층의 표면측 주상구조를 붕괴시킴으로써 후속되는 현상시에 현상액의 침투를 방지할 수 있게 되므로, 현상액 침투에 따라 Al 금속층이 부식 및 손실되는 것을 방지할 수 있게 되어, 제조되는 반도체 소자의 수율 및 신뢰성을 향상시킬 수 있는 효과가 달성될 수 있다.

Claims (2)

  1. 반도체 기판(10)상에 순차적으로 접착력 향상층(12), 금속층(14), 비반사층(16)을 형성한 후 상부측에 감광막 패턴(18)을 형성하고 식각함으로써 금속배선을 형성하게 되며, 상기 비반사층(16)으로 Ti/TiN의 적층구조 또는 TiN을 이용하게 되는 반도체 소자의 금속배선 형성 방법에 있어서,
    상기 비반사층(16)을 형성한 후에 상기 비반사층(16)의 표면측 주상구조를 붕괴시켜 후속되는 현상시의 현상액 침투를 방지하기 위해 플라즈마 처리를 실시하는 것을 특징으로 하는 반도체 소자의 금속배선 형성 방법.
  2. 제 1 항에 있어서,
    상기 플라즈마 처리는,
    산소(O2) 플라즈마 처리인 것을 특징으로 하는 반도체 소자의 금속배선 형성 방법.
KR1020060133389A 2006-12-26 2006-12-26 반도체 소자의 금속배선 형성 방법 KR100850081B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060133389A KR100850081B1 (ko) 2006-12-26 2006-12-26 반도체 소자의 금속배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060133389A KR100850081B1 (ko) 2006-12-26 2006-12-26 반도체 소자의 금속배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20080059733A KR20080059733A (ko) 2008-07-01
KR100850081B1 true KR100850081B1 (ko) 2008-08-04

Family

ID=39812461

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060133389A KR100850081B1 (ko) 2006-12-26 2006-12-26 반도체 소자의 금속배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100850081B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010038407A (ko) * 1999-10-25 2001-05-15 윤종용 플라즈마로 처리된 반사방지막을 이용한 포토레지스트 패턴 형성방법
KR20030052809A (ko) * 2001-12-21 2003-06-27 동부전자 주식회사 반도체소자의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010038407A (ko) * 1999-10-25 2001-05-15 윤종용 플라즈마로 처리된 반사방지막을 이용한 포토레지스트 패턴 형성방법
KR20030052809A (ko) * 2001-12-21 2003-06-27 동부전자 주식회사 반도체소자의 제조방법

Also Published As

Publication number Publication date
KR20080059733A (ko) 2008-07-01

Similar Documents

Publication Publication Date Title
KR100790245B1 (ko) 반도체 소자용 금속 배선 형성 방법
KR100850081B1 (ko) 반도체 소자의 금속배선 형성 방법
JP2003309172A (ja) デュアルダマシンプロセスにおけるパターン形成方法
JPH09306901A (ja) 半導体装置の製造方法
JP5532201B2 (ja) 半導体装置の製造方法
KR20080061445A (ko) 반도체 소자의 금속배선 형성방법
KR100710645B1 (ko) 반도체소자의 금속배선 형성방법
KR100866681B1 (ko) 반도체 소자의 패턴 형성방법
KR100773687B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100467496B1 (ko) 반도체 소자 제조 방법
KR100827488B1 (ko) 반도체 소자의 금속 배선 패턴 형성 방법
US8119334B2 (en) Method of making a semiconductor device using negative photoresist
CN101459072B (zh) 蚀刻底层抗反射层及制作布线沟槽的方法
KR100672725B1 (ko) 반도체 소자의 제조방법
KR100842489B1 (ko) 금속 배선 형성 방법
JPS59152629A (ja) パタン形成方法
KR100596793B1 (ko) 반도체소자의 금속배선 형성방법
CN113871291A (zh) 一种半导体器件及其制备方法
KR19980041519A (ko) 반도체장치의 제조방법
KR101120177B1 (ko) 반도체 소자 제조 방법
KR100541671B1 (ko) 반도체 소자의 제조방법
KR20060017974A (ko) 반도체소자의 게이트 형성방법
JP2009088013A (ja) 半導体装置の製造方法
JP2000252185A (ja) パターン形成方法
KR20060096800A (ko) 반도체 소자의 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110620

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee