KR19980041519A - 반도체장치의 제조방법 - Google Patents

Abstract

공정수행시 토포로지 등을 개선시킨 반도체장치의 제조방법에 관한 것이다.

본 발명은, 반도체 기판 상에 금속막이 적층형성되어 있는 반도체장치의 제조방법에 있어서, 상기 금속막 상에 플라즈마를 이용하여 산화막을 적층형성시키는 단계, 상기 산화막 상의 전면에 소정의 패턴을 형성시키기 위하여 포토레지스트를 도포형성시켜 포토공정을 수행하는 단계 및 상기 포토공정으로 형성되는 소정의 패턴으로 상기 산화막 및 상기 금속막을 식각하고, 상기 포토레지스트를 인시튜로 애싱 및 스트립시키는 단계를 포함하여 이루어짐을 특징으로 한다.

따라서, 본 발명에 의하면 정확한 패턴의 형성으로 반도체장치의 신뢰도를 향상시키는 효과가 있다.

Description

반도체장치의 제조방법

본 발명은 반도체장치의 제조방법에 관한 것으로서, 보다 상세하게는 산화막을 적층형성시켜 소정의 패턴(Pattern)형성을 위한 공정수행시 토포로지(Topology) 등을 개선시킨 반도체장치의 제조방법에 관한 것이다.

일반적으로, 반도체장치의 제조에서 여러 막들을 적층형성시키고, 식각공정 등을 수행하여 소정의 패턴을 형성시킨다.

그리고 이러한 패턴들의 정확한 형성은 미세화되어 가고 있는 최근의 반도체장치의 제조에서는 필수적요소이다.

도1 (가) 내지 (다)는 종래의 반도체장치의 제조방법을 나타내는 단면도이다.

먼저, 도1 (가)는 반도체 기판(10) 상에 금속막(12)이 적층형성되어 있고, 금속막(12) 상에 포토레지스트(Photo Resist)(16)가 도포형성되어 있다.

그리고 도1 (나)에서 소정의 패턴을 형성시키기 위하여 포토공정을 수행하여 소정영역의 금속막(12)을 오픈(Open)시킨다.

이어서 도1 (다)는 도1 (나)에서 오픈된 금속막(12)을 식각하여 반도체 기판(10)을 오픈시키는 구성이고, 금속막(12) 상에 남아 있는 포토레지스트(16)를 애싱(Ashing) 및 스트립(Strip)하면 된다.

그러나 이러한 종래의 소정의 패턴을 형성시키기 위한 제조공정은 낮은 포토레지스트(16)의 선택비 및 포토레지스트(16)와 금속막(12)의 토포로지차이로 인해 연결라인이 가늘어지는 네킹(Necking)현상이 일어났고, 또한 금속막(12) 식각시 금속막(12)이 부식되는 크로전(Corrosion)현상이 일어났다.

따라서 종래의 제조방법은 상기 전술한 현상들의 발생으로 정확한 패턴형성이 어려워 반도체 장치의 신뢰도를 저하시키는 문제점이 있었다.

본 발명의 목적은, 정확한 패턴 형성을 통하여 반도체장치의 신뢰도를 향상시키기 위한 반도체장치의 제조방법을 제공하는 데 있다.

도1 (가) 내지 (다)는 종래의 반도체장치의 제조방법을 나타내는 단면도이다.

도2 (가) 및 (나)는 본 발명에 따른 반도체장치의 제조방법의 실시예를 나타내는 단면도이다.

※도면의 주요부분에 대한 부호의 설명

10, 20 : 반도체 기판 12, 22 : 금속막

16, 26 : 포토레지스트 24 : 산화막

상기 목적을 달성하기 위한 본 발명에 따른 반도체장치의 제조방법은, 반도체 기판 상에 금속막이 적층형성되어 있는 반도체장치의 제조방법에 있어서, 상기 금속막 상에 플라즈마를 이용하여 산화막을 적층형성시키는 단계, 상기 산화막 상의 전면에 소정의 패턴을 형성시키기 위하여 포토레지스트를 도포형성시켜 포토공정을 수행하는 단계 및 상기 포토공정으로 형성되는 소정의 패턴으로 상기 산화막 및 상기 금속막을 식각하고, 상기 포토레지스트를 인시튜로 애싱 및 스트립시키는 단계를 포함하여 이루어짐을 특징으로 한다.

그리고, 상기 산화막은 3500Å ∼ 4500Å 정도의 두께로 적층형성시키는 것이 바람직하다.

이하, 본 발명의 구체적인 실시예를 첨부한 도면을 참조하여 상세히 설명한다.

도2 (가) 및 (나)는 본 발명에 따른 반도체장치의 제조방법의 실시예를 나타내는 단면도이다.

먼저, 도2 (가)에서 반도체 기판(20) 상에 금속막(22) 및 산화막(24)을 순차적으로 적층형성시키고, 이어서 산화막(24) 상에 포토레지스트(26)를 도포형성시키는 구성이다.

본 발명은 금속막(22) 상에 산화막(PEOX)(24)을 적층형성시키기 위하여 플라즈마(Plasma)를 이용하고, 또한 그 두께는 3500Å ∼ 4500Å 정도로 할 수 있으며, 실시예는 4000Å의 두께로 적층형성시킨다.

그리고, 도2 (나)에서 포토공정의 수행으로 오픈되는 산화막(24) 및 금속막(22)을 순차적으로 식각하여 소정영역의 반도체 기판(20)을 오픈시키는 구성이고, 이어서 포토레지스트(26)를 애싱 및 스트립하면 된다.

여기서 본 발명은 식각, 애싱 및 스트립 등의 공정을 인시튜(Insitu)로 수행한다.

이러한 구성으로 이루어지는 본 발명은 산화막(24)의 적층형성으로 포토레지스트(26)의 선택비를 개선시키고, 더욱이 산화막(24)을 하부막으로 하기 때문에 토포로지를 개선시켜 정확한 패턴을 형성시킬 수 있다.

즉, 산화막(24)의 적층형성으로 금속막(22)의 네킹현상 및 크로전현상을 방지하여 정확한 패턴을 형성시킬 수 있는 것이다.

따라서, 본 발명에 의하면 정확한 패턴의 형성으로 반도체장치의 신뢰도를 향상시키는 효과가 있다.

이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (2)

1. 반도체 기판 상에 금속막이 적층형성되어 있는 반도체장치의 제조방법에 있어서,

   상기 금속막 상에 플라즈마(Plasma)를 이용하여 산화막(PEOX)을 적층형성시키는 단계;

   상기 산화막 상의 전(全)면에 소정의 패턴을 형성시키기 위하여 포토레지스트를 도포형성시켜 포토공정을 수행하는 단계; 및

   상기 포토공정으로 형성되는 소정의 패턴으로 상기 산화막 및 상기 금속막을 식각하고, 상기 포토레지스트를 인시튜(Insitu)로 애싱(Ashing) 및 스트립(Strip)시키는 단계;

   를 포함하여 이루어짐을 특징으로 하는 반도체장치의 제조방법.
2. 제 1 항에 있어서,

   상기 산화막은 3500Å ∼ 4500Å 정도의 두께로 적층형성시켜 이루어짐을 특징으로 하는 상기 반도체장치의 제조방법.