KR20060099608A - 반도체소자의 패턴 형성 방법 - Google Patents

반도체소자의 패턴 형성 방법 Download PDF

Info

Publication number
KR20060099608A
KR20060099608A KR1020050020929A KR20050020929A KR20060099608A KR 20060099608 A KR20060099608 A KR 20060099608A KR 1020050020929 A KR1020050020929 A KR 1020050020929A KR 20050020929 A KR20050020929 A KR 20050020929A KR 20060099608 A KR20060099608 A KR 20060099608A
Authority
KR
South Korea
Prior art keywords
pattern
material film
semiconductor wafer
cleaning solution
forming
Prior art date
Application number
KR1020050020929A
Other languages
English (en)
Inventor
전범진
이남일
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050020929A priority Critical patent/KR20060099608A/ko
Publication of KR20060099608A publication Critical patent/KR20060099608A/ko

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04G—SCAFFOLDING; FORMS; SHUTTERING; BUILDING IMPLEMENTS OR AIDS, OR THEIR USE; HANDLING BUILDING MATERIALS ON THE SITE; REPAIRING, BREAKING-UP OR OTHER WORK ON EXISTING BUILDINGS
    • E04G13/00—Falsework, forms, or shutterings for particular parts of buildings, e.g. stairs, steps, cornices, balconies foundations, sills
    • E04G13/06—Falsework, forms, or shutterings for particular parts of buildings, e.g. stairs, steps, cornices, balconies foundations, sills for stairs, steps, cornices, balconies, or other parts corbelled out of the wall
    • E04G13/066—Falsework, forms, or shutterings for particular parts of buildings, e.g. stairs, steps, cornices, balconies foundations, sills for stairs, steps, cornices, balconies, or other parts corbelled out of the wall for overhangs
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04G—SCAFFOLDING; FORMS; SHUTTERING; BUILDING IMPLEMENTS OR AIDS, OR THEIR USE; HANDLING BUILDING MATERIALS ON THE SITE; REPAIRING, BREAKING-UP OR OTHER WORK ON EXISTING BUILDINGS
    • E04G17/00—Connecting or other auxiliary members for forms, falsework structures, or shutterings
    • E04G17/005—Strips for covering joints between form sections, e.g. to avoid burring or spilling of laitance
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04G—SCAFFOLDING; FORMS; SHUTTERING; BUILDING IMPLEMENTS OR AIDS, OR THEIR USE; HANDLING BUILDING MATERIALS ON THE SITE; REPAIRING, BREAKING-UP OR OTHER WORK ON EXISTING BUILDINGS
    • E04G17/00—Connecting or other auxiliary members for forms, falsework structures, or shutterings
    • E04G17/16—Members, e.g. consoles, for attachment to the wall to support girders, beams, or the like carrying forms or moulds for floors, lintels, or transoms

Landscapes

  • Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Mechanical Engineering (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

본 발명인 반도체 소자의 패턴 형성 방법은 반도체 웨이퍼 위에 패터닝하고자 하는 물질막을 적층하는 단계와, 물질막이 형성된 반도체 웨이퍼에 황산과 과산화수소로 이루어진 세정액을 이용하여 전처리를 수행하는 단계와, 전처리가 수행된 물질막 위에 감광막 패턴을 형성하는 단계와, 그리고 감광막 패턴을 식각마스크로 물질막의 일부를 제거하여 반도체 웨이퍼 위에 물질막 패턴을 형성하는 단계를 포함한다.
접착력, 건식세정공정, 습식세정공정, 혼합세정액, 황산, 과산화수소, 불산, 수산화암모늄, 감광막

Description

반도체소자의 패턴 형성 방법{Method for fabricating pattern in semiconductor device}
도 1 및 도 2는 종래기술에 따른 반도체소자의 패턴 형성 방법의 문제점을 설명하기 위해 나타낸 SEM사진이다.
도 3은 본 발명의 일 실시예에 따른 반도체소자의 패턴 형성 방법을 설명하기 위해 나타낸 순서도이다.
도 4는 본 발명의 다른 실시예에 따른 반도체소자의 패턴 형성 방법을 설명하기 위해 나타낸 순서도이다.
-도면의 주요부분에 대한 부호의 설명-
100 : 반도체 웨이퍼
본 발명은 반도체소자의 패턴 형성 방법에 관한 것으로서, 보다 상세하게는 반도체소자의 패턴 형성 과정에서 발생하는 패턴의 붕괴현상을 방지하여 소자의 전반적인 제조수율을 향상시키기 위한 반도체소자의 패턴 형성 방법에 관한 것이다.
일반적으로 반도체소자의 패턴 형성을 위해서는 반도체 웨이퍼 위에 패터닝 하고자 하는 물질막을 증착하고, 감광막을 도포한 다음 노광마스크를 이용한 노광 및 현상공정을 수행하여 물질막 위에 패턴이 형성될 영역을 정의하는 감광막 패턴을 형성한다. 그리고 이 감광막 패턴을 식각마스크로 한 식각공정을 수행하여 패터닝하고자 하는 물질막의 노출부분을 식각함으로써 원하는 크기와 모양의 패턴을 형성한다. 예컨대 게이트 패턴을 형성하기 위해서는 먼저 반도체 웨이퍼 위에 게이트산화막 및 게이트도전막을 순차 적층한 다음, 게이트도전물 위에 감광막을 도포하고 노광 및 현상공정을 수행하여 게이트 형성영역을 정의하는 감광막 패턴을 형성한다. 그리고 감광막 패턴을 이용한 식각공정을 수행하여 게이트도전막 및 게이트산화막이 순차적으로 적층된 게이트를 형성한다.
그런데, 감광막을 도포하기 전에 패터닝하고자 하는 물질막 위에 파티클(paricle)이 존재하는 경우가 있다. 이와 같이 파티클이 있는 물질막 위에 감광막을 도포하게 되면, 이 파티클로 인하여 후속의 노광공정에서 디포커스(defocus)가 발생하여 패턴이 정상적으로 형성되지 못한다.
따라서, 이를 해결하기 위해 패터닝하고자 하는 물질막을 형성한 다음 감광막을 도포하기 전에 습식세정공정, 예컨대 황산(H2SO4)과 과산화수소(H2O2)가 각각 다른 비율로 혼합된 세정액과 희석된 불산(HF) 및 화학혼합 세정액을 사용한 습식세정공정을 수행하여 파티클을 완전히 제거한다. 이 경우 파티클을 완전히 제거하기 때문에 디포커스 문제는 방지할 수 있다. 그러나 세정액 중 화학혼합 세정액에 의해 감광막 패턴과 패터닝 하고자 하는 물질막과의 접착력(adhesion)이 저하된다. 이와 같은 경우 감광막 패턴이 정상적으로 형성되지 못하고 불량하게 형성되기 때 문에 불량하게 형성된 감광막 패턴을 식각마스크로 물질막을 식각하게 되면 물질막 패턴 또한 정상적으로 형성되지 못하고 떨어져 나가거나(lifting) 이동(shift)되어 정상적으로 형성되지 못한다는 문제가 있다. 또한 정상적으로 형성되지 않은 패턴은 검출장비에서 검출하여 다시 제조해야 하기 때문에 소자의 전반적인 제조수율이 저하된다.
도 1 및 도 2는 이와 같은 종래의 패턴형성 방법의 문제점을 나타내 보인 샘(SEM)사진으로서, 도 2는 도 1의 'A'부분을 확대하여 나타내 보인 사진이다.
도 1에 나타낸 바와 같이, 웨이퍼(100) 상에 검은 점으로 표시된 다량의 불량이 발생하며, 특히 도 2에 나타낸 바와 같이 감광막 패턴이 물질막으로부터 떨어져서 다른 곳으로 위치가 이동되기 때문에 이 감광막 패턴을 식각마스크로 물질막을 식각하게 되면 'B'로 표시한 것과 같이 물질막 패턴, 예컨대 게이트 패턴이 비정상적으로 형성된다는 것을 알 수 있다.
본 발명은 상기와 같은 문제를 해결하기 위한 것으로서, 본 발명이 이루고자 하는 기술적 과제는 반도체소자의 패턴 형성 과정에서 발생하는 패턴의 붕괴현상을 방지하여 소자의 전반적인 제조수율을 향상시키기 위한 반도체소자의 패턴 형성 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여 본 발명의 일 실시예에 따른 반도체 소자의 패턴 형성 방법은 반도체 웨이퍼 위에 패터닝하고자 하는 물질막을 적층하는 단계; 상기 물질막이 형성된 반도체 웨이퍼에 황산과 과산화수소로 이루어진 세정액을 이용하여 전처리를 수행하는 단계; 상기 전처리가 수행된 물질막 위에 감광막 패턴을 형성하는 단계; 및 상기 감광막 패턴을 식각마스크로 상기 물질막의 일부를 제거하여 반도체 웨이퍼 위에 물질막 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 황산과 과산화수소로 이루어진 세정액은, 4:1 내지 20:1의 혼합비율을 갖는다.
상기 세정액은, 불산과 수산화암모늄 및 물을 더 포함할 수 있다.
상기 다른 기술적과제를 달성하기 위하여, 본 발명에 따른 반도체소자의 패턴 형성 방법은, 반도체 웨이퍼 위에 패터닝하고자 하는 물질막을 적층하는 단계; 상기 물질막이 형성된 반도체 웨이퍼에 산소 플라즈마를 이용한 건식세정공정을 수행하는 단계; 상기 건식세정공정이 수행된 물질막 위에 감광막 패턴을 형성하는 단계; 및 상기 감광막 패턴을 식각마스크로 상기 물질막의 일부를 제거하여 반도체 웨이퍼 위에 물질막패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
황산과 과산화수소로 이루어진 세정액을 이용한 습식세정공정을 수행하는 단계를 더 포함할 수 있다.
상기 세정액은, 불산과 수산화암모늄 및 물을 더 포함할 수 있다.
상기 황산과 과산화수소로 이루어진 세정액은, 4:1 내지 20:1의 혼합비율을 갖는다.
이하 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 용이하게 실시할 수 있도록 상세히 설명한다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
도 3은 본 발명의 일 실시예에 따른 반도체소자의 패턴 형성 방법을 설명하기 위해 나타낸 순서도이다.
도 3을 참조하면, 먼저 반도체 웨이퍼 위에 패터닝 하고자 하는 물질막을 증착한다(단계 310). 물질막은 패터닝하고자 하는 패턴에 따라 도전막과 절연막 및 금속막 등을 이용하여 형성한다. 다음에 황산(H2SO4)과 과산화수소(H2O2) 또는 불산(HF)과 산화암모늄(NH4OH) 및 물(H2O)로 이루어진 세정액을 이용하여 전처리(pre-tretment), 즉 습식세정공정(wet cleaning)을 수행한다(단계 320). 세정액으로는 황산과 과산화수소를 각각 다른 비율로, 예컨대 대략 4:1 내지 20:1의 혼합비율을 갖는 세정액을 사용하여 수행하거나, 불산(HF)과 산화암모늄(NH40H) 및 물(H2O)로 이루어진 세정액을 더 첨가하여 세정공정을 수행할 수 있다. 이와 같이 기존에 첨가하여 사용하던 화학혼합 세정액을 제외한 세정공정을 수행하기 때문에 감광막 패턴과 물질막과의 접착력(adhesion)이 저하되는 것을 방지할 수 있다.
다음에 감광막 패턴을 형성한다.(단계330) 보다 상세하게는 반도체 웨이퍼 위에 형성된 물질막 위에 감광막을 도포한 다음 노광마스크를 이용한 노광 및 현상공정을 수행하여 반도체 웨이퍼 위에 물질막 패턴이 형성될 영역을 정의하는 감광 막 패턴을 형성한다. 다음에 감광막 패턴을 식각마스크로 상기 물질막의 일부를 제거하여 반도체 웨이퍼 위에 물질막 패턴을 형성한다(단계 340). 다음에 감광막 패턴을 제거한다(단계 350).
도 4는 본 발명의 다른 실시예에 따른 반도체소자의 패턴 형성 방법을 설명하기 위해 나타낸 순서도이다.
도 4를 참조하면, 먼저 반도체 웨이퍼 위에 패터닝 하고자 하는 물질막을 증착한다(단계 410). 물질막은 패터닝하고자 하는 패턴에 따라 도전막과 절연막 및 금속막 등을 이용하여 형성한다. 다음에 산소플라즈마(O2)를 이용한 전처리, 즉 건식세정공정(dry cleaning)을 수행한다(단계 420). 다음에 황산(H2SO4)과 과산화수소(H2O2) 또는 불산(HF)과 산화암모늄(NH4OH) 및 물(H2O)로 이루어진 세정액을 이용하여 전처리(pre-tretment), 즉 습식세정공정(wet cleaning)을 더 수행할 수 있다(단계 430). 습식세정공정을 수행할 때에는 황산과 과산화수소를 각각 다른 비율로, 예컨대 대략 4:1 내지 20:1의 혼합비율을 갖는 세정액을 사용하거나, 불산(HF)과 산화암모늄(NH40H) 및 물(H2O)로 이루어진 세정액을 더 첨가하여 세정공정을 수행할 수 있다. 경우에 따라서 습식세정공정은 생략할 수도 있다. 또한 단계 420의 건식세정공정과 단계 430의 습식세정공정의 순서를 바꿀 수도 있다. 이와 같이 산소플라즈마를 이용한 건식세정공정, 또는 황산과 과산화수소로 이루어진 세정액이나 여기에 불산, 수산화암모늄 그리고 물이 더 포함된 세정액을 사용한 습식세정공정을 수행함으로써, 기존에 첨가하여 사용하던 화학혼합 세정액을 제외한 습식세정공정 을 수행하기 때문에 파티클을 제거하는 동시에 감광막 패턴과 물질막과의 접착력(adhesion)이 저하되는 것을 방지할 수 있다.
다음에 감광막 패턴을 형성한다(단계 440). 보다 상세하게는 반도체 웨이퍼 위에 패터닝하고자 하는 물질막을 증착하고 감광막을 도포한 다음 노광마스크를 이용한 노광 및 현상공정을 수행하여 반도체 웨이퍼 위에 물질막 패턴이 형성될 영역을 정의하는 감광막 패턴을 형성한다. 다음에 감광막 패턴을 식각마스크로 상기 물질막의 일부를 제거하여 반도체 웨이퍼 위에 물질막패턴을 형성한다(단계 450). 다음에 감광막 패턴을 제거한다(단계 460).
지금까지 설명한 바와 같이, 본 발명에 따른 반도체소자의 패턴 형성 방법에 따르면, 패터닝하고자 하는 물질막 위에 감광막을 도포하기 이전에 수행하던 화학혼합 세정액을 포함하는 세정액을 사용한 습식세정공정 대신 산소플라즈마를 이용한 건식세정공정 또는 황산과 과산화수소로 이루어진 세정액 및 불산, 수산화암모늄 그리고 물로 이루어져 기존의 화학혼합 세정액을 포함하지 않는 세정액을 사용한 습식세정공정을 수행함으로써 물질막 위에 존재하는 파티클을 완전히 제거할 뿐만아니라 감광막 패턴과 물질막과의 접착력이 저하되는 것을 방지할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량형태 또한 본 발명의 권리보호 범위에 속하는 것이다.

Claims (7)

  1. 반도체 웨이퍼 위에 패터닝하고자 하는 물질막을 적층하는 단계;
    상기 물질막이 형성된 반도체 웨이퍼에 황산과 과산화수소로 이루어진 세정액을 이용하여 전처리를 수행하는 단계;
    상기 전처리가 수행된 물질막 위에 감광막 패턴을 형성하는 단계; 및
    상기 감광막 패턴을 식각마스크로 상기 물질막의 일부를 제거하여 반도체 웨이퍼 위에 물질막 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 패턴 형성 방법
  2. 제1항에 있어서,
    상기 황산과 과산화수소로 이루어진 세정액은, 4:1 내지 20:1의 혼합비율을 갖는 것을 특징으로 하는 반도체소자의 패턴 형성 방법.
  3. 제1항에 있어서,
    상기 세정액은, 불산과 수산화암모늄 및 물을 더 포함하는 것을 특징으로 하는 반도체소자의 패턴 형성 방법.
  4. 반도체 웨이퍼 위에 패터닝하고자 하는 물질막을 적층하는 단계;
    상기 물질막이 형성된 반도체 웨이퍼에 산소 플라즈마를 이용한 건식세정공 정을 수행하는 단계;
    상기 건식세정공정이 수행된 물질막 위에 감광막 패턴을 형성하는 단계; 및
    상기 감광막 패턴을 식각마스크로 상기 물질막의 일부를 제거하여 반도체 웨이퍼 위에 물질막 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 패턴 형성 방법
  5. 제4항에 있어서,
    황산과 과산화수소로 이루어진 세정액을 이용한 습식세정공정을 수행하는 단계를 더 포함하는 것을 특징으로 하는 반도체소자의 패턴 형성 방법.
  6. 제5항에 있어서,
    상기 세정액은, 불산과 수산화암모늄 및 물을 더 포함하는 것을 특징으로 하는 반도체소자의 패턴 형성 방법.
  7. 제5항에 있어서,
    상기 황산과 과산화수소로 이루어진 세정액은, 4:1 내지 20:1의 혼합비율을 갖는 것을 특징으로 하는 반도체소자의 패턴 형성 방법.
KR1020050020929A 2005-03-14 2005-03-14 반도체소자의 패턴 형성 방법 KR20060099608A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050020929A KR20060099608A (ko) 2005-03-14 2005-03-14 반도체소자의 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050020929A KR20060099608A (ko) 2005-03-14 2005-03-14 반도체소자의 패턴 형성 방법

Publications (1)

Publication Number Publication Date
KR20060099608A true KR20060099608A (ko) 2006-09-20

Family

ID=37630741

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050020929A KR20060099608A (ko) 2005-03-14 2005-03-14 반도체소자의 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR20060099608A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8450211B2 (en) 2011-02-28 2013-05-28 Hynix Semiconductor Inc. Method for fabricating semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8450211B2 (en) 2011-02-28 2013-05-28 Hynix Semiconductor Inc. Method for fabricating semiconductor device

Similar Documents

Publication Publication Date Title
KR101073075B1 (ko) 이중 패터닝 공정을 이용한 반도체장치 제조 방법
KR20000044928A (ko) 반도체 소자의 트랜치 형성 방법
KR100838394B1 (ko) 하드마스크층을 이용한 반도체소자의 식각 방법
JP2007013074A (ja) 半導体素子の製造方法
KR20060099608A (ko) 반도체소자의 패턴 형성 방법
US20060194440A1 (en) Semiconductor device and method for producing the same
KR100862315B1 (ko) 마스크 리워크 방법
KR100875653B1 (ko) 반도체 소자의 미세 패턴 형성 방법
CN109037040B (zh) 提高双大马士革刻蚀次沟槽工艺窗口的方法
US6613680B2 (en) Method of manufacturing a semiconductor device
KR100525925B1 (ko) 반도체 소자의 트렌치 형성방법
KR20110077484A (ko) 반도체 디바이스의 미세 패턴 형성 방법
KR101002456B1 (ko) 반도체 소자의 패턴 형성방법
KR20060125210A (ko) 반도체 소자의 미세패턴 형성방법
KR100731115B1 (ko) 플래시 메모리 소자 및 그 제조 방법
KR100851922B1 (ko) 반도체 소자의 제조방법
US20080233735A1 (en) Etching method for semiconductor element
KR101016334B1 (ko) 반도체 소자의 게이트 전극 형성방법
KR20070036211A (ko) 반도체소자의 마스크 리웍 방법
US6833315B1 (en) Removing silicon oxynitride of polysilicon gates in fabricating integrated circuits
KR19990065142A (ko) 실리콘을 포함하는 물질층의 버티컬 프로파일 패턴 형성 방법
KR20060113297A (ko) 에스티에이알 공정을 이용한 반도체장치의 제조방법
KR20050071115A (ko) 반도체 제조 공정에서 에칭 얼룩 제거방법
KR100807521B1 (ko) 반도체 소자 제조 방법
KR20110076661A (ko) 반도체 소자의 미세패턴 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination