KR100710645B1 - 반도체소자의 금속배선 형성방법 - Google Patents

반도체소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR100710645B1
KR100710645B1 KR1020010027325A KR20010027325A KR100710645B1 KR 100710645 B1 KR100710645 B1 KR 100710645B1 KR 1020010027325 A KR1020010027325 A KR 1020010027325A KR 20010027325 A KR20010027325 A KR 20010027325A KR 100710645 B1 KR100710645 B1 KR 100710645B1
Authority
KR
South Korea
Prior art keywords
layer
metal
metal wiring
semiconductor device
forming
Prior art date
Application number
KR1020010027325A
Other languages
English (en)
Other versions
KR20020088577A (ko
Inventor
김성욱
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020010027325A priority Critical patent/KR100710645B1/ko
Publication of KR20020088577A publication Critical patent/KR20020088577A/ko
Application granted granted Critical
Publication of KR100710645B1 publication Critical patent/KR100710645B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 특히 금속배선의 패턴을 정의하기 위한 포토리소그라피 공정 시, 금속층의 반사율을 최소화하기 하는 비반사층과 상기 포토리소그라피 공정에 의해 패터닝된 감광막 사이에 비정질 물질층을 적층함으로써, 금속층의 식각 공정 시 현상액이 금속층으로 침투하는 것을 방지하여 금속배선의 브리지현상이나 부식현상을 방지할 수 있는 매우 효과적인 장점을 지닌 발명에 관한 것이다.
금속배선, 링 디펙트, 브리지, 알루미늄

Description

반도체소자의 금속배선 형성방법{Method for forming the metal line in semiconductor device}
도 1은 종래의 반도체소자의 금속배선 형성방법을 설명하기 위한 단면도이다.
도 2는 종래의 반도체소자의 금속배선 형성을 위한 알루미늄막의 식각 후 결함발생을 나타낸 도면이다.
도 3a 내지 도 3c는 본 발명의 실시예에 따른 반도체소자의 금속배선 형성방법을 설명하기 위해 순차적으로 나타낸 단면도이다.
-- 도면의 주요부분에 대한 부호의 설명 --
100 : 반도체기판 110 : 접착력 향상층
120 : 금속층 130 : 비반사층
140 : 비정질 물질층 150 : 감광막 패턴
본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 보다 상세하게는 금속배선의 패턴을 정의하기 위한 포토리소그라피 공정 시, 금속층의 반사율을 최소화하기 하는 비반사층과 상기 포토리소그라피 공정에 의해 패터닝된 감광막 사이에 비정질 물질층을 적층함으로써, 금속층의 식각 공정 시 브리지를 유발하는 링 디펙트(ring defect)를 방지하도록 하는 반도체소자의 금속배선 형성방법에 관한 것이다.
일반적으로, 반도체소자의 제조 공정 중 소자와 소자 또는 배선과 배선 사이를 연결하기 위하여, 금속 배선 형성공정을 실시하게 된다.
상기 금속배선의 재료로 알루미늄(Al), 텅스텐(W), 구리(Cu) 등 여러 가지 금속을 적용하고 있으면, 이들 금속 중에 알루미늄이 비교적 널리 적용되고 있다.
도 1은 종래의 반도체소자의 금속배선 형성방법을 설명하기 위한 단면도이다.
도 1에 도시된 바와 같이, 반도체소자에서 시그날 라인(Signal Line)과 파워 라인(Power line)의 역할을 하는 금속층(30)의 하부에는 소정의 하부구조를 가지고 있는 반도체기판(10) 상에 접착력 향상층(Glue Layer)(20)을 형성하고, 금속층(30)은 알루미늄을 이용하여 형성한다.
상기 금속층(30)의 상부에는 금속층(30)의 재료인 알루미늄막의 반사율을 낮추기 위하여 상기 알루미늄막 상에 비반사층(40)(Anti-Reflection-Coating) 역할을 티타늄나이트라이드막을 소정 두께로 적층한 후, 감광막 형성을 위한 포토리소그라 피 공정을 진행하여 감광막 패턴(50)을 형성한다.
그리고, 상기 감광막 패턴(50)을 마스크로 하여 접착력 향상층(20)과 비반사층(40) 및 금속층(30)을 반도체기판(10) 상부가 노출될 때까지 식각하여 금속배선을 완성한다.
도 2는 종래의 반도체소자의 금속배선 형성을 위한 알루미늄막의 식각 후 결함발생을 나타낸 도면이며, 상기 도면에 도시된 바와 같이, 비반사층이 컬럼 구조인 TiN으로 이루어져 금속층의 식각 공정 시, 산성인 현상액이 비반사층을 침투하여 입계(grain boundary)의 꺼진 지점에서 알루미늄과 반응하여 "A"와 같이 링 디펙트를 유발할 뿐만 아니라 알루미늄을 부식시키는 문제점이 있었다.
또한, 상기 링 디펙트로 인하여 배선간의 브리지를 유발하는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 금속배선의 패턴을 정의하기 위한 포토리소그라피 공정 시, 금속층의 반사율을 최소화하기 하는 비반사층과 상기 포토리소그라피 공정에 의해 패터닝된 감광막 사이에 비정질 물질층을 적층함으로써, 금속층의 식각 공정 시 현상액이 금속층으로 침투하는 것을 방지하여 금속배선의 브리지현상이나 부식현상을 방지하는 것이 목적이다.
상기 목적을 달성하기 위하여, 본 발명은 소정의 하부구조를 가지고 있는 반도체기판 상에 접착력 향상층, 금속층, 비반사층 및 비정질 물질층을 순차적으로 적층한 후, 금속배선이 형성되도록 감광막을 도포하는 단계와; 상기 감광막을 마스크로 하여 비정질 물질층을 식각한 후, 다시 상기 감광막을 마스크로 하여 반도체기판 상부까지 식각하여 금속배선을 형성하는 단계와; 상기 결과물에 세정공정을 진행한 후, 감광막을 제거하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체소자의 금속배선 형성방법을 제공한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다.
도 3a 내지 도 3c는 본 발명의 실시예에 따른 반도체소자의 금속배선 형성방법을 설명하기 위해 순차적으로 나타낸 단면도이다.
도 3a에 도시된 바와 같이, 소정의 하부구조를 가지고 있는 반도체기판(100) 상에 접착력 향상층(110)을 적층한 후, 알루미늄을 이용하여 금속층(120)을 형성한다.
이때, 상기 접착력 향상층(110)은 Ti/TiN을 사용하여 스퍼터링으로 100∼700Å 정도의 범위로 적층하며, 상기 금속층(120)은 알루미늄을 스퍼터링 방식으로 6000∼7000Å 정도의 범위로 적층하여 형성한다.
그런데, 상기 알루미늄은 반사율이 심하여 후속 포토리소그라피 공정 시 직 접적인 마스킹 작업을 불가능하게 한다.
그래서, 상기 금속층(120) 상에 비반사층(130)으로 Ti/TiN 또는 TiN을 스퍼터링 방식을 이용하여 400∼700Å 정도 적층하여 반사되는 것을 방지한 후, 비정질 물질층(140)인 산화질화막 또는 실리콘산화막을 플라즈마 방식으로 비반사층(130) 상부에 100∼500Å 정도 적층한다.
이어서, 상기 비정질 물질층(140) 상부에 금속배선이 형성되도록 감광막을 도포 및 현상 공정으로 감광막 패턴(150)을 형성한다.
이때, 상기 감광막 패턴(150) 형성을 위한 현상 공정 시, 식각제를 사용하데, 이 식각제는 산성용액으로 비반사층(130)의 입계(grain boundary)의 꺼진 지점으로 침투되지만, 상기 비반사층(130)과 감광막 패턴(150) 사이의 비정질 물질층(140)에 의해 비반사층(130)에 침투되는 것이 방지된다.
그리고, 도 3b에 도시된 바와 같이, 상기 감광막 패턴(150)을 마스크로 하여 비정질 물질층(140)을 식각한다.
계속하여, 도 3c에 도시된 바와 같이 다시 상기 감광막 패턴(150)을 마스크로 하여 반도체기판(100) 상부까지 식각하여 금속배선을 형성한다.
이후, 상기 결과물에 이온이 제거된 DI water를 사용하여 세정공정을 진행한 후, 감광막 패턴(150)을 제거함으로써, 반도체소자가 원하는 양호한 형상의 금속배선이 형성된다.
따라서, 상기한 바와 같이, 본 발명에 따른 반도체소자의 금속배선 형성방법을 이용하게 되면, 금속배선의 패턴을 정의하기 위한 포토리소그라피 공정 시, 금속층의 반사율을 최소화하기 하는 비반사층과 상기 포토리소그라피 공정에 의해 패터닝된 감광막 사이에 비정질 물질층을 적층함으로써, 금속층의 식각 공정 시 현상액이 금속층으로 침투하는 것을 억제하여 금속배선간의 브리지현상이나 부식현상의 유발을 방지할 수 있다.

Claims (5)

  1. 소정의 하부구조를 가지고 있는 반도체기판 상에 접착력 향상층, 금속층, 비반사층 및 비정질 물질층을 순차적으로 적층한 후, 금속배선이 형성되도록 감광막을 도포하는 단계와;
    상기 감광막을 마스크로 하여 비정질 물질층을 식각한 후, 다시 상기 감광막을 마스크로 하여 반도체기판 상부까지 식각하여 금속배선을 형성하는 단계와;
    상기 결과물에 세정공정을 진행한 후, 감광막을 제거하는 단계;
    를 포함하여 이루어진 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  2. 제 1항에 있어서, 상기 접착력 향상층은 Ti/TiN을 사용하여 스퍼터링으로 100∼700Å 정도의 범위로 적층하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  3. 제 1항에 있어서, 상기 금속층은 알루미늄을 스퍼터링 방식으로 6000∼7000Å 정도의 범위로 적층하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  4. 제 1항에 있어서, 상기 비반사층은 Ti/TiN 또는 TiN을 스퍼터링 방식으로 400∼700Å 정도의 범위로 적층하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  5. 제 1항에 있어서, 상기 비정질 물질층은 산화질화막 또는 실리콘산화막을 플라즈마 방식으로 100∼500Å 정도의 범위로 적층하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
KR1020010027325A 2001-05-18 2001-05-18 반도체소자의 금속배선 형성방법 KR100710645B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010027325A KR100710645B1 (ko) 2001-05-18 2001-05-18 반도체소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010027325A KR100710645B1 (ko) 2001-05-18 2001-05-18 반도체소자의 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR20020088577A KR20020088577A (ko) 2002-11-29
KR100710645B1 true KR100710645B1 (ko) 2007-04-24

Family

ID=27705467

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010027325A KR100710645B1 (ko) 2001-05-18 2001-05-18 반도체소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR100710645B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1032334A (ja) * 1995-12-15 1998-02-03 Hyundai Electron Ind Co Ltd ゲート電極及びその形成方法
KR19990006074A (ko) * 1997-06-30 1999-01-25 김영환 반도체 소자의 제조방법
KR100280810B1 (ko) * 1994-02-07 2001-03-02 김영환 반도체 소자의 비트라인 형성방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100280810B1 (ko) * 1994-02-07 2001-03-02 김영환 반도체 소자의 비트라인 형성방법
JPH1032334A (ja) * 1995-12-15 1998-02-03 Hyundai Electron Ind Co Ltd ゲート電極及びその形成方法
KR19990006074A (ko) * 1997-06-30 1999-01-25 김영환 반도체 소자의 제조방법

Also Published As

Publication number Publication date
KR20020088577A (ko) 2002-11-29

Similar Documents

Publication Publication Date Title
US4827326A (en) Integrated circuit having polyimide/metal passivation layer and method of manufacture using metal lift-off
US4668335A (en) Anti-corrosion treatment for patterning of metallic layers
JP2000150644A (ja) 半導体デバイスの製造方法
US5950106A (en) Method of patterning a metal substrate using spin-on glass as a hard mask
US7732224B2 (en) Metal line pattern of semiconductor device and method of forming the same
KR100710645B1 (ko) 반도체소자의 금속배선 형성방법
US6169029B1 (en) Method of solving metal stringer problem which is induced by the product of tin and organic ARC reaction
JP2003309172A (ja) デュアルダマシンプロセスにおけるパターン形成方法
US7148150B2 (en) Method of forming metal line layer in semiconductor device
KR100850081B1 (ko) 반도체 소자의 금속배선 형성 방법
JPH08162460A (ja) 半導体装置および半導体装置の製造方法
TW411514B (en) Method of defining passivation pattern
KR100220796B1 (ko) 반도체 기판의 범프 에어리어 형성방법
JP3158844B2 (ja) 半導体素子の製造方法
JP3225676B2 (ja) 半導体装置の製造方法
KR100349692B1 (ko) 강유전체 메모리 소자의 보호막 식각 방법
KR100596793B1 (ko) 반도체소자의 금속배선 형성방법
JP3630222B2 (ja) 半導体装置およびその製造方法
KR100309133B1 (ko) 반도체 소자의 금속배선 형성방법
JP3109506B2 (ja) パターン形成方法
KR19980048845A (ko) 반도체소자의 패턴형성방법
KR100517910B1 (ko) 반도체소자의금속배선구조및그제조방법
JP2000035678A (ja) パターン形成方法
KR100255156B1 (ko) 반도체 소자의 금속배선 형성방법
KR100252757B1 (ko) 금속패턴 형성방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130325

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140318

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170316

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 13