KR100773687B1 - 반도체 소자의 금속 배선 형성방법 - Google Patents

반도체 소자의 금속 배선 형성방법 Download PDF

Info

Publication number
KR100773687B1
KR100773687B1 KR1020050122652A KR20050122652A KR100773687B1 KR 100773687 B1 KR100773687 B1 KR 100773687B1 KR 1020050122652 A KR1020050122652 A KR 1020050122652A KR 20050122652 A KR20050122652 A KR 20050122652A KR 100773687 B1 KR100773687 B1 KR 100773687B1
Authority
KR
South Korea
Prior art keywords
film
photoresist
metal wiring
metal
tin
Prior art date
Application number
KR1020050122652A
Other languages
English (en)
Other versions
KR20070062818A (ko
Inventor
안상준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050122652A priority Critical patent/KR100773687B1/ko
Publication of KR20070062818A publication Critical patent/KR20070062818A/ko
Application granted granted Critical
Publication of KR100773687B1 publication Critical patent/KR100773687B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 금속 배선 형성방법에 관한 것으로, 금속 배선 식각시 마스크로 사용되는 포토레지스트를 돔(dome) 형태로 변형시키어 금속 배선이 지붕형 프로파일을 갖지 않도록 하는 기술이다.
이와 같은 본 발명을 이용하면 금속 배선들 사이에 매립되는 절연막의 갭필 특성을 향상시킬 수 있는 효과가 있다.
금속 배선, Ti/TiN막, 알루미늄막, 보이드

Description

반도체 소자의 금속 배선 형성방법{Method for forming metal line of semiconductor device}
도 1a 내지 도 1d는 종래 기술에 반도체 소자의 금속 배선 형성공정 단면도
도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 소자의 금속 배선 형성공정 단면도
<도면의 주요 부분에 대한 부호의 설명>
20 : 반도체 기판 21 : 층간절연막
22 : 하부 배선 23 : Ti막
24 : 알루미늄막 25 : Ti/TiN막
26 : SiON막 27 : 금속 배선
28 : HDP 산화막
본 발명은 반도체 소자의 금속 배선 형성방법에 관한 것으로, 특히 금속 배 선이 지붕형 프로파일을 갖지 않도록 하여 금속 배선들 사이에 매립되는 절연막의 갭필 특성을 향상시키기 위한 반도체 소자의 금속 배선 형성방법에 관한 것이다.
반도체 소자의 고집적화에 따라 소자의 디자인 룰(design rule)이 100nm 이하로 축소되고 있는 실정에서 기존에 문제가 되지 않던 많은 공정들이 문제시되고 있다.
그 중 하나로 플래쉬 메모리 소자 제조의 백 앤드(back end) 공정 중 하나인 IMD(Inter Metal Dielectric)2 HDP(High Density Plasma) 산화막 증착 공정에서 갭필(gap fill)이 되지 않는 문제를 들 수 있다.
이하, 첨부된 도면을 참조하여 종래 기술의 문제점을 보다 상세히 설명하면 다음과 같다.
도 1a 내지 도 1d는 종래 기술에 따른 반도체 소자의 금속 배선 형성공정 단면도이다.
먼저, 도 1a에 도시하는 바와 같이 반도체 기판(10)상에 층간절연막(11) 및 하부 배선(12)으로 이루어진 하부층을 구성한다.
이어, 상기 하부층상에 Ti막(13)을 얇게 증착하고, 상기 Ti막(13)상에 실제 금속 배선이 될 알루미늄막(14)과 Ti/TiN막(15)을 차례로 형성한 다음, 상기 Ti/TiN막(15)상에 반사방지용 SiON막(16)을 형성한다.
그리고, 도 1b에 도시하는 바와 같이 상기 SiON막(16)상에 포토레지스트(PR)를 도포하고 상기 포토레지스트(PR)가 금속 배선이 형성될 부분 상에만 남도록 노광 및 현상 공정으로 상기 포토레지스트(PR)를 패터닝한다.
이어, 도 1c에 도시하는 바와 같이 상기 패터닝된 포토레지스트(PR)를 마스크로 상기 SiON막(16)과 Ti/TiN막(15)과 알루미늄막(14)을 식각하여 금속 배선(17)을 형성한다.
상기 식각 공정시 Ti/TiN막(15)과 알루미늄막(14)과의 식각 선택비 차이에 의하여 Ti/TiN막(15)이 알루미늄(14)보다 더 넓은 폭을 갖게 되어 A부분에 나타낸 바와 같이 상기 금속 배선(17)은 지붕형 프로파일을 갖게 된다.
그런 다음, 상기 금속 배선(17)을 포함한 전면에 고밀도 플라즈마(High Density Plasma : HDP) 산화막(18)을 증착한다.
반도체 소자의 고집적화에 따라서 금속 배선(17)간 간격이 좁아지고 있으며 특히, HDP 산화막(18) 증착시 지붕형 프로파일을 갖는 금속 배선(17)에 의해 블록킹(blocking)되게 되므로 금속 배선(17)들 사이에서 갭필(gap fill)이 제대로 이루어지지 않아 상기 HDP 산화막(18)은 보이드(void)(B) 혹은 심(seam)을 갖게 된다.
400℃ 이상의 고온에서 HDP 산화막(18)을 형성하면 갭필 특성을 어느 정도 향상시킬 수 있으나, 하부의 알루미늄막(14) 때문에 HDP 산화막(18)을 고온에서 형성할 수 없는 실정이다.
이렇게 발생된 보이드 혹은 심은 금속 배선(17)들간 브릿지(bridge)를 유발하거나, 추후 패키지(package) 공정시 크랙(crack)의 원인이 되기도 하며, 전기적인 균일도(uniformity)를 떨어뜨려 소자 특성에 악영향을 준다.
따라서, 본 발명은 전술한 종래 기술의 문제점을 해결하기 위하여 안출한 것으로써, 금속 배선이 지붕형 프로파일을 갖지 않도록 하여 금속 배선 사이에 매립되는 HDP 산화막에 보이드 및 심 형성을 방지할 수 있는 반도체 소자의 금속배선 형성방법을 제공하는데 그 목적이 있다.
본 발명의 다른 목적은 금속 배선간 브릿지 및 크랙 발생을 원천적으로 방지할 수 있는 반도체 소자의 금속배선 형성방법을 제공하는데 있다.
본 발명의 또 다른 목적은 전기적인 균일도를 향상시킬 수 있는 반도체 소자의 금속배선 형성방법을 제공하는데 있다.
본 발명에 따른 반도체 소자의 금속 배선 형성방법은 하부층이 형성된 반도체 기판상에 알루미늄막과 Ti/TiN막을 형성하는 단계와, 상기 Ti/TiN막상에 포토레지스트를 도포하고 금속 배선이 형성될 영역상에만 남도록 상기 포토레지스트를 패터닝하는 단계와, 베이크 공정으로 상기 패터닝된 포토레지스트를 플로우시키어 돔 형태로 변형시키는 단계와, 상기 돔 형태의 포토레지스트를 마스크로 상기 Ti/TiN막과 상기 알루미늄막을 식각하는 단계와, 상기 식각 공정 이후 잔류하는 상기 포토레지스트를 완전히 제거하는 단계와, 패터닝된 상기 Ti/TiN막 및 상기 알루미늄막을 포함한 상기 반도체 기판 상에 절연막을 형성하는 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다 른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 소자의 금속배선 형성공정 단면도이다.
먼저, 도 2a에 도시하는 바와 같이 반도체 기판(20)상에 층간절연막(21)과 하부 배선(22)으로 이루어진 하부층을 구성한다. 이어, 상기 하부층상에 Ti막(23)을 얇게 증착하고, 상기 Ti막(23)상에 실제 금속 배선이 될 알루미늄막(24)과 Ti/TiN막(25)을 차례로 형성한다.
그런 다음, 상기 Ti/TiN막(25)상에 반사방지용 SiON막(26)을 형성하고, 상기 SiON막(26)상에 포토레지스트(PR)를 도포하고 상기 포토레지스트(PR)가 금속 배선이 형성될 부분 상에만 남도록 노광 및 현상 공정으로 상기 포토레지스트(PR)를 패터닝한다.
이어, 도 2b에 도시하는 바와 같이 베이크(back) 공정으로 포토레지스트(PR)를 플로우(flow)시키어 직사각형의 프로파일의 포토레지스트(PR)를 돔(dome) 형태로 변형시킨다.
즉, 베이크 공정을 실시하면 포토레지스트(PR)가 플로우(flow)되어 상부의 각진 프로파일은 라운드(round)해지고 플로우된 성분들이 포토레지스트(PR)의 측면에 퇴적되게 되어, 포토레지스트(PR)는 에지(edge) 부분으로 갈수록 얇은 두께를 갖는 돔(dome) 형태로 변형되게 되며, 그 폭은 W1에서 W2로 증가되게 된다.
그런 다음, 도 2c 및 도 2d에 도시하는 바와 같이 상기 포토레지스트(PR)를 마스크로 상기 SiON막(26)과 Ti/TiN막(25)과 알루미늄막(24)을 식각하여 금속 배선(27)을 형성한다.
상기 식각 공정시 포토레지스트(PR)도 함께 소실되게 되는데, 상기 포토레지스트(PR) 에지 부분의 두께가 얇아 식각 공정시 에지 부분의 Ti/TiN막(25)은 포토레지스트(PR)에 의해 마스킹(masking)되지 못하여 어택되게 된다.
그 결과, 상기 Ti/TiN(25)막이 알루미늄막(24)보다 좁은 폭을 갖게 되어 금속 배선(27)은 하부에서 보다 상부에서 좁은 폭을 갖는다. 즉, 지붕형 프로파일을 갖지 않는 금속 배선(27)이 형성된 것이다.
그런 다음, 도 2e에 도시하는 바와 같이 남아있는 포토레지스트(PR)를 제거한 후, 상기 금속 배선(27)을 포함한 전면에 절연막 예를 들어, 고밀도 플라즈마(High Density Plasma : HDP) 산화막(28)을 증착한다.
상기 금속 배선(27)이 지붕형 프로파일을 갖지 않으므로 HDP 산화막(28)이 갭필(gap fill) 특성이 개선되어 금속 배선(27)들 사이의 HDP 산화막(28)은 보이드(void) 혹은 심(seam)을 갖지 않는다.
이상으로 본 발명에 따른 반도체 소자의 금속 배선 형성 공정을 완료한다.
상술한 바와 같이, 본 발명은 다음과 같은 효과가 있다.
첫째, 금속 배선이 지붕형 프로파일을 갖지 않으므로 금속 배선들 사이에 절연막 갭필시 보이드 및 심 발생을 방지할 수 있다.
둘째, 금속 배선들 사이에 갭필되는 절연막이 보이드 및 심을 갖지 않으므로 금속 배선들간 브릿지(bridge)를 형성을 방지할 있고, 추후 패키지(package) 공정시 크랙(crack) 발생을 방지할 수 있다.
셋째, 금속 배선들 사이에 갭필되는 절연막이 보이드 및 심을 갖지 않으므로 소자의 전기적인 균일도(uniformity)를 향상시킬 수 있다.

Claims (5)

  1. 하부층이 형성된 반도체 기판상에 알루미늄막과 Ti/TiN막을 형성하는 단계;
    상기 Ti/TiN막상에 포토레지스트를 도포하고 금속 배선이 형성될 영역상에만 남도록 상기 포토레지스트를 패터닝하는 단계;
    베이크 공정으로 상기 패터닝된 포토레지스트를 플로우시키어 돔 형태로 변형시키는 단계;
    상기 돔 형태의 포토레지스트를 마스크로 상기 Ti/TiN막과 상기 알루미늄막을 식각하는 단계;
    상기 식각 공정 이후 잔류하는 상기 포토레지스트를 완전히 제거하는 단계; 및
    패터닝된 상기 Ti/TiN막 및 상기 알루미늄막을 포함한 상기 반도체 기판 상에 절연막을 형성하는 단계를 포함하는 반도체 소자의 금속 배선 형성방법.
  2. 제 1항에 있어서,
    상기 베이크 공정시 상기 포토레지스트의 폭이 증가되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  3. 제 1항에 있어서,
    상기 포토레지스트를 도포하기 전에 상기 Ti/TiN막상에 반사방지막을 더 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  4. 제 3항에 있어서,
    상기 반사방지막은 SiON막인 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  5. 제 1항에 있어서,
    상기 절연막은 고밀도 플라즈마 산화막인 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
KR1020050122652A 2005-12-13 2005-12-13 반도체 소자의 금속 배선 형성방법 KR100773687B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050122652A KR100773687B1 (ko) 2005-12-13 2005-12-13 반도체 소자의 금속 배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050122652A KR100773687B1 (ko) 2005-12-13 2005-12-13 반도체 소자의 금속 배선 형성방법

Publications (2)

Publication Number Publication Date
KR20070062818A KR20070062818A (ko) 2007-06-18
KR100773687B1 true KR100773687B1 (ko) 2007-11-05

Family

ID=38363052

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050122652A KR100773687B1 (ko) 2005-12-13 2005-12-13 반도체 소자의 금속 배선 형성방법

Country Status (1)

Country Link
KR (1) KR100773687B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI408730B (zh) * 2008-07-22 2013-09-11 Macronix Int Co Ltd 圖案化的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960015734A (ko) * 1994-10-27 1996-05-22 김주용 반도체 소자의 제조방법
KR19980044194A (ko) * 1996-12-06 1998-09-05 문정환 반도체 소자의 금속배선 형성방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960015734A (ko) * 1994-10-27 1996-05-22 김주용 반도체 소자의 제조방법
KR19980044194A (ko) * 1996-12-06 1998-09-05 문정환 반도체 소자의 금속배선 형성방법

Also Published As

Publication number Publication date
KR20070062818A (ko) 2007-06-18

Similar Documents

Publication Publication Date Title
JP2008244417A (ja) 半導体素子の微細パターン形成方法
KR100333382B1 (ko) 반도체 장치의 다층금속배선 형성방법
JP2003084419A (ja) マスクデータの生成方法、マスクおよび記録媒体、ならびに半導体装置の製造方法
KR100773687B1 (ko) 반도체 소자의 금속 배선 형성방법
KR20100036706A (ko) 반도체 소자의 금속배선 형성방법
US7618900B2 (en) Semiconductor device and method of fabricating semiconductor device
KR20080030292A (ko) 반도체 소자의 금속 배선 형성 방법
US7622331B2 (en) Method for forming contacts of semiconductor device
KR101113768B1 (ko) 듀얼 다마신 공정을 이용하는 반도체 소자의 제조 방법
KR101181271B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100866683B1 (ko) 반도체 소자의 캐패시터 형성 방법
KR100373708B1 (ko) 반도체 소자의 금속 배선층 형성 방법
KR20050069598A (ko) 반도체 소자의 배선 제조 방법
KR100596793B1 (ko) 반도체소자의 금속배선 형성방법
KR100646960B1 (ko) 플래쉬 메모리소자의 금속배선 형성방법
KR100405933B1 (ko) 반도체 소자의 캐패시터 형성 방법
KR100900773B1 (ko) 반도체 소자의 콘택홀 제조방법
KR100604418B1 (ko) 반도체 소자의 금속 배선층 형성방법
KR100721591B1 (ko) 반도체소자의 제조방법
KR100763099B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100609222B1 (ko) 반도체 제조 공정에서 미세 금속 배선 제작방법
KR100271402B1 (ko) 반도체소자의접촉구형성방법
KR100588899B1 (ko) 반도체 소자의 엠아이엠 캡 형성 방법
KR20080002515A (ko) 리페어식각과 패드식각을 동시에 진행하는 반도체 소자의제조방법
KR20080060360A (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee